ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
【課題】バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供する。
【解決手段】本ＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さの面１０ｉへの平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下の水素イオン注入工程と、水素イオン注入されたＧａＮバルク結晶１０の上記主表面へのＧａＮと化学組成が異なる異組成基板２０の貼り合わせ工程と、ＧａＮバルク結晶１０の熱処理によりＧａＮバルク結晶１０を水素イオンが注入された深さの面１０ｉにおいて分離することによる異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａの形成工程と、を含む。ＧａＮ系ＨＥＭＴの製造方法は、上記ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上への少なくとも１層のＧａＮ系半導体層３０の成長工程を含む。
【解決手段】本ＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さの面１０ｉへの平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下の水素イオン注入工程と、水素イオン注入されたＧａＮバルク結晶１０の上記主表面へのＧａＮと化学組成が異なる異組成基板２０の貼り合わせ工程と、ＧａＮバルク結晶１０の熱処理によりＧａＮバルク結晶１０を水素イオンが注入された深さの面１０ｉにおいて分離することによる異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａの形成工程と、を含む。ＧａＮ系ＨＥＭＴの製造方法は、上記ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上への少なくとも１層のＧａＮ系半導体層３０の成長工程を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ系高電子移動度トランジスタに好適なＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにかかるＧａＮ薄膜貼り合わせ基板を含むＧａＮ系高電子移動度トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系高電子移動度トランジスタ（以下、ＧａＮ系ＨＥＭＴともいう。）は、ＳｉＣ基板などを用いて、ＧａＮ層、ＩｎxＧａ1-xＮ層（０＜ｘ＜１）、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）などのＧａＮ系半導体層をチャネル層に、ＡｌyＧａ1-yＮ層（０＜ｘ＜ｙ＜１）などのＧａＮ系半導体層をバリア層に用いたＨＥＭＴ（高電子移動度トランジスタ）である。かかるＧａＮ系ＨＥＭＴは、電子濃度、熱伝導率、電子移動度などに優れ、たとえば、ＡｌyＧａ1-yＮ層とＧａＮ層との界面に生じたピエゾ電界により高濃度の２次元電子ガスが発生するため、その低抵抗化に有利である。また、バンドギャップの大きいＧａＮ系半導体層を用いることで高い耐圧が得られるため、パワーデバイスなどとして注目されている。
【０００３】
たとえば、信学技法、ＥＤ２５００５−１３４（２００５）（非特許文献１）は、Ｓｉ基板などのＧａＮとは化学組成の異なる異組成基板上にＧａＮ層およびＡｌxＧａ1-xＮ層（０＜ｘ＜１）のヘテロ構造を有するＧａＮ系ＨＥＭＴを開示する。
【０００４】
また、応用電子物性分科会会誌、第１２巻、第１号（非特許文献２）は、転位密度の低い自立ＧａＮ基板を用いたＧａＮ系ＨＥＭＴを開示する。
【０００５】
また、特開２０１０−１７７２８１号公報（特許文献１）は、導電性自立ＧａＮの表面にイオン注入層を形成することによりその表面を高抵抗化することを開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１７７２８１号公報
【非特許文献】
【０００７】
【非特許文献１】信学技法、ＥＤ２５００５−１３４（２００５）
【非特許文献２】応用電子物性分科会会誌、第１２巻、第１号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、信学技法、ＥＤ２５００５−１３４（２００５）（非特許文献１）に開示されるようなＳｉＣ基板などの異組成基板を用いたＧａＮ系ＨＥＭＴは、ＳｉＣ基板上に形成されるＧａＮ層およびＡｌＧａＮ層が、ＳｉＣ基板との格子定数および熱膨張係数の差により、貫通転位が導入され転位密度が高くなり、また、表面にピット、くぼみ、亀裂などの欠陥が発生するため、ゲートリーク電流が発生するという問題がある。
【０００９】
また、応用電子物性分科会会誌、第１２巻、第１号（非特許文献２）に開示されるような転位密度が低い自立ＧａＮ基板を用いたＧａＮ系ＨＥＭＴは、自立ＧａＮ基板がその基板製作の制約上一般的にｎ型導電性であり、形成されたＨＥＭＴ（高電子移動度トランジスタ）は、自立ＧａＮ基板にリーク（バッファリーク）電流が流れるため、トランジスタとしての作動をほとんどしないという問題がある。
【００１０】
また、特開２０１０−１７７２８１号公報（特許文献１）に開示されるように、自立ＧａＮ基板と能動層であるＧａＮ系半導体層との間に高抵抗層を介在させても、高周波動作時に導電性の自立ＧａＮ基板とゲート電極と間の電気容量に起因して利得が得られないという問題がある。
【００１１】
本発明は、上記の問題を解決して、バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、ＧａＮ薄膜貼り合わせ基板の製造方法であって、ＧａＮバルク結晶の主表面から０．１μｍ以上１００μｍ以下の深さの面に、水素イオンを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程と、水素イオンが注入されたＧａＮバルク結晶の上記主表面に、ＧａＮと化学組成が異なる異組成基板を貼り合わせる工程と、ＧａＮバルク結晶に熱処理することにより、ＧａＮバルク結晶を水素イオンが注入された上記深さの面において分離して、異組成基板上に貼り合わされたＧａＮ薄膜を形成する工程と、を含むＧａＮ薄膜貼り合わせ基板の製造方法である。
【００１３】
また、本発明は、ＧａＮ系高電子移動度トランジスタの製造方法であって、上記のＧａＮ薄膜貼り合わせ基板の製造方法により製造されたＧａＮ薄膜貼り合わせ基板のＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系高電子移動度トランジスタの製造方法である。
【００１４】
また、本発明は、ＧａＮと化学組成が異なる異組成基板と、異組成基板上に貼り合わされたＧａＮ薄膜と、を含み、ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板である。
【００１５】
本発明にかかるＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜の転位密度を１×１０9ｃｍ-2以下とすることができる。また、ＧａＮ薄膜のキャリア濃度を１×１０15ｃｍ-3以下とすることができる。また、ＧａＮ薄膜のシート抵抗を１×１０4Ω／□以上とすることができる。
【００１６】
また、本発明は、ＧａＮと化学組成が異なる異組成基板と、異組成基板上に貼り合わされたＧａＮ薄膜と、ＧａＮ薄膜上に形成された少なくとも１層のＧａＮ系半導体層と、を含み、ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ系高電子移動度トランジスタである。
【００１７】
本発明にかかるＧａＮ系高電子移動度トランジスタにおいて、ＧａＮ薄膜の転位密度を１×１０9ｃｍ-2以下とすることができる。また、ＧａＮ薄膜のキャリア濃度を１×１０15ｃｍ-3以下とすることができる。また、ＧａＮ薄膜のシート抵抗を１×１０4Ω／□以上とすることができる。
【発明の効果】
【００１８】
本発明によれば、バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかるＧａＮ薄膜貼り合わせ基板およびＧａＮ系高電子移動度トランジスタの製造方法の一例を示す概略断面図である。
【図２】本発明にかかるＧａＮ薄膜貼り合わせ基板の一例を示す概略断面図である。
【図３】本発明にかかるＧａＮ系高電子移動度トランジスタの一例を示す概略断面図である。
【図４】本発明にかかるＧａＮ薄膜貼り合わせ基板およびＧａＮ系高電子移動度トランジスタの製造において、水素イオンの平均注入量とＧａＮ薄膜のシート抵抗との関係を示すグラフである。
【発明を実施するための形態】
【００２０】
［実施形態１］
図１を参照して、本発明の一実施形態であるＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さＤの面１０ｉに、水素イオンＩを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程（図１（Ａ））と、水素イオンが注入されたＧａＮバルク結晶１０の上記主表面に、ＧａＮと化学組成が異なる異組成基板２０を貼り合わせる工程（図１（Ｂ））と、異組成基板２０が貼り合わされたＧａＮバルク結晶１０を熱処理することにより応力を加えることで、ＧａＮバルク結晶１０を水素イオンが注入されて脆化した上記深さの面１０ｉにおいて分離して、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａを形成する工程（図１（Ｃ））と、を含む。
【００２１】
本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法により、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、を含み、ＧａＮ薄膜１０ａは、その厚さＴDが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板１が効率よく得られる。かかるＧａＮ薄膜貼り合わせ基板１は、バッファリーク電流およびゲートリーク電流が抑制された高性能のＧａＮ系ＨＥＭＴ２の製造に好適に用いられる。
【００２２】
（水素イオンの注入工程）
まず、図１（Ａ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さＤの面１０ｉに、水素イオンＩを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程（水素イオンの注入工程）を含む。
【００２３】
ここで、ＧａＮバルク結晶１０は、特に制限はないが、結晶性の高いＧａＮ薄膜を得る観点から、転位密度は１×１０9ｃｍ-2以下が好ましく、１×１０7ｃｍ-2以下がより好ましい。ＧａＮバルク結晶１０の製造方法は、特に制限はないが、結晶性の高いＧａＮバルク結晶を得る観点から、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、昇華法などの気相法、フラックス法。高窒素圧溶液法などの液相法などが好ましい。
【００２４】
水素イオンを注入する深さＤは、作製される貼り合わせ基板のＧａＮ薄膜上にＧａＮ系半導体層をエピタキシャル成長させる際の雰囲気温度において熱分解によるＧａＮ薄膜の消失を避けるとともに、作製される貼り合わせ基板における導電性のＧａＮ薄膜を薄くする観点から、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下が好ましい。
【００２５】
水素イオンの平均注入量（平均ドーズ量）は、ＧａＮ薄膜のシート抵抗を十分に大きくしてＨＥＭＴ形成後のバッファリーク電流を低減するとともに、ＧａＮ薄膜の転位などの欠陥を抑制してＨＥＭＴ形成後のゲートリーク電流を低減する観点から、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下が好ましい。
【００２６】
（異組成基板の貼り合わせ工程）
次に、図１（Ｂ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、水素イオンが注入されたＧａＮバルク結晶１０の上記主表面に、ＧａＮと化学組成が異なる異組成基板２０を貼り合わせる工程（異組成基板の貼り合わせ工程）を含む。
【００２７】
異組成基板２０は、特に制限はないが、ＨＥＭＴを製造するのに好適な観点から、サファイア基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、ＺｎＳｅ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板などが好適に挙げられる。
【００２８】
異組成基板２０の貼り合わせ方法は、特に制限はないが、比較的低温で均一に貼り合わせる観点から、表面活性化法、フュージョンボンディング法などが好ましい。ここで、表面活性化法とは貼り合わせ面をプラズマに曝すことによりその表面を活性化させた後貼り合わせる方法をいい、フュージョンボンディング法とは洗浄した表面（貼り合わせ面）どうしを加圧加熱して貼り合わせる方法をいう。
【００２９】
（ＧａＮ薄膜の形成工程）
次に、図１（Ｃ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０を熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入されて脆化した上記深さの面１０ｉにおいて熱応力を加えることにより分離して、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａを形成する工程（ＧａＮ薄膜の形成工程）を含む。
【００３０】
ＧａＮバルク結晶１０を熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入された上記深さの面１０ｉが脆化され、かかる面でＧａＮバルク結晶１０が異組成基板２０に貼り合わされたＧａＮ薄膜１０ａと残りのＧａＮバルク結晶１０ｂとに分離される。また、かかる熱処理により、ＧａＮ薄膜１０ａ中のドナー性不純物が注入された水素イオンによってパッシベーションされるため、ＧａＮ薄膜１０ａは高抵抗となる。なお、上記熱処理後にＧａＮ薄膜中に存在する水素原子（注入された水素イオンがドナー性不純物をパッシベーションすることにより水素原子となったもの）は、拡散係数が非常に低いため、ＧａＮ薄膜上に成長させるＧａＮ系半導体層に拡散することがほとんどない。
【００３１】
ＧａＮバルク結晶の熱処理条件は、ＧａＮバルク結晶１０をＧａＮ薄膜１０ａと残りのＧａＮバルク結晶１０ｂとに分離することができ、かつ、ＧａＮ薄膜１０ａ中のドナー性不純物が注入された水素イオンによってパッシベーションされる条件であればよい。
【００３２】
上記のＧａＮ薄膜貼り合わせ基板の製造方法により、ＧａＮ薄膜貼り合わせ基板１が効率よく得られる。このようにして得られたＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮバルク結晶１０に注入される水素イオンの深さＤとほぼ同じとなるため、０．１μｍ以上１００μｍ以下となる。ここで、ＧａＮ薄膜の厚さＴDは、段差計、断面ＳＥＭ（走査型電子顕微鏡）像などにより測定することができる。また、ＧａＮ薄膜１０ａの水素シート濃度（ＧａＮ薄膜の主表面における単位面積当りの水素濃度をいう。以下同じ。）は、ＧａＮバルク結晶１０に注入した水素イオンの平均注入量とほぼ同じとなるため、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下となる。ここで、ＧａＮ薄膜の水素シート濃度は、ＳＩＭＳ（２次イオン質量分析法）などにより測定することができる。
【００３３】
［実施形態２］
図２を参照して、本発明の別の実施形態であるＧａＮ薄膜貼り合わせ基板１は、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、を含み、ＧａＮ薄膜１０ａは、その厚さＴDが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下である。
【００３４】
本実施形態のＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜１０ａの厚さＴDが０．１μｍ以上１００μｍ以下であり、ＧａＮ薄膜１０ａの水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であることから、ＧａＮ薄膜１０ａの抵抗が高いため、ＧａＮ系ＨＥＭＴ２の製造に好適である。
【００３５】
本実施形態のＧａＮ薄膜貼り合わせ基板１において、ＧａＮ薄膜１０ａの転位密度は、ＨＥＭＴ形成後のゲートリーク電流を低減する観点から、１×１０9ｃｍ-2以下であることが好ましく、１×１０7ｃｍ-2以下であることがより好ましい。ここで、ＧａＮ薄膜１０ａの転位密度は、薬液処理後のエッチピット観察などにより測定できる。また、ＧａＮ薄膜のキャリア濃度は、ＨＥＭＴ形成後のドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０15ｃｍ-3以下であることが好ましい。ここで、ＧａＮ薄膜１０ａのキャリア濃度は、ホール測定、非接触渦電流測定などにより測定できる。また、ＧａＮ薄膜のシート抵抗は、ＨＥＭＴ形成後のドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０4Ω／□以上であることが好ましい。ここで、ＧａＮ薄膜１０ａのシート抵抗は、ホール測定、非接触渦電流測定などにより測定できる。
【００３６】
［実施形態３］
図１（特に、図１（Ｄ））を参照して、本発明にかかるさらに別の実施形態であるＧａＮ系ＨＥＭＴ（ＧａＮ系高電子移動度トランジスタ）の製造方法は、実施形態１のＧａＮ薄膜貼り合わせ基板の製造方法により製造された実施形態２のＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上に、少なくとも１層のＧａＮ系半導体層３０を成長させる工程（ＧａＮ系半導体層の成長工程）を含む。
【００３７】
ＧａＮ系半導体層３０を成長させる方法は、特に制限はないが、ＧａＮ薄膜１０ａ上に結晶性の高いＧａＮ系半導体層３０をエピタキシャル成長させる観点から、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好ましく挙げられる。
【００３８】
ＧａＮ系半導体層３０は、ＧａＮ系ＨＥＭＴの機能を発現させるものであれば特に制限はなく、たとえば、ｉ型ＧａＮ層３２およびｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４とすることができる。ここで、ｉ型ＧａＮ層３２は電子走行層として機能し、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４は電子供給層として機能する。
【００３９】
さらに、図１（Ｅ）を参照して、本実施形態のＧａＮ系高電子移動度トランジスタの製造方法は、ＧａＮ系半導体層３０上に、ソース電極４２、ドレイン電極４４およびゲート電極４６を形成する工程（電極の形成工程）を含むことができる。
【００４０】
ソース電極４２、ドレイン電極４４およびゲート電極４６を形成する方法は、これらの電極の形成に適している限り特に制限はなく、フォトリソブラフィ法およびリフトオフ法などが好適に挙げられる。
【００４１】
また、これらの電極は、これらの電極の機能を発現するものであれば特に制限はなく、ソース電極４２およびドレイン電極４４としてはＡｌ層／Ｔｉ層／Ａｕ層を合金化させたものなどが、ゲート電極４６としてはＡｕ層などが、それぞれ好適に挙げられる。
【００４２】
上記のＧａＮ系ＨＥＭＴの製造方法により、ＧａＮ系ＨＥＭＴ２が効率よく得られる。このようにして得られたＧａＮ系ＨＥＭＴ２のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮ系薄膜貼り合わせ基板のＧａＮ薄膜の厚さＴDと同じであり、０．１μｍ以上１００μｍ以下となる。また、ＧａＮ系ＨＥＭＴ２のＧａＮ薄膜１０ａの水素シート濃度は、ＧａＮ系薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの水素シート濃度と同じであり、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下となる。
【００４３】
［実施形態４］
図３を参照して、本発明のさらに別の実施形態であるＧａＮ系ＨＥＭＴ２は、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、ＧａＮ薄膜１０ａ上に形成された少なくとも１層のＧａＮ系半導体層３０と、を含み、ＧａＮ薄膜１０ａは、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下である。
【００４４】
本実施形態のＧａＮ系ＨＥＭＴ２は、ＧａＮ薄膜１０ａの厚さＴDが０．１μｍ以上１００μｍ以下であり、ＧａＮ薄膜１０ａの水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であることから、ＧａＮ薄膜１０ａの抵抗が高いため、バッファリークおよびゲートリークが抑制され、高性能が発現する。
【００４５】
本実施形態のＧａＮ系ＨＥＭＴ２は、たとえば、ＧａＮと化学組成が異なる異組成基板２０上に、厚さＴDが０．１μｍ以上１００μｍ以下かつ水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下のＧａＮ薄膜１０ａが配置され、ＧａＮ薄膜１０ａ上に、少なくとも１層のＧａＮ系半導体層３０として、ｉ型ＧａＮ層３２（電子走行層）およびｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４（電子供給層）とが順次配置され、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４上に、ソース電極４２、ドレイン電極４４およびゲート電極４６がそれぞれ配置されている。
【００４６】
本実施形態のＧａＮ系ＨＥＭＴ２において、ＧａＮ薄膜１０ａの転位密度は、ＨＥＭＴのゲートリーク電流を低減する観点から、１×１０9ｃｍ-2以下であることが好ましく、１×１０7ｃｍ-2以下であることがより好ましい。また、ＧａＮ薄膜のキャリア濃度は、ＨＥＭＴのドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０15ｃｍ-3以下であることが好ましい。また、ＧａＮ薄膜のシート抵抗は、ＨＥＭＴのドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０4Ω／□以上であることが好ましい。ここで、ＨＥＭＴにおけるＧａＮ薄膜１０ａの転位密度、キャリア濃度およびシート抵抗は、ＨＥＭＴを分解してＧａＮ薄膜１０ａを露出させた後、そのＧａＮ薄膜１０ａについて上述の測定方法により測定することができる。
【実施例】
【００４７】
（実施例１）
１．水素イオンの注入
ＨＶＰＥ法により成長させた後、研削および研磨により主表面が鏡面に加工された直径が２インチ（５．０８ｃｍ）で厚さが１０ｍｍのＧａＮバルク結晶１０を準備した。このＧａＮバルク結晶１０について、転位密度は薬液処理後のエッチピット観察により測定したところ１×１０6ｃｍ-2、キャリア濃度はホール測定により測定したところ５×１０14ｃｍ-3、シート抵抗はホール測定により測定したところ５×１０4Ω／□であった。
【００４８】
図１（Ａ）を参照して、上記のＧａＮバルク結晶１０のＮ原子主表面側から、Ｎ原子主表面からの深さＤが０．３μｍの面に、水素イオンを平均注入量（平均ドーズ量）が１×１０14ｃｍ-2で注入した。
【００４９】
２．異組成基板の貼り合わせ
異組成基板２０として、直径が２インチ（５．０８ｃｍ）で厚さが４００μｍのサファイア基板を準備した。
【００５０】
図１（Ｂ）を参照して、水素イオンが注入されたＧａＮバルク結晶１０のＮ原子主表面を塩素ガスでエッチングして清浄面とした。サファイア基板（異組成基板２０）の主表面をアルゴンガスでエッチングして清浄面とした。
【００５１】
水素イオンが注入されたＧａＮバルク結晶１０の清浄化されたＮ原子主表面と、サファイア基板（異組成基板２０）の清浄化された主表面とを、表面活性化法により、貼り合わせた。
【００５２】
３．ＧａＮ薄膜の形成
図１（Ｃ）を参照して、サファイア基板（異組成基板２０）に貼り合わされたＧａＮバルク結晶１０を、窒素雰囲気中で６０℃で熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入された上記深さの面において分離して、サファイア基板（異組成基板２０）上に貼り合わされたＧａＮ薄膜１０ａを形成することにより、サファイア基板（異組成基板２０）にＧａＮ薄膜１０ａが貼り合わされたＧａＮ薄膜貼り合わせ基板１を得た。
【００５３】
得られたＧａＮ薄膜貼りあわせ基板１について、ＧａＮ薄膜の厚さＴDは断面ＳＥＭ像観察により測定したところ０．３μｍであり、ＧａＮ薄膜の水素シート濃度はＳＩＭＳにより測定したところ５×１０15ｃｍ-2であり、ＧａＮ薄膜の転位密度は薬液処理後のエッチピット観察により測定したところ１×１０6ｃｍ-2、ＧａＮ薄膜のキャリア濃度はホール測定により測定したところ５×１０14ｃｍ-3、ＧａＮ薄膜のシート抵抗はホール測定により測定したところ１×１０5Ω／□であった。このように、ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮバルク結晶１０に注入される水素イオンの深さＤとほぼ同じであった。また、ＧａＮ薄膜１０ａの水素シート濃度は、ＧａＮバルク結晶１０に注入した水素イオンの平均注入量とほぼ同じであった。
【００５４】
４．ＧａＮ系高電子移動度トランジスタの製造
図１（Ｄ）を参照して、ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として厚さ３μｍのｉ型ＧａＮ層３２および厚さ２０ｎｍのｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４を順次成長させた。
【００５５】
図１（Ｅ）を参照して、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４上に、フォトリソグラフィ法およびリフトオフ法を用いて、ソース電極４２、ドレイン電極４４、およびゲート電極４６を形成した。ここで、ソース電極４２およびドレイン電極４４は、いずれも厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層および厚さ２００ｎｍのＡｕ層を積層し、８００℃で３０秒間熱処理することにより合金化することにより形成した。ゲート電極４６は、厚さ３００μｍのＡｕ層を、ゲート幅が２μｍ、ゲート長さが１５０μｍになるように形成した。
【００５６】
（実施例２）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０15ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が５×１０15ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０6ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が５×１０14ｃｍ-3であり、ＧａＮ薄膜のシート抵抗が５×１０4Ω／□であった。
【００５７】
（実施例３）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０17ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が１×１０17ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０7ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が５×１０14ｃｍ-3以下であり、ＧａＮ薄膜のシート抵抗が２×１０6Ω／□であった。
【００５８】
（比較例１）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０13ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が１×１０13ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０6ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が ５×１０16ｃｍ-3であり、ＧａＮ薄膜のシート抵抗が１×１０2Ω／□であった。
【００５９】
上記の実施例１〜３および比較例１について、ＧａＮバルク結晶に注入した水素イオンの平均注入量とＧａＮ薄膜のシート抵抗との関係を図４に示した。図４に示すように、ＧａＮバルク結晶に注入した水素イオンの平均注入量を１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下とすることにより、ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上のＧａＮ薄膜貼り合わせ基板およびＧａＮ系ＨＥＭＴが得られ、かかるＧａＮ系ＨＥＭＴが高性能であることがわかった。
【００６０】
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【符号の説明】
【００６１】
１ ＧａＮ薄膜貼り合わせ基板、２ ＧａＮ系ＨＥＭＴ、１０，１０ｂ ＧａＮバルク結晶、１０ａ ＧａＮ薄膜、１０ｉ 面、２０ 異組成基板、３０ ＧａＮ系半導体層、３２ ｉ型ＧａＮ層、３４ ｉ型Ａｌ0.25Ｇａ0.75Ｎ層、４２ ソース電極、４４ ドレイン電極、４６ ゲート電極。
【技術分野】
【０００１】
本発明は、ＧａＮ系高電子移動度トランジスタに好適なＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにかかるＧａＮ薄膜貼り合わせ基板を含むＧａＮ系高電子移動度トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系高電子移動度トランジスタ（以下、ＧａＮ系ＨＥＭＴともいう。）は、ＳｉＣ基板などを用いて、ＧａＮ層、ＩｎxＧａ1-xＮ層（０＜ｘ＜１）、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）などのＧａＮ系半導体層をチャネル層に、ＡｌyＧａ1-yＮ層（０＜ｘ＜ｙ＜１）などのＧａＮ系半導体層をバリア層に用いたＨＥＭＴ（高電子移動度トランジスタ）である。かかるＧａＮ系ＨＥＭＴは、電子濃度、熱伝導率、電子移動度などに優れ、たとえば、ＡｌyＧａ1-yＮ層とＧａＮ層との界面に生じたピエゾ電界により高濃度の２次元電子ガスが発生するため、その低抵抗化に有利である。また、バンドギャップの大きいＧａＮ系半導体層を用いることで高い耐圧が得られるため、パワーデバイスなどとして注目されている。
【０００３】
たとえば、信学技法、ＥＤ２５００５−１３４（２００５）（非特許文献１）は、Ｓｉ基板などのＧａＮとは化学組成の異なる異組成基板上にＧａＮ層およびＡｌxＧａ1-xＮ層（０＜ｘ＜１）のヘテロ構造を有するＧａＮ系ＨＥＭＴを開示する。
【０００４】
また、応用電子物性分科会会誌、第１２巻、第１号（非特許文献２）は、転位密度の低い自立ＧａＮ基板を用いたＧａＮ系ＨＥＭＴを開示する。
【０００５】
また、特開２０１０−１７７２８１号公報（特許文献１）は、導電性自立ＧａＮの表面にイオン注入層を形成することによりその表面を高抵抗化することを開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１７７２８１号公報
【非特許文献】
【０００７】
【非特許文献１】信学技法、ＥＤ２５００５−１３４（２００５）
【非特許文献２】応用電子物性分科会会誌、第１２巻、第１号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、信学技法、ＥＤ２５００５−１３４（２００５）（非特許文献１）に開示されるようなＳｉＣ基板などの異組成基板を用いたＧａＮ系ＨＥＭＴは、ＳｉＣ基板上に形成されるＧａＮ層およびＡｌＧａＮ層が、ＳｉＣ基板との格子定数および熱膨張係数の差により、貫通転位が導入され転位密度が高くなり、また、表面にピット、くぼみ、亀裂などの欠陥が発生するため、ゲートリーク電流が発生するという問題がある。
【０００９】
また、応用電子物性分科会会誌、第１２巻、第１号（非特許文献２）に開示されるような転位密度が低い自立ＧａＮ基板を用いたＧａＮ系ＨＥＭＴは、自立ＧａＮ基板がその基板製作の制約上一般的にｎ型導電性であり、形成されたＨＥＭＴ（高電子移動度トランジスタ）は、自立ＧａＮ基板にリーク（バッファリーク）電流が流れるため、トランジスタとしての作動をほとんどしないという問題がある。
【００１０】
また、特開２０１０−１７７２８１号公報（特許文献１）に開示されるように、自立ＧａＮ基板と能動層であるＧａＮ系半導体層との間に高抵抗層を介在させても、高周波動作時に導電性の自立ＧａＮ基板とゲート電極と間の電気容量に起因して利得が得られないという問題がある。
【００１１】
本発明は、上記の問題を解決して、バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、ＧａＮ薄膜貼り合わせ基板の製造方法であって、ＧａＮバルク結晶の主表面から０．１μｍ以上１００μｍ以下の深さの面に、水素イオンを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程と、水素イオンが注入されたＧａＮバルク結晶の上記主表面に、ＧａＮと化学組成が異なる異組成基板を貼り合わせる工程と、ＧａＮバルク結晶に熱処理することにより、ＧａＮバルク結晶を水素イオンが注入された上記深さの面において分離して、異組成基板上に貼り合わされたＧａＮ薄膜を形成する工程と、を含むＧａＮ薄膜貼り合わせ基板の製造方法である。
【００１３】
また、本発明は、ＧａＮ系高電子移動度トランジスタの製造方法であって、上記のＧａＮ薄膜貼り合わせ基板の製造方法により製造されたＧａＮ薄膜貼り合わせ基板のＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系高電子移動度トランジスタの製造方法である。
【００１４】
また、本発明は、ＧａＮと化学組成が異なる異組成基板と、異組成基板上に貼り合わされたＧａＮ薄膜と、を含み、ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板である。
【００１５】
本発明にかかるＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜の転位密度を１×１０9ｃｍ-2以下とすることができる。また、ＧａＮ薄膜のキャリア濃度を１×１０15ｃｍ-3以下とすることができる。また、ＧａＮ薄膜のシート抵抗を１×１０4Ω／□以上とすることができる。
【００１６】
また、本発明は、ＧａＮと化学組成が異なる異組成基板と、異組成基板上に貼り合わされたＧａＮ薄膜と、ＧａＮ薄膜上に形成された少なくとも１層のＧａＮ系半導体層と、を含み、ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ系高電子移動度トランジスタである。
【００１７】
本発明にかかるＧａＮ系高電子移動度トランジスタにおいて、ＧａＮ薄膜の転位密度を１×１０9ｃｍ-2以下とすることができる。また、ＧａＮ薄膜のキャリア濃度を１×１０15ｃｍ-3以下とすることができる。また、ＧａＮ薄膜のシート抵抗を１×１０4Ω／□以上とすることができる。
【発明の効果】
【００１８】
本発明によれば、バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかるＧａＮ薄膜貼り合わせ基板およびＧａＮ系高電子移動度トランジスタの製造方法の一例を示す概略断面図である。
【図２】本発明にかかるＧａＮ薄膜貼り合わせ基板の一例を示す概略断面図である。
【図３】本発明にかかるＧａＮ系高電子移動度トランジスタの一例を示す概略断面図である。
【図４】本発明にかかるＧａＮ薄膜貼り合わせ基板およびＧａＮ系高電子移動度トランジスタの製造において、水素イオンの平均注入量とＧａＮ薄膜のシート抵抗との関係を示すグラフである。
【発明を実施するための形態】
【００２０】
［実施形態１］
図１を参照して、本発明の一実施形態であるＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さＤの面１０ｉに、水素イオンＩを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程（図１（Ａ））と、水素イオンが注入されたＧａＮバルク結晶１０の上記主表面に、ＧａＮと化学組成が異なる異組成基板２０を貼り合わせる工程（図１（Ｂ））と、異組成基板２０が貼り合わされたＧａＮバルク結晶１０を熱処理することにより応力を加えることで、ＧａＮバルク結晶１０を水素イオンが注入されて脆化した上記深さの面１０ｉにおいて分離して、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａを形成する工程（図１（Ｃ））と、を含む。
【００２１】
本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法により、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、を含み、ＧａＮ薄膜１０ａは、その厚さＴDが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板１が効率よく得られる。かかるＧａＮ薄膜貼り合わせ基板１は、バッファリーク電流およびゲートリーク電流が抑制された高性能のＧａＮ系ＨＥＭＴ２の製造に好適に用いられる。
【００２２】
（水素イオンの注入工程）
まず、図１（Ａ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さＤの面１０ｉに、水素イオンＩを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程（水素イオンの注入工程）を含む。
【００２３】
ここで、ＧａＮバルク結晶１０は、特に制限はないが、結晶性の高いＧａＮ薄膜を得る観点から、転位密度は１×１０9ｃｍ-2以下が好ましく、１×１０7ｃｍ-2以下がより好ましい。ＧａＮバルク結晶１０の製造方法は、特に制限はないが、結晶性の高いＧａＮバルク結晶を得る観点から、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、昇華法などの気相法、フラックス法。高窒素圧溶液法などの液相法などが好ましい。
【００２４】
水素イオンを注入する深さＤは、作製される貼り合わせ基板のＧａＮ薄膜上にＧａＮ系半導体層をエピタキシャル成長させる際の雰囲気温度において熱分解によるＧａＮ薄膜の消失を避けるとともに、作製される貼り合わせ基板における導電性のＧａＮ薄膜を薄くする観点から、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下が好ましい。
【００２５】
水素イオンの平均注入量（平均ドーズ量）は、ＧａＮ薄膜のシート抵抗を十分に大きくしてＨＥＭＴ形成後のバッファリーク電流を低減するとともに、ＧａＮ薄膜の転位などの欠陥を抑制してＨＥＭＴ形成後のゲートリーク電流を低減する観点から、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下が好ましい。
【００２６】
（異組成基板の貼り合わせ工程）
次に、図１（Ｂ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、水素イオンが注入されたＧａＮバルク結晶１０の上記主表面に、ＧａＮと化学組成が異なる異組成基板２０を貼り合わせる工程（異組成基板の貼り合わせ工程）を含む。
【００２７】
異組成基板２０は、特に制限はないが、ＨＥＭＴを製造するのに好適な観点から、サファイア基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、ＺｎＳｅ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板などが好適に挙げられる。
【００２８】
異組成基板２０の貼り合わせ方法は、特に制限はないが、比較的低温で均一に貼り合わせる観点から、表面活性化法、フュージョンボンディング法などが好ましい。ここで、表面活性化法とは貼り合わせ面をプラズマに曝すことによりその表面を活性化させた後貼り合わせる方法をいい、フュージョンボンディング法とは洗浄した表面（貼り合わせ面）どうしを加圧加熱して貼り合わせる方法をいう。
【００２９】
（ＧａＮ薄膜の形成工程）
次に、図１（Ｃ）を参照して、本実施形態のＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０を熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入されて脆化した上記深さの面１０ｉにおいて熱応力を加えることにより分離して、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａを形成する工程（ＧａＮ薄膜の形成工程）を含む。
【００３０】
ＧａＮバルク結晶１０を熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入された上記深さの面１０ｉが脆化され、かかる面でＧａＮバルク結晶１０が異組成基板２０に貼り合わされたＧａＮ薄膜１０ａと残りのＧａＮバルク結晶１０ｂとに分離される。また、かかる熱処理により、ＧａＮ薄膜１０ａ中のドナー性不純物が注入された水素イオンによってパッシベーションされるため、ＧａＮ薄膜１０ａは高抵抗となる。なお、上記熱処理後にＧａＮ薄膜中に存在する水素原子（注入された水素イオンがドナー性不純物をパッシベーションすることにより水素原子となったもの）は、拡散係数が非常に低いため、ＧａＮ薄膜上に成長させるＧａＮ系半導体層に拡散することがほとんどない。
【００３１】
ＧａＮバルク結晶の熱処理条件は、ＧａＮバルク結晶１０をＧａＮ薄膜１０ａと残りのＧａＮバルク結晶１０ｂとに分離することができ、かつ、ＧａＮ薄膜１０ａ中のドナー性不純物が注入された水素イオンによってパッシベーションされる条件であればよい。
【００３２】
上記のＧａＮ薄膜貼り合わせ基板の製造方法により、ＧａＮ薄膜貼り合わせ基板１が効率よく得られる。このようにして得られたＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮバルク結晶１０に注入される水素イオンの深さＤとほぼ同じとなるため、０．１μｍ以上１００μｍ以下となる。ここで、ＧａＮ薄膜の厚さＴDは、段差計、断面ＳＥＭ（走査型電子顕微鏡）像などにより測定することができる。また、ＧａＮ薄膜１０ａの水素シート濃度（ＧａＮ薄膜の主表面における単位面積当りの水素濃度をいう。以下同じ。）は、ＧａＮバルク結晶１０に注入した水素イオンの平均注入量とほぼ同じとなるため、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下となる。ここで、ＧａＮ薄膜の水素シート濃度は、ＳＩＭＳ（２次イオン質量分析法）などにより測定することができる。
【００３３】
［実施形態２］
図２を参照して、本発明の別の実施形態であるＧａＮ薄膜貼り合わせ基板１は、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、を含み、ＧａＮ薄膜１０ａは、その厚さＴDが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下である。
【００３４】
本実施形態のＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜１０ａの厚さＴDが０．１μｍ以上１００μｍ以下であり、ＧａＮ薄膜１０ａの水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であることから、ＧａＮ薄膜１０ａの抵抗が高いため、ＧａＮ系ＨＥＭＴ２の製造に好適である。
【００３５】
本実施形態のＧａＮ薄膜貼り合わせ基板１において、ＧａＮ薄膜１０ａの転位密度は、ＨＥＭＴ形成後のゲートリーク電流を低減する観点から、１×１０9ｃｍ-2以下であることが好ましく、１×１０7ｃｍ-2以下であることがより好ましい。ここで、ＧａＮ薄膜１０ａの転位密度は、薬液処理後のエッチピット観察などにより測定できる。また、ＧａＮ薄膜のキャリア濃度は、ＨＥＭＴ形成後のドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０15ｃｍ-3以下であることが好ましい。ここで、ＧａＮ薄膜１０ａのキャリア濃度は、ホール測定、非接触渦電流測定などにより測定できる。また、ＧａＮ薄膜のシート抵抗は、ＨＥＭＴ形成後のドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０4Ω／□以上であることが好ましい。ここで、ＧａＮ薄膜１０ａのシート抵抗は、ホール測定、非接触渦電流測定などにより測定できる。
【００３６】
［実施形態３］
図１（特に、図１（Ｄ））を参照して、本発明にかかるさらに別の実施形態であるＧａＮ系ＨＥＭＴ（ＧａＮ系高電子移動度トランジスタ）の製造方法は、実施形態１のＧａＮ薄膜貼り合わせ基板の製造方法により製造された実施形態２のＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上に、少なくとも１層のＧａＮ系半導体層３０を成長させる工程（ＧａＮ系半導体層の成長工程）を含む。
【００３７】
ＧａＮ系半導体層３０を成長させる方法は、特に制限はないが、ＧａＮ薄膜１０ａ上に結晶性の高いＧａＮ系半導体層３０をエピタキシャル成長させる観点から、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好ましく挙げられる。
【００３８】
ＧａＮ系半導体層３０は、ＧａＮ系ＨＥＭＴの機能を発現させるものであれば特に制限はなく、たとえば、ｉ型ＧａＮ層３２およびｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４とすることができる。ここで、ｉ型ＧａＮ層３２は電子走行層として機能し、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４は電子供給層として機能する。
【００３９】
さらに、図１（Ｅ）を参照して、本実施形態のＧａＮ系高電子移動度トランジスタの製造方法は、ＧａＮ系半導体層３０上に、ソース電極４２、ドレイン電極４４およびゲート電極４６を形成する工程（電極の形成工程）を含むことができる。
【００４０】
ソース電極４２、ドレイン電極４４およびゲート電極４６を形成する方法は、これらの電極の形成に適している限り特に制限はなく、フォトリソブラフィ法およびリフトオフ法などが好適に挙げられる。
【００４１】
また、これらの電極は、これらの電極の機能を発現するものであれば特に制限はなく、ソース電極４２およびドレイン電極４４としてはＡｌ層／Ｔｉ層／Ａｕ層を合金化させたものなどが、ゲート電極４６としてはＡｕ層などが、それぞれ好適に挙げられる。
【００４２】
上記のＧａＮ系ＨＥＭＴの製造方法により、ＧａＮ系ＨＥＭＴ２が効率よく得られる。このようにして得られたＧａＮ系ＨＥＭＴ２のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮ系薄膜貼り合わせ基板のＧａＮ薄膜の厚さＴDと同じであり、０．１μｍ以上１００μｍ以下となる。また、ＧａＮ系ＨＥＭＴ２のＧａＮ薄膜１０ａの水素シート濃度は、ＧａＮ系薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの水素シート濃度と同じであり、１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下となる。
【００４３】
［実施形態４］
図３を参照して、本発明のさらに別の実施形態であるＧａＮ系ＨＥＭＴ２は、ＧａＮと化学組成が異なる異組成基板２０と、異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａと、ＧａＮ薄膜１０ａ上に形成された少なくとも１層のＧａＮ系半導体層３０と、を含み、ＧａＮ薄膜１０ａは、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下である。
【００４４】
本実施形態のＧａＮ系ＨＥＭＴ２は、ＧａＮ薄膜１０ａの厚さＴDが０．１μｍ以上１００μｍ以下であり、ＧａＮ薄膜１０ａの水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であることから、ＧａＮ薄膜１０ａの抵抗が高いため、バッファリークおよびゲートリークが抑制され、高性能が発現する。
【００４５】
本実施形態のＧａＮ系ＨＥＭＴ２は、たとえば、ＧａＮと化学組成が異なる異組成基板２０上に、厚さＴDが０．１μｍ以上１００μｍ以下かつ水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下のＧａＮ薄膜１０ａが配置され、ＧａＮ薄膜１０ａ上に、少なくとも１層のＧａＮ系半導体層３０として、ｉ型ＧａＮ層３２（電子走行層）およびｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４（電子供給層）とが順次配置され、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４上に、ソース電極４２、ドレイン電極４４およびゲート電極４６がそれぞれ配置されている。
【００４６】
本実施形態のＧａＮ系ＨＥＭＴ２において、ＧａＮ薄膜１０ａの転位密度は、ＨＥＭＴのゲートリーク電流を低減する観点から、１×１０9ｃｍ-2以下であることが好ましく、１×１０7ｃｍ-2以下であることがより好ましい。また、ＧａＮ薄膜のキャリア濃度は、ＨＥＭＴのドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０15ｃｍ-3以下であることが好ましい。また、ＧａＮ薄膜のシート抵抗は、ＨＥＭＴのドレイン（バッファ）リーク電流を低減し、また、高周波動作利得を高める（すなわち電流利得カットオフ周波数を高める）観点から、１×１０4Ω／□以上であることが好ましい。ここで、ＨＥＭＴにおけるＧａＮ薄膜１０ａの転位密度、キャリア濃度およびシート抵抗は、ＨＥＭＴを分解してＧａＮ薄膜１０ａを露出させた後、そのＧａＮ薄膜１０ａについて上述の測定方法により測定することができる。
【実施例】
【００４７】
（実施例１）
１．水素イオンの注入
ＨＶＰＥ法により成長させた後、研削および研磨により主表面が鏡面に加工された直径が２インチ（５．０８ｃｍ）で厚さが１０ｍｍのＧａＮバルク結晶１０を準備した。このＧａＮバルク結晶１０について、転位密度は薬液処理後のエッチピット観察により測定したところ１×１０6ｃｍ-2、キャリア濃度はホール測定により測定したところ５×１０14ｃｍ-3、シート抵抗はホール測定により測定したところ５×１０4Ω／□であった。
【００４８】
図１（Ａ）を参照して、上記のＧａＮバルク結晶１０のＮ原子主表面側から、Ｎ原子主表面からの深さＤが０．３μｍの面に、水素イオンを平均注入量（平均ドーズ量）が１×１０14ｃｍ-2で注入した。
【００４９】
２．異組成基板の貼り合わせ
異組成基板２０として、直径が２インチ（５．０８ｃｍ）で厚さが４００μｍのサファイア基板を準備した。
【００５０】
図１（Ｂ）を参照して、水素イオンが注入されたＧａＮバルク結晶１０のＮ原子主表面を塩素ガスでエッチングして清浄面とした。サファイア基板（異組成基板２０）の主表面をアルゴンガスでエッチングして清浄面とした。
【００５１】
水素イオンが注入されたＧａＮバルク結晶１０の清浄化されたＮ原子主表面と、サファイア基板（異組成基板２０）の清浄化された主表面とを、表面活性化法により、貼り合わせた。
【００５２】
３．ＧａＮ薄膜の形成
図１（Ｃ）を参照して、サファイア基板（異組成基板２０）に貼り合わされたＧａＮバルク結晶１０を、窒素雰囲気中で６０℃で熱処理することにより、ＧａＮバルク結晶１０を水素イオンが注入された上記深さの面において分離して、サファイア基板（異組成基板２０）上に貼り合わされたＧａＮ薄膜１０ａを形成することにより、サファイア基板（異組成基板２０）にＧａＮ薄膜１０ａが貼り合わされたＧａＮ薄膜貼り合わせ基板１を得た。
【００５３】
得られたＧａＮ薄膜貼りあわせ基板１について、ＧａＮ薄膜の厚さＴDは断面ＳＥＭ像観察により測定したところ０．３μｍであり、ＧａＮ薄膜の水素シート濃度はＳＩＭＳにより測定したところ５×１０15ｃｍ-2であり、ＧａＮ薄膜の転位密度は薬液処理後のエッチピット観察により測定したところ１×１０6ｃｍ-2、ＧａＮ薄膜のキャリア濃度はホール測定により測定したところ５×１０14ｃｍ-3、ＧａＮ薄膜のシート抵抗はホール測定により測定したところ１×１０5Ω／□であった。このように、ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの厚さＴDは、ＧａＮバルク結晶１０に注入される水素イオンの深さＤとほぼ同じであった。また、ＧａＮ薄膜１０ａの水素シート濃度は、ＧａＮバルク結晶１０に注入した水素イオンの平均注入量とほぼ同じであった。
【００５４】
４．ＧａＮ系高電子移動度トランジスタの製造
図１（Ｄ）を参照して、ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として厚さ３μｍのｉ型ＧａＮ層３２および厚さ２０ｎｍのｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４を順次成長させた。
【００５５】
図１（Ｅ）を参照して、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３４上に、フォトリソグラフィ法およびリフトオフ法を用いて、ソース電極４２、ドレイン電極４４、およびゲート電極４６を形成した。ここで、ソース電極４２およびドレイン電極４４は、いずれも厚さ５０ｎｍのＴｉ層、厚さ１００ｎｍのＡｌ層および厚さ２００ｎｍのＡｕ層を積層し、８００℃で３０秒間熱処理することにより合金化することにより形成した。ゲート電極４６は、厚さ３００μｍのＡｕ層を、ゲート幅が２μｍ、ゲート長さが１５０μｍになるように形成した。
【００５６】
（実施例２）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０15ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が５×１０15ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０6ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が５×１０14ｃｍ-3であり、ＧａＮ薄膜のシート抵抗が５×１０4Ω／□であった。
【００５７】
（実施例３）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０17ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が１×１０17ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０7ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が５×１０14ｃｍ-3以下であり、ＧａＮ薄膜のシート抵抗が２×１０6Ω／□であった。
【００５８】
（比較例１）
ＧａＮバルク結晶１０に水素イオンを平均注入量（平均ドーズ量）が１×１０13ｃｍ-2で注入したこと以外は、実施例１と同様にして、ＧａＮ薄膜貼り合わせ基板１を得た。得られたＧａＮ薄膜貼り合わせ基板１は、ＧａＮ薄膜の厚さＴDが０．３μｍであり、ＧａＮ薄膜の水素シート濃度が１×１０13ｃｍ-2であり、ＧａＮ薄膜の転位密度が１×１０6ｃｍ-2であり、ＧａＮ薄膜のキャリア濃度が ５×１０16ｃｍ-3であり、ＧａＮ薄膜のシート抵抗が１×１０2Ω／□であった。
【００５９】
上記の実施例１〜３および比較例１について、ＧａＮバルク結晶に注入した水素イオンの平均注入量とＧａＮ薄膜のシート抵抗との関係を図４に示した。図４に示すように、ＧａＮバルク結晶に注入した水素イオンの平均注入量を１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下とすることにより、ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上のＧａＮ薄膜貼り合わせ基板およびＧａＮ系ＨＥＭＴが得られ、かかるＧａＮ系ＨＥＭＴが高性能であることがわかった。
【００６０】
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【符号の説明】
【００６１】
１ ＧａＮ薄膜貼り合わせ基板、２ ＧａＮ系ＨＥＭＴ、１０，１０ｂ ＧａＮバルク結晶、１０ａ ＧａＮ薄膜、１０ｉ 面、２０ 異組成基板、３０ ＧａＮ系半導体層、３２ ｉ型ＧａＮ層、３４ ｉ型Ａｌ0.25Ｇａ0.75Ｎ層、４２ ソース電極、４４ ドレイン電極、４６ ゲート電極。
【特許請求の範囲】
【請求項１】
ＧａＮ薄膜貼り合わせ基板の製造方法であって、
ＧａＮバルク結晶の主表面から０．１μｍ以上１００μｍ以下の深さの面に、水素イオンを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程と、
前記水素イオンが注入された前記ＧａＮバルク結晶の前記主表面に、ＧａＮと化学組成が異なる異組成基板を貼り合わせる工程と、
前記ＧａＮバルク結晶を熱処理することにより、前記ＧａＮバルク結晶を前記水素イオンが注入された前記深さの面において分離して、前記異組成基板上に貼り合わされたＧａＮ薄膜を形成する工程と、を含むＧａＮ薄膜貼り合わせ基板の製造方法。
【請求項２】
ＧａＮ系高電子移動度トランジスタの製造方法であって、
請求項１のＧａＮ薄膜貼り合わせ基板の製造方法により製造された前記ＧａＮ薄膜貼り合わせ基板の前記ＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系高電子移動度トランジスタの製造方法。
【請求項３】
ＧａＮと化学組成が異なる異組成基板と、前記異組成基板上に貼り合わされたＧａＮ薄膜と、を含み、
前記ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板。
【請求項４】
前記ＧａＮ薄膜の転位密度が１×１０9ｃｍ-2以下である請求項３に記載のＧａＮ薄膜貼り合わせ基板。
【請求項５】
前記ＧａＮ薄膜のキャリア濃度が１×１０15ｃｍ-3以下である請求項３または請求項４に記載のＧａＮ薄膜貼り合わせ基板。
【請求項６】
前記ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上である請求項３から請求項５のいずれかに記載のＧａＮ薄膜貼り合わせ基板。
【請求項７】
ＧａＮと化学組成が異なる異組成基板と、前記異組成基板上に貼り合わされたＧａＮ薄膜と、前記ＧａＮ薄膜上に形成された少なくとも１層のＧａＮ系半導体層と、を含み、
前記ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ系高電子移動度トランジスタ。
【請求項８】
前記ＧａＮ薄膜の転位密度が１×１０9ｃｍ-2以下である請求項７に記載のＧａＮ系高電子移動度トランジスタ。
【請求項９】
前記ＧａＮ薄膜のキャリア濃度が１×１０15ｃｍ-3以下である請求項７または請求項８に記載のＧａＮ系高電子移動度トランジスタ。
【請求項１０】
前記ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上である請求項７から請求項９のいずれかに記載のＧａＮ系高電子移動度トランジスタ。
【請求項１】
ＧａＮ薄膜貼り合わせ基板の製造方法であって、
ＧａＮバルク結晶の主表面から０．１μｍ以上１００μｍ以下の深さの面に、水素イオンを平均注入量が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下で注入する工程と、
前記水素イオンが注入された前記ＧａＮバルク結晶の前記主表面に、ＧａＮと化学組成が異なる異組成基板を貼り合わせる工程と、
前記ＧａＮバルク結晶を熱処理することにより、前記ＧａＮバルク結晶を前記水素イオンが注入された前記深さの面において分離して、前記異組成基板上に貼り合わされたＧａＮ薄膜を形成する工程と、を含むＧａＮ薄膜貼り合わせ基板の製造方法。
【請求項２】
ＧａＮ系高電子移動度トランジスタの製造方法であって、
請求項１のＧａＮ薄膜貼り合わせ基板の製造方法により製造された前記ＧａＮ薄膜貼り合わせ基板の前記ＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系高電子移動度トランジスタの製造方法。
【請求項３】
ＧａＮと化学組成が異なる異組成基板と、前記異組成基板上に貼り合わされたＧａＮ薄膜と、を含み、
前記ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ薄膜貼り合わせ基板。
【請求項４】
前記ＧａＮ薄膜の転位密度が１×１０9ｃｍ-2以下である請求項３に記載のＧａＮ薄膜貼り合わせ基板。
【請求項５】
前記ＧａＮ薄膜のキャリア濃度が１×１０15ｃｍ-3以下である請求項３または請求項４に記載のＧａＮ薄膜貼り合わせ基板。
【請求項６】
前記ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上である請求項３から請求項５のいずれかに記載のＧａＮ薄膜貼り合わせ基板。
【請求項７】
ＧａＮと化学組成が異なる異組成基板と、前記異組成基板上に貼り合わされたＧａＮ薄膜と、前記ＧａＮ薄膜上に形成された少なくとも１層のＧａＮ系半導体層と、を含み、
前記ＧａＮ薄膜は、その厚さが０．１μｍ以上１００μｍ以下であり、その水素シート濃度が１×１０14ｃｍ-2以上３×１０17ｃｍ-2以下であるＧａＮ系高電子移動度トランジスタ。
【請求項８】
前記ＧａＮ薄膜の転位密度が１×１０9ｃｍ-2以下である請求項７に記載のＧａＮ系高電子移動度トランジスタ。
【請求項９】
前記ＧａＮ薄膜のキャリア濃度が１×１０15ｃｍ-3以下である請求項７または請求項８に記載のＧａＮ系高電子移動度トランジスタ。
【請求項１０】
前記ＧａＮ薄膜のシート抵抗が１×１０4Ω／□以上である請求項７から請求項９のいずれかに記載のＧａＮ系高電子移動度トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２４３７９２（Ｐ２０１２−２４３７９２Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１０９２３３（Ｐ２０１１−１０９２３３）
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]