【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】水素を用いた熱分解において、水素濃度を規定してエッチング速度を制御することで、半導体装置の製造方法の加工精度を向上させる。
【解決手段】半導体装置１の製造方法は、基板１０に窒化物半導体で形成された第１層（障壁層２５）および第２層（キャップ層２６）を順に堆積させる堆積工程と、窒素および水素の混合雰囲気中で加熱して第２層をエッチングする熱エッチング工程とを備える。熱エッチング工程では、水素濃度が１％以上２０％以下であることが望ましい。 （もっと読む）

【課題】基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供する。
【解決手段】半導体装置は、基板２と、バッファ層３と、窒化物系化合物半導体４とを備える。バッファ層３は、ＡｌＮ層とＧａＮ層とを積層した第１のバッファ領域３２１，３３１と、ＧａＮ層を有する第２のバッファ領域３２２，３３２とを交互に積層して構成される。バッファ層３において窒化物系化合物半導体４側の第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成は基板側の１組のＡｌ組成に対して大きく設定されている。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。
【解決手段】ａ）基板１を用意するステップと、ｂ）第１エピタキシャル半導体層３を基板１の上に設けるステップと、ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法を開示する。対応する半導体デバイス、電子回路および装置も開示している。 （もっと読む）

【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびＩＩＩ族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ２つの高導電性層と互い違いに、少なくとも２つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 （もっと読む）

【課題】窒化物半導体により、反転型のＨＥＭＴが構成された半導体装置において、半導体装置の形成を容易としつつ２ＤＥＧを効果的に形成する。
【解決手段】窒化物半導体からなる下地層１５の（０００１）面上に、窒化物半導体からなる電子供給層１７、窒化物半導体からなる電子走行層１９の順に積層され、電子走行層１９における電子供給層１７と反対の面上に、ゲート電極２１、ソース電極２３、及びドレイン電極２５が設けられている。そして、電子走行層１９における電子供給層１７側に、二次元電子ガスが形成される。このような反転型のＨＥＭＴが構成された半導体装置１０において、分極の正方向を［０００１］方向とした場合、電子供給層１７の自発分極とピエゾ分極の和Ｐ２が、電子走行層１９の自発分極とピエゾ分極の和Ｐ１よりも大きくなっている。 （もっと読む）

【課題】シリコン基板を下地基板とし、基板サイズに比して問題ない程度に反りが抑制され、半導体素子の作製に好適なエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板が、シリコン単結晶からなる下地基板と、下地基板の上に形成された複数のIII族窒化物層からなるIII族窒化物層群と、を備えており、下地基板が、所定のｎ型ドーパントが添加されてなることでｎ型の導電性を有し、かつ、比抵抗が０．１Ω・ｃｍ以下であり、複数のIII族窒化物層がそれぞれ、少なくともＡｌまたはＧａを含み、エピタキシャル基板の反り量をＳＲ（単位：μｍ）、窒化物層群の総膜厚をｔｅ（単位：μｍ）、下地基板の膜厚をｔｓ（単位：ｍｍ）、下地基板の直径をｄｓ（単位：ｍｍ）とするときに、規格化反り指数ＫがＫ＝｛（ＳＲ／ｔｅ）×（ｔｓ／ｄｓ）²｝≦１×１０^-3なる関係式をみたすようにする。 （もっと読む）

【課題】シリコン基板を下地基板とし、基板サイズに比して問題ない程度に反りが抑制され、半導体素子の作製に好適なエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板１０が、シリコン単結晶からなる下地基板１と、下地基板１の上に形成された複数のIII族窒化物層２，３，４からなるIII族窒化物層群と、を備えており、下地基板１が、ボロンが添加されてなることでｐ型の導電性を有し、かつ、比抵抗が０．０１Ω・ｃｍ以上０．１Ω・ｃｍ以下であり、複数のIII族窒化物層２，３，４がそれぞれ、少なくともＡｌまたはＧａを含み、エピタキシャル基板の反り量をＳＲ（単位：μｍ）、窒化物層群の総膜厚をｔｅ（単位：μｍ）、下地基板１の膜厚をｔｓ（単位：ｍｍ）、下地基板１の直径をｄｓ（単位：ｍｍ）とするときに、規格化反り指数ＫがＫ＝｛（ＳＲ／ｔｅ）×（ｔｓ／ｄｓ）²｝≦１×１０^-3なる関係式をみたすようにする。 （もっと読む）

【課題】バッファ層からキャリア層への不純物拡散による悪影響を排除することができる。
【解決手段】このバッファ層２０における最下部には超格子層（第１の領域）２１が配され、その上には拡散防止下部層２２、拡散防止層（第２の領域）２３、拡散防止上部層２４が順次形成されている。基板１１上に形成されたバッファ層２０、キャリア層３０中においては、バッファ層２０中の超格子層２１のみに意図的に不純物がドーピングされ、他の層はノンドープである。そのｃ軸方向が膜厚方向であり、ａ軸は成長層の面内方向（膜厚方向と垂直な方向）となる。ａ軸格子定数は膜厚方向にわたりほぼ一定となるのに対し、ｃ軸格子定数は拡散防止層２３で極大値をとる。 （もっと読む）

【課題】下地基板の導電性を問わずに非破壊でＨＥＭＴ構造のシート抵抗を評価する方法を提供する。
【解決手段】ＨＥＭＴ構造を備えるエピタキシャル基板のシート抵抗評価方法が、障壁層におけるIII族元素の組成比を除いて評価対象エピタキシャル基板と同一の構造を有する複数のエピタキシャル基板のそれぞれについてフォトルミネッセンス測定を行い、得られたスペクトルからバンド端ピーク強度値を取得する第１予備測定工程と、複数のエピタキシャル基板のそれぞれについてシート抵抗値を測定する第２予備測定工程と、取得したバンド端ピーク強度値とシート抵抗値とから検量線を作成する検量線作成工程と、評価対象エピタキシャル基板についてフォトルミネッセンス測定を行ってバンド端ピーク強度値を取得する実測工程と、得られたバンド端ピーク強度値と検量線とに基づいて評価対象エピタキシャル基板のシート抵抗値を算出する工程と、を備える。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート３０、及び第２のスペーサ層上の第２のフィールドプレート３２が、ゲートに接続される。第３のスペーサ層３４が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレート３６が、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。 （もっと読む）

【課題】Ｓｉ基板上のＡｌＮ下地層の上面における凹凸をマスクするように平滑な上面を有する高Ａｌ組成比のＡｌＧａＮ層形成し、ＡｌＮ下地層の表面凹凸に起因するＶ字欠陥を上面に含まない窒化物半導体デバイス用エピタキシャルウエハを提供する。
【解決手段】窒化物半導体デバイス用エピタキシャルウエハ（１０）は、Ｓｉ基板上（１）にＭＯＣＶＤで順次積層されたＡｌＮ下地層（２）、Ａｌ_ｘＧａ_１−ｘＮ（０．６≦ｘ＜１）のモフォロジー改善層（３）、ＡｌＧａＮバッファ層（４）を含み、そのモフォロジー改善層（３）は熱拡散を利用して平滑化された上面を有することと特徴としている。 （もっと読む）

【課題】チャネル内へのキャリアの閉じ込めを改善すること。
【解決手段】へテロ接合トランジスタは、ＩＩＩ族窒化物を含むチャネル層１４と、チャネル層の上のＩＩＩ族窒化物を含む障壁層１６と、チャネル層１４が障壁層１６とエネルギー障壁３８との間にあるようにした、チャネル層１４の上のインジウムを有するＩＩＩ族窒化物の層を含むエネルギー障壁とを備えることができる。障壁層１６は、チャネル層よりも大きなバンドギャップを有することができ、エネルギー障壁３８のインジウム（Ｉｎ）の濃度はチャネル層１４のインジウム（Ｉｎ）の濃度よりも高い可能性がある。 （もっと読む）

【課題】所望の不純物濃度と、高い結晶性とを有するドリフト層を有する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】バッファ層３１は、基板３０上に設けられ、不純物を含有する炭化珪素から作られ、１μｍより大きく７μｍより小さい厚さを有する。ドリフト層３２は、バッファ層３１上に設けられ、バッファ層３１の不純物濃度よりも小さい不純物濃度を有する炭化珪素から作られている。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供する。
【解決手段】半導体基板１０と、キャリア走行層２１とキャリア供給層２２を有し、半導体基板上に配置された窒化物半導体層２０と、上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞４０を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜３０とを備える。 （もっと読む）

【課題】配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１００と化合物半導体層２００とコンタクト層３００とを有し、コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０¹⁹ｃｍ^-3以上５．０×１０¹⁹ｃｍ^-3以下で、且つ、炭素濃度が１．０×１０¹⁶ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下であり、化合物半導体層２００は、バッファ層４００を備え、バッファ層４００は、アンドープＡｌＡｓ層からなる第１バッファ層４０１と、Ａｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とからなるものである。 （もっと読む）