半導体装置及びその製造方法
【課題】ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、詳細には、スイッチング素子として使用される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）系化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が知られている。ＨＥＭＴは、低いオン抵抗を有し且つ高い降伏電圧を有するので、電力変換用のスイッチング電源回路に使用されている。スイッチング電源回路におけるスイッチング素子としてＨＥＭＴを用いる場合、制御の容易性と安全性とを考慮してノーマリオフ（エンハンスメント）型のＨＥＭＴが求められる。
【０００３】
特許文献１は、ノーマリオフ型ＨＥＭＴの動作時、即ちゲート電極に正のゲートバイアスを印加した時にリーク電流を低減できる従来の半導体装置を開示する。従来の半導体装置１００は、図３に示すように、基板１０１とバッファ層１０２とＧａＮ層１０３（電子走行層）とＡｌＧａＮ層１０４（電子供給層）とＩｎＧａＮ層１０５（バリア層）とが積層された構成を有する。また、ＡｌＧａＮ層１０４上にソース電極１０６及びドレイン電極１０７が形成され、ＩｎＧａＮ層１０５上にショットキ接合をなすゲート電極１０８が形成される。
【０００４】
従来の半導体装置１００において、ＩｎＧａＮ層１０５の水平面内の格子定数（ａ軸格子定数）はＧａＮ層１０３のそれよりも大きいため、面内圧縮歪みが生じる。このため、ＩｎＧａＮ層１０５の（０００１）面側（図中上側）に正の電荷が発生するようにピエゾ効果が働く。従って、ゲート電極１０８とＩｎＧａＮ層１０５との界面から遠ざかるにつれて電子の感じる障壁高さが高くなり、従来の半導体装置１００は、ノーマリオフ型ＨＥＭＴの動作時にショットキ接合におけるゲートリーク電流を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１７０８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の半導体装置１００において、ＩｎＧａＮ層１０５によるピエゾ効果を生じさせるためには、ＩｎＧａＮ層１０５をＡｌＧａＮ層１０４上にコヒーレント成長（coherent growth）させなければならない。即ち、ＩｎＧａＮ層１０５は、その結晶格子が歪むことによって、ＡｌＧａＮ層１０４との接合界面で格子の連続性を保って成長することが必要となる。そのため、ＩｎＧａＮ層１０５を形成する工程において、エピタキシャル成長法等の限られたプロセスを用いなければならない。また、リーク電流を十分に低減させるためには、ＩｎＧａＮ層１０５を十分な厚みに形成することが必要とされるが、上記の格子歪みによる転位発生を防止するため、ＩｎＧａＮ層１０５は臨界膜厚以下の限定された範囲で形成しなければならない。
【０００７】
このように、従来のノーマリオフ型半導体装置は、ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、基板を用意する工程と、前記基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層を形成する工程と、前記キャリア走行層上にＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層を形成し、半導体機能層を得る工程と、前記半導体機能層上に第１及び第２の主電極を互いに離間して形成する工程と、前記半導体機能層上における前記第１及び第２の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、製造が容易でゲートリーク電流を安定して低減させることができるノーマリオフ型半導体装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示すプロセス断面図である。
【図３】従来の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる
【００１３】
図１は、本発明の実施形態に係る半導体装置１０の構造を示す断面図である。本発明の実施形態に係る半導体装置１０は、基板１１と、基板１１上に形成される半導体機能層１９と、半導体機能層１９上に形成されるソース電極（第１の主電極）１６及びドレイン電極（第２の主電極）１７と、半導体機能層１９上に形成されるゲート電極１８（制御電極）と、半導体機能層１９と制御電極１８との間に形成される金属酸化膜１５と、を備える。なお、金属酸化膜１５と半導体機能層１９との接合界面における結晶格子は不連続になるように形成される。
【００１４】
また、本発明の実施形態に係る半導体装置１０は、基板１１とバッファ層１２と電子走行層１３（キャリア走行層）と電子供給層１４（キャリア供給層）と金属酸化膜１５とが積層された構成を有する。電子供給層１４上にソース電極１６及びドレイン電極１７が形成され、金属酸化膜１５上にゲート電極１８が形成される。本実施形態における電子走行層１３と電子供給層１４とは、半導体機能層１９を構成する。また、電子走行層１３と電子供給層１４とはヘテロ接合をなし、電子走行層１３のヘテロ接合界面付近にはＨＥＭＴの主電流経路となる二次元電子ガス（２ＤＥＧ：two-dimensional electron gas）が形成される。
【００１５】
基板１１は、シリコン（Ｓｉ）、シリコンカーバイト（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の半導体や、サファイア、セラミック等の絶縁体から構成される。本実施形態における基板１１は、大口径化が容易で半導体装置１０の低コスト化に寄与できるシリコン基板からなる。
【００１６】
バッファ層１２は、基板１１上に形成され、基板１１と半導体機能層１９との間の格子不整合を緩和し、半導体機能層１９を厚膜化するために設けられる。図１では、バッファ層１２を１つの層として図示しているが、バッファ層１２を複数の層で形成してもよい。例えば、バッファ層１２を窒化アルミニウム（ＡｌＮ）からなる第１の層と窒化ガリウム（ＧａＮ）からなる第２の層とを交互に積層した多層構造バッファとしてもよい。また、化合物半導体装置１０がＨＥＭＴとして動作する場合、バッファ層１２はＨＥＭＴの動作に直接には関係しないため、バッファ層１２を省いてもよい。また、バッファ層１２の材料として、ＡｌＮ、ＧａＮ以外の窒化物半導体、又はIII−Ｖ族化合物半導体を採用してもよい。基板１１とバッファ層１２とを組み合わせた構造を基板とみなすこともできる。バッファ層１２の構造、配置は、基板１１及び半導体機能層１９の材料等に応じて決定される。
【００１７】
電子走行層１３は、本発明におけるキャリア走行層であり、チャネル層と換言しても良い。電子走行層１３は、基板１１上に直接形成することもできるが、本実施形態においてはバッファ層１２を介して形成される。また、本実施形態における電子走行層１３はアンドープのＧａＮから構成されるが、Ｓｉ等の導電型不純物を添加したＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）から構成することもできる。なお、ここでいうアンドープとは、意図的に不純物が添加されていないことを意味する。
【００１８】
電子供給層１４は、本発明におけるキャリア供給層であり、バリア層と換言しても良い。本実施形態における電子供給層１４は、電子走行層１３上に直接形成されるが、ＡｌＧａＮまたはＡｌＮを含む周知のスペーサ層を介して形成されても良い。また、本実施形態における電子供給層１４は、電子走行層１３よりも大きいバンドギャップを有するアンドープのＡｌ０．３Ｇａ０．７Ｎから構成されるが、Ｓｉ等の導電型不純物を添加したＡｌａＩｎｂＧａ１−ａ−ｂＮ（０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）から構成することもできる。
【００１９】
電子走行層１３と電子供給層１４とは、ヘテロ接合界面を有する半導体機能層１９を構成する。電子走行層１３のヘテロ接合界面近傍には二次元電子ガスが形成される。二次元電子ガスは、本発明における二次元キャリアガスである。即ち、電子に代わりホール（正孔）がキャリアとなるように、半導体機能層１９を構成しても良い。
【００２０】
金属酸化膜１５は、ゲートリーク電流を低減させ、且つ、半導体装置１０のゲート閾値を高めるために半導体機能層１９とゲート電極１８との間に形成される。本実施形態における金属酸化膜１５は、酸化ニッケル（ＮｉＯｘ）を含む単層構造を有するが、酸化鉄（ＦｅＯx）、酸化コバルト（ＣｏＯｘ）、酸化マンガン（ＭｎＯｘ）、酸化銅（ＣｕＯｘ）を含む単層又は多層構造を有しても良い。金属酸化膜１５は、電子供給層１４との間に働く応力を低減するように電子供給層１４との界面において格子が不連続になるように形成される。また、金属酸化膜１５は、１×１０９ｃｍ−２以上の密度で転位を含む結晶構造或いはアモルファス（非晶質）構造や多結晶構造を有する。
【００２１】
ソース電極１６及びドレイン電極１７は、本発明における第１及び第２の主電極であり、金属酸化膜１５を間に挟み、且つ、互いに離間するように半導体機能層１９上に形成される。本実施形態におけるソース電極１６及びドレイン電極１７は、電子供給層１４上において、電子供給層１４とオーミック接合するようにチタン（Ｔｉ）及びアルミニウム（Ａｌ）の積層構造により形成される。なお、電子供給層１４とソース電極１６との間及び電子供給層１４とドレイン電極１７との間に周知のコンタクト層を形成しても良い。また、電極形成箇所の電子走行層１３を露出させるように電子供給層１４をエッチング除去し、ソース電極１６及びドレイン電極１７を電子走行層１３とオーミック接続するように形成しても良い。
【００２２】
ゲート電極１８は、本発明における制御電極であり、ソース電極１６及びドレイン電極１７の間において、金属酸化膜１５を介して半導体機能層１９上に形成される。本実施形態におけるゲート電極１８は、金属酸化膜１５に隣接して配置され、ニッケル（Ｎｉ）とチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層構造を含む。ゲート電極１８は、自身に印加されるバイアス電圧に応じて、その直下における二次元電子ガスのキャリア濃度を制御し、ソース電極１６とドレイン電極１７との間の電流経路を導通／遮断する。
【００２３】
図２（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置１０の製造方法を示す工程断面図である。
まず、単結晶シリコン基板からなる基板１１をＣＶＤ（chemical vapor deposition）装置のチャンバ内に設置し、基板１１を加熱しながらチャンバ内に原料ガスを供給する。本実施形態における原料ガスは、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）が用いられる。上記の原料ガスの供給量、流量等を適宜制御することで、ＡｌＮ層及びＧａＮ層を交互に積層した多層構造を有するバッファ層１２が基板１１上に形成され、ＧａＮ層を含む電子走行層１３とＡｌ０．３Ｇａ０．７Ｎ層を含む電子供給層１４とを有する半導体機能層１９がバッファ層１２上に形成される（図２（ａ））。バッファ層１２を構成するＡｌＮ層及びＧａＮ層はそれぞれ１〜３０ｎｍの厚みに形成され、電子走行層１３は１〜１０μｍの厚みに形成され、電子供給層１４は電子走行層１３よりも薄く５〜５０ｎｍの厚みに形成される。
【００２４】
次に、上記の工程において得られた半導体機能層１９が形成された基板１１（ウェハ）をスパッタリング装置のチャンバ内に設置し、チタンをターゲットとしたスパッタリング及びアルミニウムをターゲットとしたスパッタリングを連続的に行う。このスパッタ工程により、一様の厚みを有しＴｉ／Ａｌ積層構造を有する金属膜２０が、半導体機能層１９の表面上に形成される。その後、金属膜２０をパターニングするためのマスク２１が、金属膜２０上に形成される（図２（ｂ））。マスク２１は、周知の酸化膜及びフォトレジスト材料から選択され、ソース電極１６及びドレイン電極１７が形成される位置に対応して形成される。
【００２５】
次に、ウェットエッチングにより金属膜２０の一部が除去され、ソース電極１６及びドレイン電極１７が半導体機能層１９の表面上に形成される。マスク２１を除去した後、金属酸化膜１５を形成するためのマスク２２が、半導体機能層１９、ソース電極１６及びドレイン電極１７の表面上に形成される。マスク２２は、周知の酸化膜及びフォトレジスト材料から選択され、金属酸化膜１５が形成される位置に対応して形成される。即ち、半導体機能層１９の一部は、マスク２２の開孔により露出される。その後、マスク２２が形成された基板１１（ウェハ）を反応性スパッタリング装置のチャンバ内に設置し、酸素雰囲気においてニッケルをターゲットとしたスパッタリングを行う。このスパッタ工程により、一様の厚みを有しＮｉＯｘを含む金属酸化膜２３が、マスク２２と半導体機能層１９の一部との表面上に形成される（図２（ｃ））。上記チャンバ内の酸素濃度に応じて、ＮｉＯまたはＮｉＯ２等の組成を有する金属酸化膜２３が得られる。金属酸化膜２３の厚みは、３〜１０００ｎｍ程度、好ましくは１０〜５００ｎｍ程度に設定される。金属酸化膜２３が３ｎｍよりも薄い場合、ノーマリオフ特性やゲートリーク電流低減効果が弱くなることがあり、金属酸化膜２３が１０００ｎｍよりも厚い場合、ターンオン速度等のスイッチング特性が低下することがある。
【００２６】
次に、リフトオフ工程により、マスク２２の表面上に形成された金属酸化膜２３が、マスク２２と共に除去され、金属酸化膜１５が半導体機能層１９の表面上に形成される。本実施形態に係る金属酸化膜１５は、スパッタ工程により形成されるため、半導体機能層１９の結晶格子に対して不連続に形成される。その後、上記ソース電極１６及びドレイン電極１７と同様の工程（パターニング工程）により、ゲート電極１８が金属酸化膜１５上に形成され、本実施形態に係る半導体装置１０が得られる（図２（ｄ））。
【００２７】
本実施形態に係る半導体装置１０は、以下の作用効果を有する。
（１）酸化ニッケルを含む金属酸化膜１５は、その酸素濃度に応じて高い正孔濃度を有するため、金属酸化膜１５直下及びゲート電極１８直下のポテンシャルを引き上げ、金属酸化膜１５直下及びゲート電極１８直下における電子走行層１３に二次元電子ガスが生成されることを抑制する。即ち、ソース電極１６とドレイン電極１７との間のチャネルが、ゲート電極１８にゲートバイアスが印加されていない状態（ノーマリ時）において分断される。従って、ノーマリ時において、半導体装置１０の主電極間には電流が流れない。
一方、ドレイン電極１７の電位がソース電極１６の電位よりも高い状態で、ゲート電極１８に閾値電圧より高いゲートバイアスが印加されると、金属酸化膜１５直下及びゲート電極１８直下の電子走行層１３にチャネルが形成される。従って、ノーマリ時において分断されていたチャネルが導通され、半導体装置１０はオン状態となり、ソース電極１６とドレイン電極１７との間に電流が流れる。このように、本実施形態に係る半導体装置１０は、スイッチング電源回路におけるスイッチング素子として有用なノーマリオフ（エンハンスメント）特性を有する。
（２）金属酸化膜１５は、上記のようにｐ型の導電性を有する酸化膜と見なすことができるため、半導体機能層１９に形成された２ＤＥＧとの間にｐｎ接合が形成される従って、ショットキゲート構造を有する従来の半導体装置に比べ、半導体装置の動作時におけるゲートリーク電流を低減させることができる。
（３）本実施形態に係る半導体装置のノーマリオフ特性は、金属酸化膜１５の酸素濃度を高めることで得られるため、金属酸化膜１５と半導体機能層１９との接合界面における格子の連続性に影響されない。従って、本実施形態に係る半導体装置は、従来の半導体装置に比べ安定した特性を有し、且つ、容易な製造プロセスにより製造することができる。
（４）金属酸化膜１５は、半導体機能層１９上にコヒーレント成長させる必要がなく、スパッタ等の厚膜化が容易な製造方法により形成することができるため、容易に厚膜化することができる。従って、良好なノーマリオフ特性を有しつつ金属酸化膜１５の抵抗値を高めてゲートリーク電流を抑制することができる。
【００２８】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【符号の説明】
【００２９】
１ 半導体装置
１１ 基板
１２ バッファ層
１３ 電子走行層
１４ 電子供給層
１５ 金属酸化膜
１６ ソース電極
１７ ドレイン電極
１８ ゲート電極
１９ 半導体機能層
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、詳細には、スイッチング素子として使用される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）系化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が知られている。ＨＥＭＴは、低いオン抵抗を有し且つ高い降伏電圧を有するので、電力変換用のスイッチング電源回路に使用されている。スイッチング電源回路におけるスイッチング素子としてＨＥＭＴを用いる場合、制御の容易性と安全性とを考慮してノーマリオフ（エンハンスメント）型のＨＥＭＴが求められる。
【０００３】
特許文献１は、ノーマリオフ型ＨＥＭＴの動作時、即ちゲート電極に正のゲートバイアスを印加した時にリーク電流を低減できる従来の半導体装置を開示する。従来の半導体装置１００は、図３に示すように、基板１０１とバッファ層１０２とＧａＮ層１０３（電子走行層）とＡｌＧａＮ層１０４（電子供給層）とＩｎＧａＮ層１０５（バリア層）とが積層された構成を有する。また、ＡｌＧａＮ層１０４上にソース電極１０６及びドレイン電極１０７が形成され、ＩｎＧａＮ層１０５上にショットキ接合をなすゲート電極１０８が形成される。
【０００４】
従来の半導体装置１００において、ＩｎＧａＮ層１０５の水平面内の格子定数（ａ軸格子定数）はＧａＮ層１０３のそれよりも大きいため、面内圧縮歪みが生じる。このため、ＩｎＧａＮ層１０５の（０００１）面側（図中上側）に正の電荷が発生するようにピエゾ効果が働く。従って、ゲート電極１０８とＩｎＧａＮ層１０５との界面から遠ざかるにつれて電子の感じる障壁高さが高くなり、従来の半導体装置１００は、ノーマリオフ型ＨＥＭＴの動作時にショットキ接合におけるゲートリーク電流を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１７０８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の半導体装置１００において、ＩｎＧａＮ層１０５によるピエゾ効果を生じさせるためには、ＩｎＧａＮ層１０５をＡｌＧａＮ層１０４上にコヒーレント成長（coherent growth）させなければならない。即ち、ＩｎＧａＮ層１０５は、その結晶格子が歪むことによって、ＡｌＧａＮ層１０４との接合界面で格子の連続性を保って成長することが必要となる。そのため、ＩｎＧａＮ層１０５を形成する工程において、エピタキシャル成長法等の限られたプロセスを用いなければならない。また、リーク電流を十分に低減させるためには、ＩｎＧａＮ層１０５を十分な厚みに形成することが必要とされるが、上記の格子歪みによる転位発生を防止するため、ＩｎＧａＮ層１０５は臨界膜厚以下の限定された範囲で形成しなければならない。
【０００７】
このように、従来のノーマリオフ型半導体装置は、ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、基板を用意する工程と、前記基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層を形成する工程と、前記キャリア走行層上にＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層を形成し、半導体機能層を得る工程と、前記半導体機能層上に第１及び第２の主電極を互いに離間して形成する工程と、前記半導体機能層上における前記第１及び第２の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、製造が容易でゲートリーク電流を安定して低減させることができるノーマリオフ型半導体装置が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示すプロセス断面図である。
【図３】従来の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる
【００１３】
図１は、本発明の実施形態に係る半導体装置１０の構造を示す断面図である。本発明の実施形態に係る半導体装置１０は、基板１１と、基板１１上に形成される半導体機能層１９と、半導体機能層１９上に形成されるソース電極（第１の主電極）１６及びドレイン電極（第２の主電極）１７と、半導体機能層１９上に形成されるゲート電極１８（制御電極）と、半導体機能層１９と制御電極１８との間に形成される金属酸化膜１５と、を備える。なお、金属酸化膜１５と半導体機能層１９との接合界面における結晶格子は不連続になるように形成される。
【００１４】
また、本発明の実施形態に係る半導体装置１０は、基板１１とバッファ層１２と電子走行層１３（キャリア走行層）と電子供給層１４（キャリア供給層）と金属酸化膜１５とが積層された構成を有する。電子供給層１４上にソース電極１６及びドレイン電極１７が形成され、金属酸化膜１５上にゲート電極１８が形成される。本実施形態における電子走行層１３と電子供給層１４とは、半導体機能層１９を構成する。また、電子走行層１３と電子供給層１４とはヘテロ接合をなし、電子走行層１３のヘテロ接合界面付近にはＨＥＭＴの主電流経路となる二次元電子ガス（２ＤＥＧ：two-dimensional electron gas）が形成される。
【００１５】
基板１１は、シリコン（Ｓｉ）、シリコンカーバイト（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の半導体や、サファイア、セラミック等の絶縁体から構成される。本実施形態における基板１１は、大口径化が容易で半導体装置１０の低コスト化に寄与できるシリコン基板からなる。
【００１６】
バッファ層１２は、基板１１上に形成され、基板１１と半導体機能層１９との間の格子不整合を緩和し、半導体機能層１９を厚膜化するために設けられる。図１では、バッファ層１２を１つの層として図示しているが、バッファ層１２を複数の層で形成してもよい。例えば、バッファ層１２を窒化アルミニウム（ＡｌＮ）からなる第１の層と窒化ガリウム（ＧａＮ）からなる第２の層とを交互に積層した多層構造バッファとしてもよい。また、化合物半導体装置１０がＨＥＭＴとして動作する場合、バッファ層１２はＨＥＭＴの動作に直接には関係しないため、バッファ層１２を省いてもよい。また、バッファ層１２の材料として、ＡｌＮ、ＧａＮ以外の窒化物半導体、又はIII−Ｖ族化合物半導体を採用してもよい。基板１１とバッファ層１２とを組み合わせた構造を基板とみなすこともできる。バッファ層１２の構造、配置は、基板１１及び半導体機能層１９の材料等に応じて決定される。
【００１７】
電子走行層１３は、本発明におけるキャリア走行層であり、チャネル層と換言しても良い。電子走行層１３は、基板１１上に直接形成することもできるが、本実施形態においてはバッファ層１２を介して形成される。また、本実施形態における電子走行層１３はアンドープのＧａＮから構成されるが、Ｓｉ等の導電型不純物を添加したＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）から構成することもできる。なお、ここでいうアンドープとは、意図的に不純物が添加されていないことを意味する。
【００１８】
電子供給層１４は、本発明におけるキャリア供給層であり、バリア層と換言しても良い。本実施形態における電子供給層１４は、電子走行層１３上に直接形成されるが、ＡｌＧａＮまたはＡｌＮを含む周知のスペーサ層を介して形成されても良い。また、本実施形態における電子供給層１４は、電子走行層１３よりも大きいバンドギャップを有するアンドープのＡｌ０．３Ｇａ０．７Ｎから構成されるが、Ｓｉ等の導電型不純物を添加したＡｌａＩｎｂＧａ１−ａ−ｂＮ（０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）から構成することもできる。
【００１９】
電子走行層１３と電子供給層１４とは、ヘテロ接合界面を有する半導体機能層１９を構成する。電子走行層１３のヘテロ接合界面近傍には二次元電子ガスが形成される。二次元電子ガスは、本発明における二次元キャリアガスである。即ち、電子に代わりホール（正孔）がキャリアとなるように、半導体機能層１９を構成しても良い。
【００２０】
金属酸化膜１５は、ゲートリーク電流を低減させ、且つ、半導体装置１０のゲート閾値を高めるために半導体機能層１９とゲート電極１８との間に形成される。本実施形態における金属酸化膜１５は、酸化ニッケル（ＮｉＯｘ）を含む単層構造を有するが、酸化鉄（ＦｅＯx）、酸化コバルト（ＣｏＯｘ）、酸化マンガン（ＭｎＯｘ）、酸化銅（ＣｕＯｘ）を含む単層又は多層構造を有しても良い。金属酸化膜１５は、電子供給層１４との間に働く応力を低減するように電子供給層１４との界面において格子が不連続になるように形成される。また、金属酸化膜１５は、１×１０９ｃｍ−２以上の密度で転位を含む結晶構造或いはアモルファス（非晶質）構造や多結晶構造を有する。
【００２１】
ソース電極１６及びドレイン電極１７は、本発明における第１及び第２の主電極であり、金属酸化膜１５を間に挟み、且つ、互いに離間するように半導体機能層１９上に形成される。本実施形態におけるソース電極１６及びドレイン電極１７は、電子供給層１４上において、電子供給層１４とオーミック接合するようにチタン（Ｔｉ）及びアルミニウム（Ａｌ）の積層構造により形成される。なお、電子供給層１４とソース電極１６との間及び電子供給層１４とドレイン電極１７との間に周知のコンタクト層を形成しても良い。また、電極形成箇所の電子走行層１３を露出させるように電子供給層１４をエッチング除去し、ソース電極１６及びドレイン電極１７を電子走行層１３とオーミック接続するように形成しても良い。
【００２２】
ゲート電極１８は、本発明における制御電極であり、ソース電極１６及びドレイン電極１７の間において、金属酸化膜１５を介して半導体機能層１９上に形成される。本実施形態におけるゲート電極１８は、金属酸化膜１５に隣接して配置され、ニッケル（Ｎｉ）とチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層構造を含む。ゲート電極１８は、自身に印加されるバイアス電圧に応じて、その直下における二次元電子ガスのキャリア濃度を制御し、ソース電極１６とドレイン電極１７との間の電流経路を導通／遮断する。
【００２３】
図２（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置１０の製造方法を示す工程断面図である。
まず、単結晶シリコン基板からなる基板１１をＣＶＤ（chemical vapor deposition）装置のチャンバ内に設置し、基板１１を加熱しながらチャンバ内に原料ガスを供給する。本実施形態における原料ガスは、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）が用いられる。上記の原料ガスの供給量、流量等を適宜制御することで、ＡｌＮ層及びＧａＮ層を交互に積層した多層構造を有するバッファ層１２が基板１１上に形成され、ＧａＮ層を含む電子走行層１３とＡｌ０．３Ｇａ０．７Ｎ層を含む電子供給層１４とを有する半導体機能層１９がバッファ層１２上に形成される（図２（ａ））。バッファ層１２を構成するＡｌＮ層及びＧａＮ層はそれぞれ１〜３０ｎｍの厚みに形成され、電子走行層１３は１〜１０μｍの厚みに形成され、電子供給層１４は電子走行層１３よりも薄く５〜５０ｎｍの厚みに形成される。
【００２４】
次に、上記の工程において得られた半導体機能層１９が形成された基板１１（ウェハ）をスパッタリング装置のチャンバ内に設置し、チタンをターゲットとしたスパッタリング及びアルミニウムをターゲットとしたスパッタリングを連続的に行う。このスパッタ工程により、一様の厚みを有しＴｉ／Ａｌ積層構造を有する金属膜２０が、半導体機能層１９の表面上に形成される。その後、金属膜２０をパターニングするためのマスク２１が、金属膜２０上に形成される（図２（ｂ））。マスク２１は、周知の酸化膜及びフォトレジスト材料から選択され、ソース電極１６及びドレイン電極１７が形成される位置に対応して形成される。
【００２５】
次に、ウェットエッチングにより金属膜２０の一部が除去され、ソース電極１６及びドレイン電極１７が半導体機能層１９の表面上に形成される。マスク２１を除去した後、金属酸化膜１５を形成するためのマスク２２が、半導体機能層１９、ソース電極１６及びドレイン電極１７の表面上に形成される。マスク２２は、周知の酸化膜及びフォトレジスト材料から選択され、金属酸化膜１５が形成される位置に対応して形成される。即ち、半導体機能層１９の一部は、マスク２２の開孔により露出される。その後、マスク２２が形成された基板１１（ウェハ）を反応性スパッタリング装置のチャンバ内に設置し、酸素雰囲気においてニッケルをターゲットとしたスパッタリングを行う。このスパッタ工程により、一様の厚みを有しＮｉＯｘを含む金属酸化膜２３が、マスク２２と半導体機能層１９の一部との表面上に形成される（図２（ｃ））。上記チャンバ内の酸素濃度に応じて、ＮｉＯまたはＮｉＯ２等の組成を有する金属酸化膜２３が得られる。金属酸化膜２３の厚みは、３〜１０００ｎｍ程度、好ましくは１０〜５００ｎｍ程度に設定される。金属酸化膜２３が３ｎｍよりも薄い場合、ノーマリオフ特性やゲートリーク電流低減効果が弱くなることがあり、金属酸化膜２３が１０００ｎｍよりも厚い場合、ターンオン速度等のスイッチング特性が低下することがある。
【００２６】
次に、リフトオフ工程により、マスク２２の表面上に形成された金属酸化膜２３が、マスク２２と共に除去され、金属酸化膜１５が半導体機能層１９の表面上に形成される。本実施形態に係る金属酸化膜１５は、スパッタ工程により形成されるため、半導体機能層１９の結晶格子に対して不連続に形成される。その後、上記ソース電極１６及びドレイン電極１７と同様の工程（パターニング工程）により、ゲート電極１８が金属酸化膜１５上に形成され、本実施形態に係る半導体装置１０が得られる（図２（ｄ））。
【００２７】
本実施形態に係る半導体装置１０は、以下の作用効果を有する。
（１）酸化ニッケルを含む金属酸化膜１５は、その酸素濃度に応じて高い正孔濃度を有するため、金属酸化膜１５直下及びゲート電極１８直下のポテンシャルを引き上げ、金属酸化膜１５直下及びゲート電極１８直下における電子走行層１３に二次元電子ガスが生成されることを抑制する。即ち、ソース電極１６とドレイン電極１７との間のチャネルが、ゲート電極１８にゲートバイアスが印加されていない状態（ノーマリ時）において分断される。従って、ノーマリ時において、半導体装置１０の主電極間には電流が流れない。
一方、ドレイン電極１７の電位がソース電極１６の電位よりも高い状態で、ゲート電極１８に閾値電圧より高いゲートバイアスが印加されると、金属酸化膜１５直下及びゲート電極１８直下の電子走行層１３にチャネルが形成される。従って、ノーマリ時において分断されていたチャネルが導通され、半導体装置１０はオン状態となり、ソース電極１６とドレイン電極１７との間に電流が流れる。このように、本実施形態に係る半導体装置１０は、スイッチング電源回路におけるスイッチング素子として有用なノーマリオフ（エンハンスメント）特性を有する。
（２）金属酸化膜１５は、上記のようにｐ型の導電性を有する酸化膜と見なすことができるため、半導体機能層１９に形成された２ＤＥＧとの間にｐｎ接合が形成される従って、ショットキゲート構造を有する従来の半導体装置に比べ、半導体装置の動作時におけるゲートリーク電流を低減させることができる。
（３）本実施形態に係る半導体装置のノーマリオフ特性は、金属酸化膜１５の酸素濃度を高めることで得られるため、金属酸化膜１５と半導体機能層１９との接合界面における格子の連続性に影響されない。従って、本実施形態に係る半導体装置は、従来の半導体装置に比べ安定した特性を有し、且つ、容易な製造プロセスにより製造することができる。
（４）金属酸化膜１５は、半導体機能層１９上にコヒーレント成長させる必要がなく、スパッタ等の厚膜化が容易な製造方法により形成することができるため、容易に厚膜化することができる。従って、良好なノーマリオフ特性を有しつつ金属酸化膜１５の抵抗値を高めてゲートリーク電流を抑制することができる。
【００２８】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【符号の説明】
【００２９】
１ 半導体装置
１１ 基板
１２ バッファ層
１３ 電子走行層
１４ 電子供給層
１５ 金属酸化膜
１６ ソース電極
１７ ドレイン電極
１８ ゲート電極
１９ 半導体機能層
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。
【請求項２】
前記金属酸化膜は、酸化ニッケル、酸化鉄、酸化コバルト、酸化マンガン及び酸化銅のうち少なくとも１つを含む単層又は積層構造を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属酸化膜は、３〜１０００ｎｍの厚みを有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体機能層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層と、ＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層と、を備えることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
基板を用意する工程と、
前記基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層を形成する工程と、
前記キャリア走行層上にＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層を形成し、半導体機能層を得る工程と、
前記半導体機能層上に第１及び第２の主電極を互いに離間して形成する工程と、
前記半導体機能層上における前記第１及び第２の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、
前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法。
【請求項１】
基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。
【請求項２】
前記金属酸化膜は、酸化ニッケル、酸化鉄、酸化コバルト、酸化マンガン及び酸化銅のうち少なくとも１つを含む単層又は積層構造を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属酸化膜は、３〜１０００ｎｍの厚みを有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体機能層は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層と、ＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層と、を備えることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
基板を用意する工程と、
前記基板上にＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（但し０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）を含むキャリア走行層を形成する工程と、
前記キャリア走行層上にＡｌａＩｎｂＧａ１−ａ−ｂＮ（但し０＜ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１、ｘ＜ａ）を含むキャリア供給層を形成し、半導体機能層を得る工程と、
前記半導体機能層上に第１及び第２の主電極を互いに離間して形成する工程と、
前記半導体機能層上における前記第１及び第２の主電極間に金属酸化膜を結晶格子が不連続になるように形成する工程と、
前記金属酸化膜上に制御電極を形成する工程と、を備える半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１７８３７６（Ｐ２０１２−１７８３７６Ａ）
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願番号】特願２０１１−３９１１０（Ｐ２０１１−３９１１０）
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２４年９月１３日（２０１２．９．１３）
【国際特許分類】
【出願日】平成２３年２月２５日（２０１１．２．２５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]