窒化物半導体素子及びその製造方法
【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層30と、窒化物半導体層30にオーミック接合されたドレイン電極50と、ドレイン電極50の方向に突出した多数のパターン化された突起61を備え、内部に窒化物半導体層30にオーミック接合されるオーミックパターン65を含むソース電極60と、ドレイン電極50とソース電極60との間の窒化物半導体層30上に、且つ、パターン化された突起61を含んでソース電極60上の少なくとも一部に亘って形成された誘電層40と、一部が、誘電層40を間に置いてソース電極60のパターン化された突起61部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極70と、を含んでなる。
【解決手段】内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層30と、窒化物半導体層30にオーミック接合されたドレイン電極50と、ドレイン電極50の方向に突出した多数のパターン化された突起61を備え、内部に窒化物半導体層30にオーミック接合されるオーミックパターン65を含むソース電極60と、ドレイン電極50とソース電極60との間の窒化物半導体層30上に、且つ、パターン化された突起61を含んでソース電極60上の少なくとも一部に亘って形成された誘電層40と、一部が、誘電層40を間に置いてソース電極60のパターン化された突起61部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極70と、を含んでなる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体素子及びその製造方法に関し、具体的には、ノーマリオフ動作をする窒化物半導体素子及びその製造方法に関する。
【背景技術】
【0002】
グリーンエネルギー政策などにより、電力消費の低減に対する関心が増加しており、このために、電力変換効率の上昇は必須な要素である。電力変換において、パワースイッチング素子の効率が全体の電力変換効率を左右する。
【0003】
現在、通常に利用されている電力素子はシリコンを利用したパワーMOSFETやIGBTが殆どであるが、シリコン材料の限界により、素子の効率増加に限界が生じる。これを解決するために、窒化ガリウム(Gallium Nitride、GaN)などの窒化物半導体を利用したトランジスタを製作し、変換効率を高めようとする発明が特許出願されている。
【0004】
しかし、GaNを利用した、例えば、高電子移動度トランジスタ(HEMT)構造は、ゲート電圧が0V(ノーマル状態)である時、ドレイン電極とソース電極との間の抵抗が低いため、電流が流れるようになる「オン」状態になる。これにより、電流及び電力の消耗が発生し、これをオフ状態にするためには、ゲート電極に負の電圧(例えば、−5V)を加えなければならないという欠点がある(ノーマリオン(normally−on)構造)。
【0005】
このようなノーマリオン構造の欠点を解決するために、従来、図6及び図7に示すものが提示されている。図6及び図7は、従来の高電子移動度HEMT構造を示す。
【0006】
図6は、米国特許出願公開第2007−0295993号明細書(特許文献1)に開示された図面である。図6では、AlGaN層でゲートGの下部領域と、ゲートGとドレインDとの間のゲート電極Gに近い領域にイオンを注入し、AlGaN層133の成長により形成されたチャンネルの濃度を調節している。図6は、イオン注入(ion implantation)を利用してゲートGの下部のチャンネル領域131のキャリア濃度を調節し、ノーマリオフ(Normally off)動作を実現している。
【0007】
図7は、米国特許第7038253号明細書(特許文献2)に開示された図面であり、第1及び第2の電子供与層133a、133bの間に形成されたチャンネル層131上に絶縁層140を塗布し、絶縁層140上にゲート電極Gを形成して、ゲート電極Gの下部に2DEGチャンネル135が形成されないようにしている。図7は、ゲートGの下部をリセス(recess)工程を利用してエッチングし、ノーマリオフ(Normally off)動作を実現している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許出願公開第2007−0295993号明細書
【特許文献2】米国特許第7038253号明細書
【特許文献3】韓国公開特許第10−2005−0010004号公報
【特許文献4】米国特許第6690042号明細書
【発明の概要】
【発明が解決しようとする課題】
【0009】
上述のようなノーマリオン構造の問題を解決し、ノーマリオフ動作をする半導体素子を具現する必要がある。
【0010】
本発明は、上述の問題を解決するためのもので、半導体素子、例えばFETのソース領域にショットキー(Schottky)電極を形成し、ドレイン方向に突出された多数のパターン化された突起を備え、さらに、下端部の境界面にオーミック接合されるオーミックパターン電極を備えて、ゲート電極の一部をソース電極の一部領域の上部に形成することにより、ノーマリオフ(Normally−off、N−off)またはエンハンスメントモード(Enhancement Mode)動作して、高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案することをその目的とする。
【課題を解決するための手段】
【0011】
上述の課題を解決するために、本発明によると、基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、窒化物半導体層にオーミック接合されたドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って形成された誘電層と、ドレイン電極と離隔されるように誘電層上に配置され、一部が、誘電層を間に置いてソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極と、を含んでなる窒化物半導体素子が提案される。
【0012】
本発明によると、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で誘電層と接合される。また、本発明によると、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で誘電層と接合される。
【0013】
本発明によると、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部は、ソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0014】
本発明によると、オーミックパターンは、ドレイン電極の配列に並べて配置される。
【0015】
本発明によると、窒化物半導体層は、基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、第1の窒化物層上に異種接合され、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含む。
【0016】
好ましくは、第1の窒化物層は窒化ガリウム(GaN)を含み、第2の窒化物層は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。
【0017】
上述の課題を解決するために、本発明によると、基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、窒化物半導体層にオーミック接合されたドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極の少なくとも一部上に亘って形成された誘電層と、誘電層を間に置いて、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、ドレイン電極とソース電極との間の誘電層上にドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極と、を含んでなる窒化物半導体素子が提案される。
【0018】
本発明によると、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で誘電層と接合される。また、本発明によると、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で誘電層と接合される。
【0019】
本発明によると、ゲート電極は、第1の領域と第2の領域とに分離され、第2の領域はフローティングゲートを形成する。
【0020】
本発明によると、第1の領域は、ソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0021】
本発明によると、オーミックパターンは、ドレイン電極の配列に並べて配置される。
【0022】
本発明によると、窒化物半導体層は、基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、第1の窒化物層上に異種接合され、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含む。好ましくは、第1の窒化物層は窒化ガリウム(GaN)を含み、第2の窒化物層はアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。
【0023】
本発明によると、窒化物半導体素子は、基板と窒化物半導体層との間にバッファ層をさらに含む。
【0024】
本発明によると、基板は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを用いた基板である。
【0025】
本発明によると、誘電層は、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなる。
【0026】
本発明によると、窒化物半導体素子は、パワートランジスタ素子である。
【0027】
上述の課題を果たすために、本発明によると、基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、窒化物半導体層にオーミック接合されるドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って誘電層を形成する段階と、ドレイン電極と離隔されるように誘電層上にゲート電極を形成し、ゲート電極の一部をソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部の誘電層上に形成する段階と、を含んでなる窒化物半導体素子の製造方法が提案される。
【0028】
本発明による製造方法は、上述のソース電極を形成する段階で、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層が接合するように誘電層を形成する。また、本発明の実施形態によると、上述のソース電極を形成する段階で、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンのドレイン方向の一部と誘電層が接合するように誘電層を形成する。
【0029】
本発明の製造方法は、上述のゲート電極を形成する段階で、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部が、ソース電極のオーミックパターンの少なくとも一部をカバーするようにゲート電極を形成する。
【0030】
本発明の製造方法は、上述のソース電極を形成する段階で、オーミックパターンはドレイン電極の配列に並べて配置される。
【0031】
本発明の製造方法は、上述の窒化物半導体層を形成する段階は、基板の上部に窒化ガリウム系物質を含む第1の窒化物層をエピタキシャル成長させて形成する段階と、第1の窒化物層をシード層として、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層をエピタキシャル成長させて形成する段階と、を含む。
【0032】
上述の課題を果たすために、本発明によると、基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、窒化物半導体層にオーミック接合されるドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って誘電層を形成する段階と、誘電層を間に置いて、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、ドレイン電極とソース電極との間の誘電層上にドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極を形成する段階と、を含んでなる窒化物半導体素子の製造方法が提案される。
【0033】
本発明の製造方法は、上述のソース電極を形成する段階で、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層が接合するように誘電層を形成する。また、本発明の実施形態によると、上述のソース電極を形成する段階で、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンのドレイン方向の一部と誘電層が接合するように誘電層を形成する。
【0034】
本発明の製造方法は、ゲート電極を形成する段階で、第1の領域と第2の領域を分離してゲート電極を形成し、第2の領域は、ドレイン電極とソース電極との間の誘電層上にフローティングゲートを形成する。
【0035】
本発明の製造方法は、ゲート電極を形成する段階で、第1の領域はソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0036】
たとえ本発明の好ましい実施形態として明示的に言及されていなくても、上述した技術的特徴の多様な組み合わせによる本発明の実施形態は、当業者に自明に具現される得る。
【発明の効果】
【0037】
本発明によると、半導体素子、例えばFETのソース領域にショットキー(Schottky)電極を形成し、ドレイン方向に突出された多数のパターン化された突起を備え、さらに、下端部の境界面にオーミック接合されるオーミックパターン電極を備え、ゲート電極の一部をソース電極の一部領域の上部に形成することにより、ノーマリオフ(Normally−off、N−off)またはエンハンスメントモード(Enhancement Mode)動作して、高耐圧及び高電流の動作が可能な半導体素子を得ることができるようになる。
【0038】
本発明半導体素子及びその製造方法は、既存のGaNノーマリオフ(N−off)による素子に比べ、高耐圧及び高電流の動作が可能であるだけでなく、製造工程が簡単であるため、素子の製作が容易である。即ち、従来のノーマリオフ(N−off)HEMTのイオン注入、200〜300オングストロームの厚さのAlGaN層エッチングなどの複雑な工程が不要であるため、その製作が容易である。
【0039】
また、ソース電極のショットキー(Schottky)障壁によって漏洩電流が防止される構造であり、既存のノーマリオフ(N−off)HEMTに比べ、漏洩電流が低く、耐圧が高くなる効果がある。さらに、本発明の実施形態によると、ショットキーソース電極の下端部の境界面のショットキー接合パターンの間にオーミックパターン電極のオーミック接合がなされ、オーミック接合による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になった。
【0040】
さらに、本発明によると、ゲート構造がソース電極のエッジ部分の上部及びドレイン電極とソース電極との間の誘電層上に形成されているため、電界が分散されて耐圧を高めるフィールドプレートの役割も同時に遂行することができ、ソース電極とゲート電極との間の距離が短いため、トランスコンダクタンス(transconductance)が高くなる長所がある。
【0041】
本発明の多様な実施形態により、直接的に言及されていない多様な効果が、本発明の多様な構成から、当該技術分野において通常の知識を有する者によって導出される得ることは自明である。
【図面の簡単な説明】
【0042】
【図1】本発明の実施形態による窒化物半導体素子の概略的な平面図である。
【図2a】図1による窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【図2b】図1による窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【図3a】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3b】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3c】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3d】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図4a】本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【図4b】本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【図5a】本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。
【図5b】本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。
【図6】従来の高電子移動度HEMT構造を示す。
【図7】従来の高電子移動度HEMT構造を示す。
【発明を実施するための形態】
【0043】
上述の課題を果たすための本発明の実施形態を、添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、重複したり、本発明の意味を限定して解釈する可能性のある付加的な説明は省略され得る。
【0044】
具体的に説明するにあたり、本明細書において、一つの構成要素が他の構成要素と「直接連結」または「直接結合」などと言及されないかぎり、単純に「連結」または「結合」などと言及された場合には、「直接的に」連結または結合されているか、若しくは、それらの間にさらに他の構成要素が挿入されて連結または結合される形態として存在することもできる。
【0045】
本明細書において、たとえ単数の表現が記載されていても、発明の概念に反することなく、解釈上矛盾したり明白に異なって解釈されないかぎり、複数の構成全体を代表する概念として用いることができることに留意すべきである。本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の特徴や構成要素、またはそれらの組み合わせの存在または付加可能性がある、と理解されるべきである。
【0046】
また、本明細書で参照される図面は、本発明の実施形態を説明するための理想的な例示図であり、膜、層または領域などのサイズ、厚さなどは、技術内容を効果的に説明するために誇張されたものである。さらに、図面で例示された領域の形状は、素子の領域の特定形態を例示するためのものであり、発明の範囲を制限するものではない。
【0047】
以下、添付図面を参照して、本発明の実施形態に係る半導体素子及び製造方法を具体的に説明する。
【0048】
図1は本発明の実施形態による窒化物半導体素子の概略的な平面図である。
【0049】
図2a及び図2bは、それぞれ図1における窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【0050】
図3aから図3dは、図2a及び図2bに示す窒化物半導体素子の製造方法を概略的に示す図面である。
【0051】
図4a及び図4bは、本発明の他の実施形態による窒化物半導体素子の概略的な断面図であり、図1のI−I'区間及びII−II'区間と同様の位置で切断した状態を示す。
【0052】
図5a及び図5bは、本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図であり、図1のI−I'区間及びII−II'区間と同様の位置で切断した状態を示す。
【0053】
まず、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の実施形態による窒化物半導体素子を具体的に説明する。
【0054】
図1、図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子は、基板10の上部に配置された窒化物半導体層30と、ドレイン電極50と、ソース電極60と、誘電層40と、ゲート電極70と、を含んでなる。
【0055】
図2aと図2b、または/及び図5aと図5bを参照すると、本実施形態において、窒化物半導体層30は基板10の上部に配置される。基板10は、一般的に絶縁基板を用い、実質的に絶縁性を有する高抵抗性の基板を用いることができる。
【0056】
本発明の実施形態によると、図2aと図2b、または/及び図5aと図5bで、基板10は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを利用して製造することができ、または、公知の他の基板物質を利用して製造することができる。
【0057】
窒化物半導体層30は、基板10の上部に直接形成することができる。好ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成することができる。窒化物半導体層30を形成するためのエピタキシャル成長工程としては、液相成長法(LPE:Liquid Phase Epitaxy)、化学気相蒸着法(CVD:Chemical Vapor Deposition)、分子ビーム成長法(MBE:Molecular Beam Epitaxy)、有機金属気相蒸着法(MOCVD:Metalorganic CVD)などを用いることができる。
【0058】
また、図4aと図4bを参照すると、本発明の他の実施形態によると、基板10と窒化物半導体層30との間にバッファ層20を備え、窒化物半導体層30をバッファ層20上に形成することができる。バッファ層20は、基板10と窒化物半導体層30との格子不整合(lattice mismatch)による問題点を解決するために提供される。バッファ層20は、一つの層だけでなく、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などを含む多数の層で形成することができる。また、バッファ層20は、窒化ガリウムの他に、3−5族化合物半導体で形成することもできる。例えば、基板10がサファイア基板10である場合、窒化ガリウムを含む窒化物半導体層30との格子定数及び熱膨脹係数の差によってミスマッチ(mismatch)が生じることを防止するために、バッファ層20の成長が重要である。
【0059】
図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、窒化物半導体層30の内部には2次元電子ガス(2DEG)チャンネル35が形成される。窒化物半導体素子のゲート電極70にバイアス電圧を印加すると、窒化物半導体層30の内部の2DEGチャンネル35を介して電子が移動し、電流がドレイン電極50とソース電極60との間に流れるようになる。窒化物半導体層30をなす窒化物としては、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などが用いられる。
【0060】
本発明の実施形態によると、窒化物半導体層30は、異種接合された窒化ガリウム系の半導体層30であり、異種接合された境界面で、エネルギーバンドギャップの差によって2次元電子ガスチャンネル35が形成される。異種接合される窒化ガリウム系の半導体層30で、異種接合の間の格子定数差が小さいほどバンドギャップと極性差が減るようになり、これにより、2DEGチャンネル35の形成が抑制される。異種接合時のエネルギーバンドギャップの不連続性により、広いバンドギャップを有する物質から小さいバンドギャップを有する物質に自由電子が移動するようになる。このような電子は、異種接合の境界面に蓄積されて2DEGチャンネル35を形成し、ドレイン電極50とソース電極60との間に電流が流れるようにする。
【0061】
図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、窒化物半導体層30は、第1の窒化物層31と第2の窒化物層33とを含む。第1の窒化物層31は、基板10上に配置され、窒化ガリウム系物質を含む。第2の窒化物層33は、第1の窒化物層31上に異種接合され、第1の窒化物層31より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む。この際、第2の窒化物層33は、第1の窒化物層31内に形成される2DEGチャンネル35に電子を供給する役割をする。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さに形成されることが好ましい。
【0062】
好ましくは、本発明の実施形態によると、第1の窒化物層31は窒化ガリウム(GaN)を含み、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。実施形態によると、第1の窒化物層31は窒化ガリウム(GaN)を含み、第2の窒化物層33はアルミニウム窒化ガリウム(AlGaN)を含むことが好ましい。
【0063】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の実施形態の構成を説明する。
【0064】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本実施形態による窒化物半導体素子のドレイン電極50とソース電極60が窒化物半導体層30に形成される。ドレイン電極50は、窒化物半導体層30にオーミック接合50aされている。
【0065】
ソース電極60は、ドレイン電極50と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起61を備え、窒化物半導体層30にショットキー接合60aされる。多数のパターン化された突起61は、例えば四角形の鋸歯(saw−teeth)状のパターンを有することができる。本発明の特徴である多数のパターン化された突起61により、ショットキー接合によってその下部の窒化物半導体層30、具体的には第2の窒化物層33で空乏領域が形成され、逆方向電流の流れを遮断するようになる。ショットキー接合60aされるソース電極60の構造により、窒化物半導体層が逆方向バイアスによって駆動される時、ソース電極60のショットキー接合領域60aによって生成される空乏領域が拡張され、2DEGチャンネル35を遮断して電流の流れを安定的に遮断することができる。これにより、逆方向電流の流れを遮断し、逆方向降伏電流を増加させて、ノーマリオフ(normally−off)状態を実現することができるようになる。特に、逆方向バイアス電圧を印加する時、ソース電極60のドレイン方向側のコーナー近所のショットキー接合領域60aで空乏領域が大きく拡張される。一方、順方向バイアス電圧をかけると、ソース電極60のショットキー接合領域60aによって生成される空乏領域が小くなり、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に電流が流れるようになる。
【0066】
さらに、本発明では、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bに図示されたように、ソース電極60の下端部に、窒化物半導体層30にオーミック接合65aされるオーミックパターン65を含ませてソース電極60を形成する。本発明の特徴によると、ソース電極60の下端部の境界面のショットキー接合60aパターンの間のオーミックパターン電極65による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になる。図1に図示されたように、オーミックパターン電極65は棒状であることができ、図示されていないが、多数の棒状を配置することもできる。または、図示されていないが、オーミックパターン電極65は、多数の小型棒パターンがラインをなすように形成することもできる。
【0067】
図1を図示されたように、本発明の実施形態によると、オーミックパターン65はドレイン電極50の配列に並べて配置される。
【0068】
本発明の実施形態によると、オーミックパターン65の少なくともドレイン方向の側面一部が、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で誘電層40と接合される。これにより、オーミックパターン65のドレイン方向の側面一部のみが多数のパターン化された突起61のリセス(recess)領域の断面上でのみ誘電層40と接合されることもでき、オーミックパターン65のドレイン方向の一部領域が多数のパターン化された突起61のリセス(recess)領域内まで露出し、誘電層40と接合されることもできる。
【0069】
具体的には、オーミックパターン65のドレイン方向の一部が、多数のパターン化された突起61のリセス(recess)領域で誘電層40と接合される。この際、多数のパターン化された突起61のリセス(recess)領域内まで露出して誘電層40と接合されるオーミックパターン65の領域が多くなると、電流が増加しやすいため高電流の作動が可能である面があるが、漏洩電流が多くなる。従って、オーミックパターン65をパターン化された突起61のリセス(recess)領域内まで露出させる場合、電流増加と漏洩電流の関係を考慮し、実験的に得られた適正な範囲内で露出するようにする。
【0070】
図示されていないが、一例として、窒化物半導体層30にオーミック接合65aされるオーミックパターン65は、その全体がショットキー接合されるソース電極60によって包囲されるように配置することもできる。
【0071】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子の誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上に形成され、さらに、パターン化された突起61を含んでソース電極60の少なくとも一部上に亘って形成される。一例として、誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上だけでなく、ソース電極60のパターン化された突起61全体と、その他のソース電極60の一部領域に亘って形成される。
【0072】
好ましくは、本発明の実施形態によると、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bで、誘電層40は酸化膜からなることができ、実施形態によると、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることができる。
【0073】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本実施形態による窒化物半導体素子のゲート電極70は、ドレイン電極50と離隔されるように誘電層40上に配置される。さらに、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、ゲート電極70の一部71が、誘電層40を間に置いて、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成される。好ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。ゲート電極70に順方向バイアス電圧を印加すると、ソース電極60のドレイン方向側のコーナー付近のショットキー接合領域60aで形成される空乏領域が小さくなり、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に電流が流れるようになる。
【0074】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の他の実施形態によると、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部71、71'は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0075】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、ゲート構造が、ソース電極60のエッジ部分の上部及びドレイン電極50とソース電極60との間の誘電層40上に亘っているため、電界が分散する効果があり、これにより、ゲート構造自体が、耐圧を高めるフィールドプレートの役割を遂行するようになる。
【0076】
また、図2aと図2b、または/及び図5aと図5bを参照して、本発明の他の実施形態を説明する。
【0077】
図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子は、基板10の上部に配置された窒化物半導体層30と、ドレイン電極50と、ソース電極60と、誘電層40と、ゲート電極70と、を含んでなる。窒化物半導体層30、ドレイン電極50、ソース電極60及び誘電層40については上述の説明を参照する。
【0078】
本実施形態において、ゲート電極70は、第1の領域71、71’と第2の領域73、73’と、を含んでいる。第1の領域71、71’は、誘電層40を間に置いてソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されている。第2の領域73、73’は、ドレイン電極50とソース電極60との間の誘電層40上に、ドレイン電極50と離隔されるように配置される。第1の領域と第2の領域は、図2a及び図2bに図示されたように一体に形成されてもよく、または図5a及び図5bに図示されたように分離されてもよい。
【0079】
図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態において、第1の領域71、71’は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0080】
図5a及び図5bを参照して、本発明の実施形態を説明すると、ゲート電極70の第1の領域71’と第2の領域73’は分離されている。この際、第2の領域73’はフローティングゲートを形成する。第2の領域73’がフローティングゲートの役割を遂行するため、第2の領域73’によって電界が分散される効果がある。好ましくは、第2の領域73’はソース電極60に近く配置される。
【0081】
図示されていないが、本発明の実施形態によると、第1の領域71’と第2の領域73’とに分離されたゲート電極70の構造を有する窒化物半導体素子のオーミックパターン電極65が、図1に図示されたように、ドレイン電極50の配列に並べて配置される。オーミックパターン電極65をソース電極60の領域に配置させ、順方向バイアス電圧の印加によるオン(on)抵抗を低くし、高電流の動作を可能にする。
【0082】
図5a及び5bには図示されていないが、本発明の実施形態によると、図4a及び図4bに図示されたように、基板10と窒化物半導体層30との間にバッファ層20を備え、窒化物半導体層30をバッファ層20上に形成することができる。
【0083】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bに示す本発明の実施形態によると、ゲート電極70に0(V)電圧を印加する時、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に流れる電流が、ソース電極60領域のショットキー(Schottky)障壁によって遮断される。そして、ゲート電極70にしきい(threshold)電圧以上を加えた時、ソース電極60のドレイン方向のエッジ領域にキャリア(電子)濃度が高くなり、トンネリング(tunneling)現象によって電流が流れるようになる。この際、ゲートのしきい電圧は、誘電層40の厚さなどによって決まる。これにより、既存のノーマリオフ(N−off)HEMT構造に比べ、製作が容易であり、漏洩電流が少なくて高い耐圧を示す特性を有するようになる。
【0084】
本発明の実施形態によると、ショットキーソース(Schottky Source)電極60のドレイン方向の境界面に、例えば鋸歯状の多数のパターン化された突起61を備える一方、ソース電極60の領域に、例えばライン状のオーミックパターン電極65を形成して、オーミック接合65aによる電流増加により、オン−抵抗が低くなり、高電流の作動が可能になる。
【0085】
本発明の実施形態によると、上述の窒化物半導体素子はパワートランジスタ素子である。本発明の実施形態によるパワートランジスタは水平型HEMT構造を有する。
【0086】
次に、本発明の実施形態による窒化物半導体の製造方法を、図面を参照して説明する。本発明による窒化物半導体の製造方法を説明するにあたり、図3aから図3dだけでなく、上述した実施形態において言及された窒化物半導体素子及び図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bが参照され、その逆も同様である。
【0087】
図3aから図3dは本発明の実施形態による窒化物半導体の製造方法を示す。
【0088】
好ましくは、本発明の実施形態によると、本発明の窒化物半導体素子の製造方法によって製造される素子はパワートランジスタである。
【0089】
まず、図3aを参照すると、基板10の上部に、内部に2次元電子ガス(2DEG)チャンネル35を生成する窒化物半導体層30を形成する。好ましくは、基板10は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを利用して製造されることができる。窒化物半導体層30をなす窒化物としては、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などが用いられる。
【0090】
好ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成することができる。エピタキシャル成長時、過成長を防止するために、選択的に調節して成長させることが好ましい。もし、過成長された場合には、エッチバック(etch back)工程やCMP(Chemical Mechanical Polishing)工程を利用して平坦化する過程をさらに行うことができる。
【0091】
本発明の実施形態による窒化物半導体の製造方法において、図3aに図示された第1の窒化物層31及び第2の窒化物層33は、エピタキシャル成長工程(Epitaxial Growth Precess)によって形成される。まず、第1の窒化物層31を、基板10の上部に窒化ガリウム系単結晶薄膜をエピタキシャル成長させて形成する。好ましくは、本発明の実施形態によると、第1の窒化物層31を、窒化ガリウム(GaN)をエピタキシャル成長させて形成する。次に、第2の窒化物層33は、第1の窒化物層31をシード層として、第1の窒化物層31より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む窒化物層をエピタキシャル成長させて形成する。好ましくは、本発明の実施形態によると、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む窒化ガリウム系単結晶をエピタキシャル成長させて形成する。好ましくは、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)をエピタキシャル成長させて形成する。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さに形成されることが好ましい。
【0092】
第1及び第2の窒化物層33を形成するためのエピタキシャル成長工程としては、液相成長法(LPE:Liquid Phase Epitaxy)、化学気相蒸着法(CVD:Chemical Vapor Deposition)、分子ビーム成長法(MBE:Molecular Beam Epitaxy)、有機金属気相蒸着法(MOCVD:Metalorganic CVD)などが用いられることができる。
【0093】
次に、図3bを参照すると、窒化物半導体層30にドレイン電極50及びソース電極60を形成する。図3bで、ドレイン電極50は、窒化物半導体層30にオーミック接合50aされるように形成する。オーミック接合を完成するために熱処理することが可能である。窒化物半導体層30上に金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、アルミニウム(Al)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いてドレイン金属電極を形成する。ドレイン電極50は多層構造に形成されることができる。
【0094】
ソース電極60は、ドレイン電極50と離隔され、ドレイン電極の方向に突出された多数のパターン化された突起61を備え、窒化物半導体層30にショットキー接合60aされるように形成する。本発明の特徴である多数のパターン化された突起61により、ショットキー接合によってその下部の窒化物半導体層30、具体的には、第2の窒化物層33で空乏領域が形成され、逆方向電流の流れを遮断するようになる。ショットキー接合60aされるソース電極60は、窒化物半導体層30とショットキー接合することができる物質、例えば、アルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いて金属電極を形成することができる。ソース電極60は多層構造に形成されることができる。
【0095】
さらに、本発明のソース電極60を形成する段階で、図3bに図示されたように、ソース電極60の下端部に、窒化物半導体層30にオーミック接合65aされるオーミックパターン65を含ませてソース電極60を形成する。これにより、ソース電極60の下端部の境界面のショットキー接合60aパターンの間のオーミックパターン電極65による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になる。
【0096】
図1に図示されたように、本発明の実施形態によると、ソース電極60を形成する段階で、オーミックパターン65はドレイン電極50の配列に並べて配置される。
【0097】
本発明の実施形態によると、ソース電極60を形成する段階で、オーミックパターン65の少なくともドレイン方向の側面一部が、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で露出するようにする。さらに、誘電層40を形成する段階で、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層40が接合するように誘電層40を形成する。これにより、オーミックパターン65のドレイン方向の側面一部のみが多数のパターン化された突起61のリセス(recess)領域の断面上でのみ誘電層40と接合されることもでき、オーミックパターン65のドレイン方向の一部領域が多数のパターン化された突起61のリセス(recess)領域内まで露出し、誘電層40と接合されることもできる。
【0098】
具体的には、ソース電極60を形成する段階で、オーミックパターン65のドレイン方向の一部が多数のパターン化された突起61のリセス(recess)領域で露出するようにする。さらに、誘電層40を形成する段階で、多数のパターン化された突起61のリセス(recess)領域で露出したオーミックパターンのドレイン方向の一部と誘電層40が接合するように誘電層40を形成する。
【0099】
図示されていないが、一例として、ソース電極60を形成する段階で、窒化物半導体層30にオーミック接合65aされるオーミックパターン65は、その全体がショットキー接合されるソース電極60によって包囲されるように配置することもできる。
【0100】
本発明の実施形態によるドレイン電極50とソース電極60の形成過程を説明すると、基板10の上部にエピタキシャル成長形成された窒化物半導体層30上に、電極を形成するための金属層を電子ビーム蒸着器などによって蒸着させて形成し、金属層上にフォトレジストパターンを形成する。そして、フォトレジストパターンをエッチングマスクとして金属層をエッチングし、フォトレジストパターンを除去することにより金属電極50、60を形成することができる。
【0101】
この際、本発明の実施形態によると、ドレインオーミック電極50の形成時、同時にまたは形成後に追加的なオーミック金属を蒸着する過程を行うことにより、ソース電極60領域の一部に一定パターンを有するオーミックパターン電極65を形成した後、ソース電極60の残りの領域にショットキー接合電極を形成する。残りの領域にショットキー接合ソース電極60を形成する時、フォトレジストパターンを利用して多数のパターン化された突起61が形成されるようにする。
【0102】
図3cを参照すると、本発明の実施形態において、ドレイン電極50とソース電極60を形成した後、ドレイン電極50とソース電極60との間の窒化物半導体層30上に誘電層40を形成する。この際、誘電層40は、ソース電極60のパターン化された突起61を含み、少なくともソース電極60の一部上に、好ましくはソース電極60のパターン化された突起61の全部とその他のドレイン方向のソース電極60の一部領域に亘って形成される。好ましくは、誘電層40は酸化膜からなることができ、実施形態によると、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることができる。
【0103】
図3dを参照すると、本発明の実施形態において、図3cに示す誘電層40を形成した後、ドレイン電極50と離隔されるように、誘電層40上にゲート電極70を形成する。この際、図3dを参照すると、ゲート電極70の一部71がソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部の誘電層40上に形成されるようにする。ゲート電極70は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いて形成されることができる。ゲート電極70は、ドレイン電極50または/及びソース電極60と異なる金属を用いることができ、多層構造に形成することができる。好ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。
【0104】
本発明の実施形態によると、ゲート電極70を形成する段階で、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されたゲート電極70の一部71、71'は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0105】
本発明の実施形態によるゲート電極70の形成過程を説明すると、誘電層40上に電極を形成するための金属層を電子ビーム蒸着器などによって蒸着させて形成し、ゲート電極70の一部がソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部の誘電層40上に形成されるように、金属層上にフォトレジストパターンを形成する。そして、フォトレジストパターンをエッチングマスクとして金属層をエッチングする。エッチング後、フォトレジストパターンを除去することにより、金属電極を形成する。
【0106】
また、図3d及び図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70は、第1の領域71と第2の領域73とを含んでいる。ゲート電極70の第1の領域71は、誘電層40を間に置いてソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成し、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上に、ドレイン電極50と離隔されて配置されるように、ゲート電極70を形成する。第1の領域71と第2の領域73は、図3dに図示されたように一体に形成されてもよく、または図5a、図5bに図示されたように分離されてもよい。
【0107】
図3d及び図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70を形成する段階で、第1の領域71、71’は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0108】
図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70を形成する段階で、第1の領域71と第2の領域73を分離してゲート電極70を形成し、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上にフローティングゲートを形成する。
【0109】
本発明による窒化物半導体の製造方法の実施形態によれば、図4a及び図4bを参照すると、図5aに図示された基板10の上部に窒化物半導体層30を形成する前に、基板10上にバッファ層20を形成する段階をさらに含むことができる。バッファ層20は、基板10と窒化物半導体層30との格子不整合(lattice mismatch)による問題点を解決するために提供される。バッファ層20は、一つの層だけでなく、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などを含む多数の層に形成されることができる。
【0110】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明に対する当該技術分野において通常の知識を有する者の理解を容易にするために例示的に説明されたものである。従って、本発明の多様な実施形態は、本発明の本質的な特性から外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求範囲に記載された発明によって解釈されるべきであり、当該技術分野において通常の知識を有する者による多様な変更、代案、均等物を含んでいる。
【符号の説明】
【0111】
10 基板
20 バッファ層
30 窒化物半導体層
31 第1の窒化物層
33 第2の窒化物層
35 2DEGチャンネル
40 誘電層
50 ドレイン電極
60 ソース電極
61 パターン化された突起
65 オーミックパターン
70 ゲート電極
71、71' 第1の領域
73、73' 第2の領域
【技術分野】
【0001】
本発明は、窒化物半導体素子及びその製造方法に関し、具体的には、ノーマリオフ動作をする窒化物半導体素子及びその製造方法に関する。
【背景技術】
【0002】
グリーンエネルギー政策などにより、電力消費の低減に対する関心が増加しており、このために、電力変換効率の上昇は必須な要素である。電力変換において、パワースイッチング素子の効率が全体の電力変換効率を左右する。
【0003】
現在、通常に利用されている電力素子はシリコンを利用したパワーMOSFETやIGBTが殆どであるが、シリコン材料の限界により、素子の効率増加に限界が生じる。これを解決するために、窒化ガリウム(Gallium Nitride、GaN)などの窒化物半導体を利用したトランジスタを製作し、変換効率を高めようとする発明が特許出願されている。
【0004】
しかし、GaNを利用した、例えば、高電子移動度トランジスタ(HEMT)構造は、ゲート電圧が0V(ノーマル状態)である時、ドレイン電極とソース電極との間の抵抗が低いため、電流が流れるようになる「オン」状態になる。これにより、電流及び電力の消耗が発生し、これをオフ状態にするためには、ゲート電極に負の電圧(例えば、−5V)を加えなければならないという欠点がある(ノーマリオン(normally−on)構造)。
【0005】
このようなノーマリオン構造の欠点を解決するために、従来、図6及び図7に示すものが提示されている。図6及び図7は、従来の高電子移動度HEMT構造を示す。
【0006】
図6は、米国特許出願公開第2007−0295993号明細書(特許文献1)に開示された図面である。図6では、AlGaN層でゲートGの下部領域と、ゲートGとドレインDとの間のゲート電極Gに近い領域にイオンを注入し、AlGaN層133の成長により形成されたチャンネルの濃度を調節している。図6は、イオン注入(ion implantation)を利用してゲートGの下部のチャンネル領域131のキャリア濃度を調節し、ノーマリオフ(Normally off)動作を実現している。
【0007】
図7は、米国特許第7038253号明細書(特許文献2)に開示された図面であり、第1及び第2の電子供与層133a、133bの間に形成されたチャンネル層131上に絶縁層140を塗布し、絶縁層140上にゲート電極Gを形成して、ゲート電極Gの下部に2DEGチャンネル135が形成されないようにしている。図7は、ゲートGの下部をリセス(recess)工程を利用してエッチングし、ノーマリオフ(Normally off)動作を実現している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許出願公開第2007−0295993号明細書
【特許文献2】米国特許第7038253号明細書
【特許文献3】韓国公開特許第10−2005−0010004号公報
【特許文献4】米国特許第6690042号明細書
【発明の概要】
【発明が解決しようとする課題】
【0009】
上述のようなノーマリオン構造の問題を解決し、ノーマリオフ動作をする半導体素子を具現する必要がある。
【0010】
本発明は、上述の問題を解決するためのもので、半導体素子、例えばFETのソース領域にショットキー(Schottky)電極を形成し、ドレイン方向に突出された多数のパターン化された突起を備え、さらに、下端部の境界面にオーミック接合されるオーミックパターン電極を備えて、ゲート電極の一部をソース電極の一部領域の上部に形成することにより、ノーマリオフ(Normally−off、N−off)またはエンハンスメントモード(Enhancement Mode)動作して、高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案することをその目的とする。
【課題を解決するための手段】
【0011】
上述の課題を解決するために、本発明によると、基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、窒化物半導体層にオーミック接合されたドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って形成された誘電層と、ドレイン電極と離隔されるように誘電層上に配置され、一部が、誘電層を間に置いてソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極と、を含んでなる窒化物半導体素子が提案される。
【0012】
本発明によると、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で誘電層と接合される。また、本発明によると、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で誘電層と接合される。
【0013】
本発明によると、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部は、ソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0014】
本発明によると、オーミックパターンは、ドレイン電極の配列に並べて配置される。
【0015】
本発明によると、窒化物半導体層は、基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、第1の窒化物層上に異種接合され、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含む。
【0016】
好ましくは、第1の窒化物層は窒化ガリウム(GaN)を含み、第2の窒化物層は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。
【0017】
上述の課題を解決するために、本発明によると、基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、窒化物半導体層にオーミック接合されたドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極の少なくとも一部上に亘って形成された誘電層と、誘電層を間に置いて、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、ドレイン電極とソース電極との間の誘電層上にドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極と、を含んでなる窒化物半導体素子が提案される。
【0018】
本発明によると、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で誘電層と接合される。また、本発明によると、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で誘電層と接合される。
【0019】
本発明によると、ゲート電極は、第1の領域と第2の領域とに分離され、第2の領域はフローティングゲートを形成する。
【0020】
本発明によると、第1の領域は、ソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0021】
本発明によると、オーミックパターンは、ドレイン電極の配列に並べて配置される。
【0022】
本発明によると、窒化物半導体層は、基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、第1の窒化物層上に異種接合され、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含む。好ましくは、第1の窒化物層は窒化ガリウム(GaN)を含み、第2の窒化物層はアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。
【0023】
本発明によると、窒化物半導体素子は、基板と窒化物半導体層との間にバッファ層をさらに含む。
【0024】
本発明によると、基板は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを用いた基板である。
【0025】
本発明によると、誘電層は、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなる。
【0026】
本発明によると、窒化物半導体素子は、パワートランジスタ素子である。
【0027】
上述の課題を果たすために、本発明によると、基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、窒化物半導体層にオーミック接合されるドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って誘電層を形成する段階と、ドレイン電極と離隔されるように誘電層上にゲート電極を形成し、ゲート電極の一部をソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部の誘電層上に形成する段階と、を含んでなる窒化物半導体素子の製造方法が提案される。
【0028】
本発明による製造方法は、上述のソース電極を形成する段階で、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層が接合するように誘電層を形成する。また、本発明の実施形態によると、上述のソース電極を形成する段階で、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンのドレイン方向の一部と誘電層が接合するように誘電層を形成する。
【0029】
本発明の製造方法は、上述のゲート電極を形成する段階で、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部が、ソース電極のオーミックパターンの少なくとも一部をカバーするようにゲート電極を形成する。
【0030】
本発明の製造方法は、上述のソース電極を形成する段階で、オーミックパターンはドレイン電極の配列に並べて配置される。
【0031】
本発明の製造方法は、上述の窒化物半導体層を形成する段階は、基板の上部に窒化ガリウム系物質を含む第1の窒化物層をエピタキシャル成長させて形成する段階と、第1の窒化物層をシード層として、第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層をエピタキシャル成長させて形成する段階と、を含む。
【0032】
上述の課題を果たすために、本発明によると、基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、窒化物半導体層にオーミック接合されるドレイン電極と、ドレイン電極と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起を備え、窒化物半導体層にショットキー接合され、内部に窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、ドレイン電極とソース電極との間の窒化物半導体層上に、且つ、パターン化された突起を含んでソース電極上の少なくとも一部に亘って誘電層を形成する段階と、誘電層を間に置いて、ソース電極のパターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、ドレイン電極とソース電極との間の誘電層上にドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極を形成する段階と、を含んでなる窒化物半導体素子の製造方法が提案される。
【0033】
本発明の製造方法は、上述のソース電極を形成する段階で、オーミックパターンの少なくともドレイン方向の側面一部が多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層が接合するように誘電層を形成する。また、本発明の実施形態によると、上述のソース電極を形成する段階で、オーミックパターンのドレイン方向の一部が多数のパターン化された突起のリセス(recess)領域で露出するようにし、誘電層を形成する段階で、露出したオーミックパターンのドレイン方向の一部と誘電層が接合するように誘電層を形成する。
【0034】
本発明の製造方法は、ゲート電極を形成する段階で、第1の領域と第2の領域を分離してゲート電極を形成し、第2の領域は、ドレイン電極とソース電極との間の誘電層上にフローティングゲートを形成する。
【0035】
本発明の製造方法は、ゲート電極を形成する段階で、第1の領域はソース電極のオーミックパターンの少なくとも一部をカバーするように形成される。
【0036】
たとえ本発明の好ましい実施形態として明示的に言及されていなくても、上述した技術的特徴の多様な組み合わせによる本発明の実施形態は、当業者に自明に具現される得る。
【発明の効果】
【0037】
本発明によると、半導体素子、例えばFETのソース領域にショットキー(Schottky)電極を形成し、ドレイン方向に突出された多数のパターン化された突起を備え、さらに、下端部の境界面にオーミック接合されるオーミックパターン電極を備え、ゲート電極の一部をソース電極の一部領域の上部に形成することにより、ノーマリオフ(Normally−off、N−off)またはエンハンスメントモード(Enhancement Mode)動作して、高耐圧及び高電流の動作が可能な半導体素子を得ることができるようになる。
【0038】
本発明半導体素子及びその製造方法は、既存のGaNノーマリオフ(N−off)による素子に比べ、高耐圧及び高電流の動作が可能であるだけでなく、製造工程が簡単であるため、素子の製作が容易である。即ち、従来のノーマリオフ(N−off)HEMTのイオン注入、200〜300オングストロームの厚さのAlGaN層エッチングなどの複雑な工程が不要であるため、その製作が容易である。
【0039】
また、ソース電極のショットキー(Schottky)障壁によって漏洩電流が防止される構造であり、既存のノーマリオフ(N−off)HEMTに比べ、漏洩電流が低く、耐圧が高くなる効果がある。さらに、本発明の実施形態によると、ショットキーソース電極の下端部の境界面のショットキー接合パターンの間にオーミックパターン電極のオーミック接合がなされ、オーミック接合による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になった。
【0040】
さらに、本発明によると、ゲート構造がソース電極のエッジ部分の上部及びドレイン電極とソース電極との間の誘電層上に形成されているため、電界が分散されて耐圧を高めるフィールドプレートの役割も同時に遂行することができ、ソース電極とゲート電極との間の距離が短いため、トランスコンダクタンス(transconductance)が高くなる長所がある。
【0041】
本発明の多様な実施形態により、直接的に言及されていない多様な効果が、本発明の多様な構成から、当該技術分野において通常の知識を有する者によって導出される得ることは自明である。
【図面の簡単な説明】
【0042】
【図1】本発明の実施形態による窒化物半導体素子の概略的な平面図である。
【図2a】図1による窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【図2b】図1による窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【図3a】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3b】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3c】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図3d】図2a及び図2bによる窒化物半導体素子の製造方法を概略的に示す図面である。
【図4a】本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【図4b】本発明の他の実施形態による窒化物半導体素子の概略的な断面図である。
【図5a】本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。
【図5b】本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図である。
【図6】従来の高電子移動度HEMT構造を示す。
【図7】従来の高電子移動度HEMT構造を示す。
【発明を実施するための形態】
【0043】
上述の課題を果たすための本発明の実施形態を、添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、重複したり、本発明の意味を限定して解釈する可能性のある付加的な説明は省略され得る。
【0044】
具体的に説明するにあたり、本明細書において、一つの構成要素が他の構成要素と「直接連結」または「直接結合」などと言及されないかぎり、単純に「連結」または「結合」などと言及された場合には、「直接的に」連結または結合されているか、若しくは、それらの間にさらに他の構成要素が挿入されて連結または結合される形態として存在することもできる。
【0045】
本明細書において、たとえ単数の表現が記載されていても、発明の概念に反することなく、解釈上矛盾したり明白に異なって解釈されないかぎり、複数の構成全体を代表する概念として用いることができることに留意すべきである。本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の特徴や構成要素、またはそれらの組み合わせの存在または付加可能性がある、と理解されるべきである。
【0046】
また、本明細書で参照される図面は、本発明の実施形態を説明するための理想的な例示図であり、膜、層または領域などのサイズ、厚さなどは、技術内容を効果的に説明するために誇張されたものである。さらに、図面で例示された領域の形状は、素子の領域の特定形態を例示するためのものであり、発明の範囲を制限するものではない。
【0047】
以下、添付図面を参照して、本発明の実施形態に係る半導体素子及び製造方法を具体的に説明する。
【0048】
図1は本発明の実施形態による窒化物半導体素子の概略的な平面図である。
【0049】
図2a及び図2bは、それぞれ図1における窒化物半導体素子のI−I'区間及びII−II'区間の断面図である。
【0050】
図3aから図3dは、図2a及び図2bに示す窒化物半導体素子の製造方法を概略的に示す図面である。
【0051】
図4a及び図4bは、本発明の他の実施形態による窒化物半導体素子の概略的な断面図であり、図1のI−I'区間及びII−II'区間と同様の位置で切断した状態を示す。
【0052】
図5a及び図5bは、本発明のさらに他の実施形態による窒化物半導体素子の概略的な断面図であり、図1のI−I'区間及びII−II'区間と同様の位置で切断した状態を示す。
【0053】
まず、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の実施形態による窒化物半導体素子を具体的に説明する。
【0054】
図1、図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子は、基板10の上部に配置された窒化物半導体層30と、ドレイン電極50と、ソース電極60と、誘電層40と、ゲート電極70と、を含んでなる。
【0055】
図2aと図2b、または/及び図5aと図5bを参照すると、本実施形態において、窒化物半導体層30は基板10の上部に配置される。基板10は、一般的に絶縁基板を用い、実質的に絶縁性を有する高抵抗性の基板を用いることができる。
【0056】
本発明の実施形態によると、図2aと図2b、または/及び図5aと図5bで、基板10は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを利用して製造することができ、または、公知の他の基板物質を利用して製造することができる。
【0057】
窒化物半導体層30は、基板10の上部に直接形成することができる。好ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成することができる。窒化物半導体層30を形成するためのエピタキシャル成長工程としては、液相成長法(LPE:Liquid Phase Epitaxy)、化学気相蒸着法(CVD:Chemical Vapor Deposition)、分子ビーム成長法(MBE:Molecular Beam Epitaxy)、有機金属気相蒸着法(MOCVD:Metalorganic CVD)などを用いることができる。
【0058】
また、図4aと図4bを参照すると、本発明の他の実施形態によると、基板10と窒化物半導体層30との間にバッファ層20を備え、窒化物半導体層30をバッファ層20上に形成することができる。バッファ層20は、基板10と窒化物半導体層30との格子不整合(lattice mismatch)による問題点を解決するために提供される。バッファ層20は、一つの層だけでなく、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などを含む多数の層で形成することができる。また、バッファ層20は、窒化ガリウムの他に、3−5族化合物半導体で形成することもできる。例えば、基板10がサファイア基板10である場合、窒化ガリウムを含む窒化物半導体層30との格子定数及び熱膨脹係数の差によってミスマッチ(mismatch)が生じることを防止するために、バッファ層20の成長が重要である。
【0059】
図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、窒化物半導体層30の内部には2次元電子ガス(2DEG)チャンネル35が形成される。窒化物半導体素子のゲート電極70にバイアス電圧を印加すると、窒化物半導体層30の内部の2DEGチャンネル35を介して電子が移動し、電流がドレイン電極50とソース電極60との間に流れるようになる。窒化物半導体層30をなす窒化物としては、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などが用いられる。
【0060】
本発明の実施形態によると、窒化物半導体層30は、異種接合された窒化ガリウム系の半導体層30であり、異種接合された境界面で、エネルギーバンドギャップの差によって2次元電子ガスチャンネル35が形成される。異種接合される窒化ガリウム系の半導体層30で、異種接合の間の格子定数差が小さいほどバンドギャップと極性差が減るようになり、これにより、2DEGチャンネル35の形成が抑制される。異種接合時のエネルギーバンドギャップの不連続性により、広いバンドギャップを有する物質から小さいバンドギャップを有する物質に自由電子が移動するようになる。このような電子は、異種接合の境界面に蓄積されて2DEGチャンネル35を形成し、ドレイン電極50とソース電極60との間に電流が流れるようにする。
【0061】
図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、窒化物半導体層30は、第1の窒化物層31と第2の窒化物層33とを含む。第1の窒化物層31は、基板10上に配置され、窒化ガリウム系物質を含む。第2の窒化物層33は、第1の窒化物層31上に異種接合され、第1の窒化物層31より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む。この際、第2の窒化物層33は、第1の窒化物層31内に形成される2DEGチャンネル35に電子を供給する役割をする。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さに形成されることが好ましい。
【0062】
好ましくは、本発明の実施形態によると、第1の窒化物層31は窒化ガリウム(GaN)を含み、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む。実施形態によると、第1の窒化物層31は窒化ガリウム(GaN)を含み、第2の窒化物層33はアルミニウム窒化ガリウム(AlGaN)を含むことが好ましい。
【0063】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の実施形態の構成を説明する。
【0064】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本実施形態による窒化物半導体素子のドレイン電極50とソース電極60が窒化物半導体層30に形成される。ドレイン電極50は、窒化物半導体層30にオーミック接合50aされている。
【0065】
ソース電極60は、ドレイン電極50と離隔配置され、ドレイン電極の方向に突出された多数のパターン化された突起61を備え、窒化物半導体層30にショットキー接合60aされる。多数のパターン化された突起61は、例えば四角形の鋸歯(saw−teeth)状のパターンを有することができる。本発明の特徴である多数のパターン化された突起61により、ショットキー接合によってその下部の窒化物半導体層30、具体的には第2の窒化物層33で空乏領域が形成され、逆方向電流の流れを遮断するようになる。ショットキー接合60aされるソース電極60の構造により、窒化物半導体層が逆方向バイアスによって駆動される時、ソース電極60のショットキー接合領域60aによって生成される空乏領域が拡張され、2DEGチャンネル35を遮断して電流の流れを安定的に遮断することができる。これにより、逆方向電流の流れを遮断し、逆方向降伏電流を増加させて、ノーマリオフ(normally−off)状態を実現することができるようになる。特に、逆方向バイアス電圧を印加する時、ソース電極60のドレイン方向側のコーナー近所のショットキー接合領域60aで空乏領域が大きく拡張される。一方、順方向バイアス電圧をかけると、ソース電極60のショットキー接合領域60aによって生成される空乏領域が小くなり、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に電流が流れるようになる。
【0066】
さらに、本発明では、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bに図示されたように、ソース電極60の下端部に、窒化物半導体層30にオーミック接合65aされるオーミックパターン65を含ませてソース電極60を形成する。本発明の特徴によると、ソース電極60の下端部の境界面のショットキー接合60aパターンの間のオーミックパターン電極65による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になる。図1に図示されたように、オーミックパターン電極65は棒状であることができ、図示されていないが、多数の棒状を配置することもできる。または、図示されていないが、オーミックパターン電極65は、多数の小型棒パターンがラインをなすように形成することもできる。
【0067】
図1を図示されたように、本発明の実施形態によると、オーミックパターン65はドレイン電極50の配列に並べて配置される。
【0068】
本発明の実施形態によると、オーミックパターン65の少なくともドレイン方向の側面一部が、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で誘電層40と接合される。これにより、オーミックパターン65のドレイン方向の側面一部のみが多数のパターン化された突起61のリセス(recess)領域の断面上でのみ誘電層40と接合されることもでき、オーミックパターン65のドレイン方向の一部領域が多数のパターン化された突起61のリセス(recess)領域内まで露出し、誘電層40と接合されることもできる。
【0069】
具体的には、オーミックパターン65のドレイン方向の一部が、多数のパターン化された突起61のリセス(recess)領域で誘電層40と接合される。この際、多数のパターン化された突起61のリセス(recess)領域内まで露出して誘電層40と接合されるオーミックパターン65の領域が多くなると、電流が増加しやすいため高電流の作動が可能である面があるが、漏洩電流が多くなる。従って、オーミックパターン65をパターン化された突起61のリセス(recess)領域内まで露出させる場合、電流増加と漏洩電流の関係を考慮し、実験的に得られた適正な範囲内で露出するようにする。
【0070】
図示されていないが、一例として、窒化物半導体層30にオーミック接合65aされるオーミックパターン65は、その全体がショットキー接合されるソース電極60によって包囲されるように配置することもできる。
【0071】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子の誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上に形成され、さらに、パターン化された突起61を含んでソース電極60の少なくとも一部上に亘って形成される。一例として、誘電層40は、ドレイン電極50とソース電極60との間の窒化物半導体層30上だけでなく、ソース電極60のパターン化された突起61全体と、その他のソース電極60の一部領域に亘って形成される。
【0072】
好ましくは、本発明の実施形態によると、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bで、誘電層40は酸化膜からなることができ、実施形態によると、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることができる。
【0073】
次に、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、本実施形態による窒化物半導体素子のゲート電極70は、ドレイン電極50と離隔されるように誘電層40上に配置される。さらに、図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、ゲート電極70の一部71が、誘電層40を間に置いて、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成される。好ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。ゲート電極70に順方向バイアス電圧を印加すると、ソース電極60のドレイン方向側のコーナー付近のショットキー接合領域60aで形成される空乏領域が小さくなり、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に電流が流れるようになる。
【0074】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照して、本発明の他の実施形態によると、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されたゲート電極の一部71、71'は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0075】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bを参照すると、ゲート構造が、ソース電極60のエッジ部分の上部及びドレイン電極50とソース電極60との間の誘電層40上に亘っているため、電界が分散する効果があり、これにより、ゲート構造自体が、耐圧を高めるフィールドプレートの役割を遂行するようになる。
【0076】
また、図2aと図2b、または/及び図5aと図5bを参照して、本発明の他の実施形態を説明する。
【0077】
図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態による窒化物半導体素子は、基板10の上部に配置された窒化物半導体層30と、ドレイン電極50と、ソース電極60と、誘電層40と、ゲート電極70と、を含んでなる。窒化物半導体層30、ドレイン電極50、ソース電極60及び誘電層40については上述の説明を参照する。
【0078】
本実施形態において、ゲート電極70は、第1の領域71、71’と第2の領域73、73’と、を含んでいる。第1の領域71、71’は、誘電層40を間に置いてソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されている。第2の領域73、73’は、ドレイン電極50とソース電極60との間の誘電層40上に、ドレイン電極50と離隔されるように配置される。第1の領域と第2の領域は、図2a及び図2bに図示されたように一体に形成されてもよく、または図5a及び図5bに図示されたように分離されてもよい。
【0079】
図2aと図2b、または/及び図5aと図5bを参照すると、本発明の実施形態において、第1の領域71、71’は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0080】
図5a及び図5bを参照して、本発明の実施形態を説明すると、ゲート電極70の第1の領域71’と第2の領域73’は分離されている。この際、第2の領域73’はフローティングゲートを形成する。第2の領域73’がフローティングゲートの役割を遂行するため、第2の領域73’によって電界が分散される効果がある。好ましくは、第2の領域73’はソース電極60に近く配置される。
【0081】
図示されていないが、本発明の実施形態によると、第1の領域71’と第2の領域73’とに分離されたゲート電極70の構造を有する窒化物半導体素子のオーミックパターン電極65が、図1に図示されたように、ドレイン電極50の配列に並べて配置される。オーミックパターン電極65をソース電極60の領域に配置させ、順方向バイアス電圧の印加によるオン(on)抵抗を低くし、高電流の動作を可能にする。
【0082】
図5a及び5bには図示されていないが、本発明の実施形態によると、図4a及び図4bに図示されたように、基板10と窒化物半導体層30との間にバッファ層20を備え、窒化物半導体層30をバッファ層20上に形成することができる。
【0083】
図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bに示す本発明の実施形態によると、ゲート電極70に0(V)電圧を印加する時、2DEGチャンネル35を介してドレイン電極50とソース電極60との間に流れる電流が、ソース電極60領域のショットキー(Schottky)障壁によって遮断される。そして、ゲート電極70にしきい(threshold)電圧以上を加えた時、ソース電極60のドレイン方向のエッジ領域にキャリア(電子)濃度が高くなり、トンネリング(tunneling)現象によって電流が流れるようになる。この際、ゲートのしきい電圧は、誘電層40の厚さなどによって決まる。これにより、既存のノーマリオフ(N−off)HEMT構造に比べ、製作が容易であり、漏洩電流が少なくて高い耐圧を示す特性を有するようになる。
【0084】
本発明の実施形態によると、ショットキーソース(Schottky Source)電極60のドレイン方向の境界面に、例えば鋸歯状の多数のパターン化された突起61を備える一方、ソース電極60の領域に、例えばライン状のオーミックパターン電極65を形成して、オーミック接合65aによる電流増加により、オン−抵抗が低くなり、高電流の作動が可能になる。
【0085】
本発明の実施形態によると、上述の窒化物半導体素子はパワートランジスタ素子である。本発明の実施形態によるパワートランジスタは水平型HEMT構造を有する。
【0086】
次に、本発明の実施形態による窒化物半導体の製造方法を、図面を参照して説明する。本発明による窒化物半導体の製造方法を説明するにあたり、図3aから図3dだけでなく、上述した実施形態において言及された窒化物半導体素子及び図1、図2aと図2b、図4aと図4b、または/及び図5aと図5bが参照され、その逆も同様である。
【0087】
図3aから図3dは本発明の実施形態による窒化物半導体の製造方法を示す。
【0088】
好ましくは、本発明の実施形態によると、本発明の窒化物半導体素子の製造方法によって製造される素子はパワートランジスタである。
【0089】
まず、図3aを参照すると、基板10の上部に、内部に2次元電子ガス(2DEG)チャンネル35を生成する窒化物半導体層30を形成する。好ましくは、基板10は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを利用して製造されることができる。窒化物半導体層30をなす窒化物としては、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などが用いられる。
【0090】
好ましくは、窒化物半導体層30は、窒化物単結晶薄膜をエピタキシャル成長させて形成することができる。エピタキシャル成長時、過成長を防止するために、選択的に調節して成長させることが好ましい。もし、過成長された場合には、エッチバック(etch back)工程やCMP(Chemical Mechanical Polishing)工程を利用して平坦化する過程をさらに行うことができる。
【0091】
本発明の実施形態による窒化物半導体の製造方法において、図3aに図示された第1の窒化物層31及び第2の窒化物層33は、エピタキシャル成長工程(Epitaxial Growth Precess)によって形成される。まず、第1の窒化物層31を、基板10の上部に窒化ガリウム系単結晶薄膜をエピタキシャル成長させて形成する。好ましくは、本発明の実施形態によると、第1の窒化物層31を、窒化ガリウム(GaN)をエピタキシャル成長させて形成する。次に、第2の窒化物層33は、第1の窒化物層31をシード層として、第1の窒化物層31より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む窒化物層をエピタキシャル成長させて形成する。好ましくは、本発明の実施形態によると、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含む窒化ガリウム系単結晶をエピタキシャル成長させて形成する。好ましくは、第2の窒化物層33は、アルミニウム窒化ガリウム(AlGaN)をエピタキシャル成長させて形成する。一例として、電子を供与する第2の窒化物層33は、第1の窒化物層31より薄い厚さに形成されることが好ましい。
【0092】
第1及び第2の窒化物層33を形成するためのエピタキシャル成長工程としては、液相成長法(LPE:Liquid Phase Epitaxy)、化学気相蒸着法(CVD:Chemical Vapor Deposition)、分子ビーム成長法(MBE:Molecular Beam Epitaxy)、有機金属気相蒸着法(MOCVD:Metalorganic CVD)などが用いられることができる。
【0093】
次に、図3bを参照すると、窒化物半導体層30にドレイン電極50及びソース電極60を形成する。図3bで、ドレイン電極50は、窒化物半導体層30にオーミック接合50aされるように形成する。オーミック接合を完成するために熱処理することが可能である。窒化物半導体層30上に金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、アルミニウム(Al)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いてドレイン金属電極を形成する。ドレイン電極50は多層構造に形成されることができる。
【0094】
ソース電極60は、ドレイン電極50と離隔され、ドレイン電極の方向に突出された多数のパターン化された突起61を備え、窒化物半導体層30にショットキー接合60aされるように形成する。本発明の特徴である多数のパターン化された突起61により、ショットキー接合によってその下部の窒化物半導体層30、具体的には、第2の窒化物層33で空乏領域が形成され、逆方向電流の流れを遮断するようになる。ショットキー接合60aされるソース電極60は、窒化物半導体層30とショットキー接合することができる物質、例えば、アルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いて金属電極を形成することができる。ソース電極60は多層構造に形成されることができる。
【0095】
さらに、本発明のソース電極60を形成する段階で、図3bに図示されたように、ソース電極60の下端部に、窒化物半導体層30にオーミック接合65aされるオーミックパターン65を含ませてソース電極60を形成する。これにより、ソース電極60の下端部の境界面のショットキー接合60aパターンの間のオーミックパターン電極65による電流増加により、オン(on)−抵抗が低くなり、高電流の動作が可能になる。
【0096】
図1に図示されたように、本発明の実施形態によると、ソース電極60を形成する段階で、オーミックパターン65はドレイン電極50の配列に並べて配置される。
【0097】
本発明の実施形態によると、ソース電極60を形成する段階で、オーミックパターン65の少なくともドレイン方向の側面一部が、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で露出するようにする。さらに、誘電層40を形成する段階で、多数のパターン化された突起61のリセス(recess)領域の少なくとも断面上で露出したオーミックパターンの少なくともドレイン方向の側面一部と誘電層40が接合するように誘電層40を形成する。これにより、オーミックパターン65のドレイン方向の側面一部のみが多数のパターン化された突起61のリセス(recess)領域の断面上でのみ誘電層40と接合されることもでき、オーミックパターン65のドレイン方向の一部領域が多数のパターン化された突起61のリセス(recess)領域内まで露出し、誘電層40と接合されることもできる。
【0098】
具体的には、ソース電極60を形成する段階で、オーミックパターン65のドレイン方向の一部が多数のパターン化された突起61のリセス(recess)領域で露出するようにする。さらに、誘電層40を形成する段階で、多数のパターン化された突起61のリセス(recess)領域で露出したオーミックパターンのドレイン方向の一部と誘電層40が接合するように誘電層40を形成する。
【0099】
図示されていないが、一例として、ソース電極60を形成する段階で、窒化物半導体層30にオーミック接合65aされるオーミックパターン65は、その全体がショットキー接合されるソース電極60によって包囲されるように配置することもできる。
【0100】
本発明の実施形態によるドレイン電極50とソース電極60の形成過程を説明すると、基板10の上部にエピタキシャル成長形成された窒化物半導体層30上に、電極を形成するための金属層を電子ビーム蒸着器などによって蒸着させて形成し、金属層上にフォトレジストパターンを形成する。そして、フォトレジストパターンをエッチングマスクとして金属層をエッチングし、フォトレジストパターンを除去することにより金属電極50、60を形成することができる。
【0101】
この際、本発明の実施形態によると、ドレインオーミック電極50の形成時、同時にまたは形成後に追加的なオーミック金属を蒸着する過程を行うことにより、ソース電極60領域の一部に一定パターンを有するオーミックパターン電極65を形成した後、ソース電極60の残りの領域にショットキー接合電極を形成する。残りの領域にショットキー接合ソース電極60を形成する時、フォトレジストパターンを利用して多数のパターン化された突起61が形成されるようにする。
【0102】
図3cを参照すると、本発明の実施形態において、ドレイン電極50とソース電極60を形成した後、ドレイン電極50とソース電極60との間の窒化物半導体層30上に誘電層40を形成する。この際、誘電層40は、ソース電極60のパターン化された突起61を含み、少なくともソース電極60の一部上に、好ましくはソース電極60のパターン化された突起61の全部とその他のドレイン方向のソース電極60の一部領域に亘って形成される。好ましくは、誘電層40は酸化膜からなることができ、実施形態によると、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることができる。
【0103】
図3dを参照すると、本発明の実施形態において、図3cに示す誘電層40を形成した後、ドレイン電極50と離隔されるように、誘電層40上にゲート電極70を形成する。この際、図3dを参照すると、ゲート電極70の一部71がソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部の誘電層40上に形成されるようにする。ゲート電極70は、アルミニウム(Al)、モリブデン(Mo)、金(Au)、ニッケル(Ni)、白金(Pt)、チタン(Ti)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、コバルト(Co)、タングステン(W)、タンタル(Ta)、銅(Cu)、及び亜鉛(Zn)の少なくとも何れか一つの金属、金属シリサイド及びこれらの合金を用いて形成されることができる。ゲート電極70は、ドレイン電極50または/及びソース電極60と異なる金属を用いることができ、多層構造に形成することができる。好ましくは、ゲート電極70は、誘電層40上にショットキー接合70aされる。
【0104】
本発明の実施形態によると、ゲート電極70を形成する段階で、ソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成されたゲート電極70の一部71、71'は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0105】
本発明の実施形態によるゲート電極70の形成過程を説明すると、誘電層40上に電極を形成するための金属層を電子ビーム蒸着器などによって蒸着させて形成し、ゲート電極70の一部がソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部の誘電層40上に形成されるように、金属層上にフォトレジストパターンを形成する。そして、フォトレジストパターンをエッチングマスクとして金属層をエッチングする。エッチング後、フォトレジストパターンを除去することにより、金属電極を形成する。
【0106】
また、図3d及び図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70は、第1の領域71と第2の領域73とを含んでいる。ゲート電極70の第1の領域71は、誘電層40を間に置いてソース電極60のパターン化された突起部分61及びドレイン方向のエッジ部分の上部に形成し、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上に、ドレイン電極50と離隔されて配置されるように、ゲート電極70を形成する。第1の領域71と第2の領域73は、図3dに図示されたように一体に形成されてもよく、または図5a、図5bに図示されたように分離されてもよい。
【0107】
図3d及び図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70を形成する段階で、第1の領域71、71’は、ソース電極60のオーミックパターン65の少なくとも一部をカバーするように形成される。
【0108】
図5a、図5bを参照して、本発明の実施形態を説明すると、ゲート電極70を形成する段階で、第1の領域71と第2の領域73を分離してゲート電極70を形成し、第2の領域73は、ドレイン電極50とソース電極60との間の誘電層40上にフローティングゲートを形成する。
【0109】
本発明による窒化物半導体の製造方法の実施形態によれば、図4a及び図4bを参照すると、図5aに図示された基板10の上部に窒化物半導体層30を形成する前に、基板10上にバッファ層20を形成する段階をさらに含むことができる。バッファ層20は、基板10と窒化物半導体層30との格子不整合(lattice mismatch)による問題点を解決するために提供される。バッファ層20は、一つの層だけでなく、窒化ガリウム(GaN)、アルミニウム窒化ガリウム(AlGaN)、窒化アルミニウム(AlN)、インジウム窒化ガリウム(InGaN)、またはインジウムアルミニウム窒化ガリウム(InAlGaN)などを含む多数の層に形成されることができる。
【0110】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明に対する当該技術分野において通常の知識を有する者の理解を容易にするために例示的に説明されたものである。従って、本発明の多様な実施形態は、本発明の本質的な特性から外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求範囲に記載された発明によって解釈されるべきであり、当該技術分野において通常の知識を有する者による多様な変更、代案、均等物を含んでいる。
【符号の説明】
【0111】
10 基板
20 バッファ層
30 窒化物半導体層
31 第1の窒化物層
33 第2の窒化物層
35 2DEGチャンネル
40 誘電層
50 ドレイン電極
60 ソース電極
61 パターン化された突起
65 オーミックパターン
70 ゲート電極
71、71' 第1の領域
73、73' 第2の領域
【特許請求の範囲】
【請求項1】
基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、
前記窒化物半導体層にオーミック接合されたドレイン電極と、
前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含んで前記ソース電極上の少なくとも一部に亘って形成された誘電層と、
前記ドレイン電極と離隔されるように誘電層上に配置され、一部が、前記誘電層を間に置いて前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極と、
を含んでなる窒化物半導体素子。
【請求項2】
前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で前記誘電層と接合されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項3】
前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で前記誘電層と接合されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項4】
前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された前記ゲート電極の一部は、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように形成されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項5】
前記オーミックパターンは、ドレイン電極の配列に並べて配置されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項6】
前記窒化物半導体層は、
前記基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含むことを特徴とする請求項1に記載の窒化物半導体素子。
【請求項7】
前記第1の窒化物層は窒化ガリウム(GaN)を含み、
前記第2の窒化物層は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含むことを特徴とする請求項6に記載の窒化物半導体素子。
【請求項8】
基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、
前記窒化物半導体層にオーミック接合されたドレイン電極と、
前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含み、前記ソース電極の少なくとも一部上に亘って形成された誘電層と、
前記誘電層を間に置いて、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極と、
を含んでなる窒化物半導体素子。
【請求項9】
前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で前記誘電層と接合されることを特徴とする請求項8に記載の窒化物半導体素子。
【請求項10】
前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で前記誘電層と接合されることを特徴とする請求項8に記載の窒化物半導体素子。
【請求項11】
前記ゲート電極は、前記第1の領域と前記第2の領域とに分離され、
前記第2の領域はフローティングゲートを形成することを特徴とする請求項8に記載の窒化物半導体素子。
【請求項12】
前記第1の領域は、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように形成されることを特徴とする請求項11に記載の窒化物半導体素子。
【請求項13】
前記オーミックパターンは、前記ドレイン電極の配列に並べて配置されることを特徴とする請求項11に記載の窒化物半導体素子。
【請求項14】
前記窒化物半導体層は、
前記基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含むことを特徴とする請求項11に記載の窒化物半導体素子。
【請求項15】
前記窒化物半導体素子は、前記基板と前記窒化物半導体層との間にバッファ層をさらに含むことを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項16】
前記基板は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを用いることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項17】
前記誘電層は、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項18】
前記窒化物半導体素子は、パワートランジスタ素子であることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項19】
基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、
前記窒化物半導体層にオーミック接合されるドレイン電極と、前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含んで前記ソース電極の少なくとも一部上に亘って誘電層を形成する段階と、
前記ドレイン電極と離隔されるように前記誘電層上にゲート電極を形成し、前記ゲート電極の一部を前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部の前記誘電層上に形成する段階と、
を含んでなる窒化物半導体素子の製造方法。
【請求項20】
前記ソース電極を形成する段階で、前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンの少なくともドレイン方向の側面一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項21】
前記ソース電極を形成する段階で、前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンのドレイン方向の一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項22】
前記ゲート電極を形成する段階で、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された前記ゲート電極の一部が、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように前記ゲート電極を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項23】
基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、
前記窒化物半導体層にオーミック接合されるドレイン電極と、前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ前記パターン化された突起を含んで前記ソース電極の少なくとも一部上に亘って誘電層を形成する段階と、
前記誘電層を間に置いて、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極を形成する段階と、
を含んでなる窒化物半導体素子の製造方法。
【請求項24】
前記ソース電極を形成する段階で、前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンの少なくともドレイン方向の側面一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【請求項25】
前記ソース電極を形成する段階で、前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンのドレイン方向の一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【請求項26】
前記ゲート電極を形成する段階で、前記第1の領域と前記第2の領域とを分離して前記ゲート電極を形成し、前記第2の領域は、前記ドレイン電極と前記ソース電極との間の前記誘電層上にフローティングゲートを形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【請求項1】
基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、
前記窒化物半導体層にオーミック接合されたドレイン電極と、
前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含んで前記ソース電極上の少なくとも一部に亘って形成された誘電層と、
前記ドレイン電極と離隔されるように誘電層上に配置され、一部が、前記誘電層を間に置いて前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極と、
を含んでなる窒化物半導体素子。
【請求項2】
前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で前記誘電層と接合されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項3】
前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で前記誘電層と接合されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項4】
前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された前記ゲート電極の一部は、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように形成されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項5】
前記オーミックパターンは、ドレイン電極の配列に並べて配置されることを特徴とする請求項1に記載の窒化物半導体素子。
【請求項6】
前記窒化物半導体層は、
前記基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含むことを特徴とする請求項1に記載の窒化物半導体素子。
【請求項7】
前記第1の窒化物層は窒化ガリウム(GaN)を含み、
前記第2の窒化物層は、アルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、インジウムアルミニウム窒化ガリウム(InAlGaN)の何れか一つを含むことを特徴とする請求項6に記載の窒化物半導体素子。
【請求項8】
基板の上部に配置され、内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層と、
前記窒化物半導体層にオーミック接合されたドレイン電極と、
前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含み、前記ソース電極の少なくとも一部上に亘って形成された誘電層と、
前記誘電層を間に置いて、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極と、
を含んでなる窒化物半導体素子。
【請求項9】
前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で前記誘電層と接合されることを特徴とする請求項8に記載の窒化物半導体素子。
【請求項10】
前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で前記誘電層と接合されることを特徴とする請求項8に記載の窒化物半導体素子。
【請求項11】
前記ゲート電極は、前記第1の領域と前記第2の領域とに分離され、
前記第2の領域はフローティングゲートを形成することを特徴とする請求項8に記載の窒化物半導体素子。
【請求項12】
前記第1の領域は、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように形成されることを特徴とする請求項11に記載の窒化物半導体素子。
【請求項13】
前記オーミックパターンは、前記ドレイン電極の配列に並べて配置されることを特徴とする請求項11に記載の窒化物半導体素子。
【請求項14】
前記窒化物半導体層は、
前記基板上に配置され、窒化ガリウム系物質を含む第1の窒化物層と、前記第1の窒化物層上に異種接合され、前記第1の窒化物層より広いエネルギーバンドギャップを有する異種の窒化ガリウム系物質を含む第2の窒化物層と、を含むことを特徴とする請求項11に記載の窒化物半導体素子。
【請求項15】
前記窒化物半導体素子は、前記基板と前記窒化物半導体層との間にバッファ層をさらに含むことを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項16】
前記基板は、シリコン(Si)、シリコンカーバイド(SiC)、サファイア(Al2O3)の少なくとも何れか一つを用いることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項17】
前記誘電層は、SiN、SiO2、Al2O3の少なくとも何れか一つを含んでなることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項18】
前記窒化物半導体素子は、パワートランジスタ素子であることを特徴とする請求項1から14の何れか一つに記載の窒化物半導体素子。
【請求項19】
基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、
前記窒化物半導体層にオーミック接合されるドレイン電極と、前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ、前記パターン化された突起を含んで前記ソース電極の少なくとも一部上に亘って誘電層を形成する段階と、
前記ドレイン電極と離隔されるように前記誘電層上にゲート電極を形成し、前記ゲート電極の一部を前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部の前記誘電層上に形成する段階と、
を含んでなる窒化物半導体素子の製造方法。
【請求項20】
前記ソース電極を形成する段階で、前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンの少なくともドレイン方向の側面一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項21】
前記ソース電極を形成する段階で、前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンのドレイン方向の一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項22】
前記ゲート電極を形成する段階で、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された前記ゲート電極の一部が、前記ソース電極のオーミックパターンの少なくとも一部をカバーするように前記ゲート電極を形成することを特徴とする請求項19に記載の窒化物半導体素子の製造方法。
【請求項23】
基板の上部に、内部に2次元電子ガス(2DEG)チャンネルを生成する窒化物半導体層を形成する段階と、
前記窒化物半導体層にオーミック接合されるドレイン電極と、前記ドレイン電極と離隔配置され、前記ドレイン電極の方向に突出された多数のパターン化された突起を備え、前記窒化物半導体層にショットキー接合され、下端部に前記窒化物半導体層にオーミック接合されるオーミックパターンを含むソース電極を形成する段階と、
前記ドレイン電極と前記ソース電極との間の前記窒化物半導体層上に、且つ前記パターン化された突起を含んで前記ソース電極の少なくとも一部上に亘って誘電層を形成する段階と、
前記誘電層を間に置いて、前記ソース電極の前記パターン化された突起部分及びドレイン方向のエッジ部分の上部に形成された第1の領域と、前記ドレイン電極と前記ソース電極との間の前記誘電層上に前記ドレイン電極と離隔されるように配置された第2の領域と、を含むゲート電極を形成する段階と、
を含んでなる窒化物半導体素子の製造方法。
【請求項24】
前記ソース電極を形成する段階で、前記オーミックパターンの少なくともドレイン方向の側面一部が前記多数のパターン化された突起のリセス(recess)領域の少なくとも断面上で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンの少なくともドレイン方向の側面一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【請求項25】
前記ソース電極を形成する段階で、前記オーミックパターンのドレイン方向の一部が前記多数のパターン化された突起のリセス(recess)領域で露出するようにし、
前記誘電層を形成する段階で、前記露出した前記オーミックパターンのドレイン方向の一部と前記誘電層が接合するように前記誘電層を形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【請求項26】
前記ゲート電極を形成する段階で、前記第1の領域と前記第2の領域とを分離して前記ゲート電極を形成し、前記第2の領域は、前記ドレイン電極と前記ソース電極との間の前記誘電層上にフローティングゲートを形成することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
【図1】
【図2a】
【図2b】
【図3a】
【図3b】
【図3c】
【図3d】
【図4a】
【図4b】
【図5a】
【図5b】
【図6】
【図7】
【図2a】
【図2b】
【図3a】
【図3b】
【図3c】
【図3d】
【図4a】
【図4b】
【図5a】
【図5b】
【図6】
【図7】
【公開番号】特開2012−231128(P2012−231128A)
【公開日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願番号】特願2012−81100(P2012−81100)
【出願日】平成24年3月30日(2012.3.30)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
【公開日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願日】平成24年3月30日(2012.3.30)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
[ Back to top ]