ＩＩＩ族窒化物スイッチは、凹型のゲートコンタクトを含み、ノミナリーオフの、すなわち、エンハンスメント型のデバイスを提供する。凹型のゲートコンタクトを提供することにより、ゲート電極が不活性状態である場合には、２つのＩＩＩ族窒化物材料の界面に形成された伝導チャンネルが遮断され、デバイス中の電流の流れを防止する。ゲート電極は、ショットキコンタクト又は絶縁金属コンタクトである可能性がある。２つのゲート電極が提供され、ノミナリーオフ特性の双方向スイッチを形成することが可能である。ゲート電極と共に形成された凹部は、傾斜した側壁を持つ可能性がある。デバイスの電流伝達電極に関連して、多くの形状にてゲート電極を形成することが可能である。
（もっと読む）

低接触抵抗を実現しつつ表面荒れの少ない電極が得られる技術を提供する。
半導体膜１０１の上部に設けられる電極であって、この半導体膜１０１の上部にこの半導体膜の側から順に積層された第一金属層１０２と第二金属層１０３とを有し、この第一金属膜１０２が、Ａｌからなり、この第二金属膜１０３が、Ｎｂ、Ｗ、Ｆｅ、Ｈｆ、Ｒｅ、ＴａおよびＺｒからなる群より選ばれる１種以上の金属からなることを特徴とする電極。 （もっと読む）

【解決手段】材料層の界面の面内格子定数の間の関係を操作することにより、ＩＩＩ族窒化物ベースの電界効果トランジスタの性能特性を改善する。ＩＩＩ族窒化物材料の界面において生成される高移動度の二次元電子ガスは、低いオン抵抗での高い導電を可能にし、ＩＩＩ族窒化物材料の特性に従って得られた自発分極電界の操作によって制御可能である。電界効果トランジスタは、ノミナリーオン型の素子として形成可能であり、その際、界面を形成する材料の面内格子定数は一致する。材料層の一方が、他方の層の材料よりも大きい面内格子定数を有するようにして、ノミナリーオフ型の素子を形成してもよい。層の材料は、本発明の特性に対して特に調整したＩｎＡｌＧａＮ／ＧａＮの層であることが好ましい。 （もっと読む）

【課題】
【解決手段】ＩＩＩ族窒化物半導体素子およびその製造方法の実施形態は、高温処理中にＩＩＩ族窒化物材料に損傷を与えずに、素子のコンタクトを形成することを可能にする低抵抗の不動態化層を備えてよい。不動態化層は、素子全体を不動態化するために用いられてよい。不動態化層は、さらに、素子のコンタクトと活性層との間に設けられて、導電のための低抵抗の電流路を提供してもよい。この不動態化処理は、ＦＥＴ、整流器、ショットキダイオードなど、任意の種類の素子に用いて、破壊電圧を改善すると共に、コンタクトの接合部付近の電界集中効果を防止してよい。不動態化層は、外部拡散に関してＩＩＩ族窒化物素子に影響を与えない低温アニールで活性化されてよい。 （もっと読む）

【課題】 製造コストを低減し品質の均一性および安定性を高めたモノリシック集積型エンハンスメントモード／デプリーションモードＦＥＴデバイスを提供する。
【解決手段】 単一の半導体多層構造でデプリーションモード（Ｄモード）ＦＥＴをエンハンスメントモード（Ｅモード）ＦＥＴとモノリシックに集積回路化する。上記多層構造にはチャネル層を設け、その上に障壁層をオーバーレイし、さらにその上にオームコンタクト層をオーバーレイする。これらＤモードＦＥＴおよびＥモードＦＥＴのソースコンタクトおよびドレーンコンタクトをオームコンタクト層に接続する。またＤモードＦＥＴおよびＥモードＦＥＴのゲートコンタクトを障壁層に接続する。障壁層の中のＥモードゲートコンタクトの下に非晶質化領域を設ける。この非晶質化領域が障壁層との間の埋込みＥモードSchottkyコンタクトを構成する。代わりに実施例ではＤモードＦＥＴのゲートコンタクトを障壁層にオーバーレイした第１の層に接続し、その第１の層の中にＤモード非晶質化領域を形成する。 （もっと読む）

多数キャリアが正孔であるトランジスタにおいて、少なくとも１つの狭いバンドギャップの領域または層が、ｐ型にドーピングされるかまたは過剰の正孔を含み、かつ機械的圧縮ひずみを受け、これによって、正孔の移動度がかなり増大し得る。ｐチャネル量子井戸ＦＥＴでは、量子井戸のＩｎＳｂ井戸のｐ型層５（変調ドーピングまたは直接ドーピングされている）が、Ｉｎ_１−ｘＡｌ_ｘＳｂ層４と、Ｉｎ_１−ｘＡｌ_ｘＳｂ層６との間にあるが、ここで、ｘは、軽い正孔および重い正孔が、ｋＴをはるかに超える量だけ分離されるような範囲にまで、層５中にひずみを導入するに十分な値である。ｐｎｐバイポーラデバイスを含む、本発明の範囲内にあるトランジスタは、相補型論理回路における電子が多数キャリアである従来の等価物と一緒に用いられ得る。
（もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

ＨＥＭＴは、シリコン基板（１）、窒化物半導体から成るバッファ領域（２）、窒化物半導体領域（３）、ソース電極（４）、ドレイン電極（５）、ゲート電極（６）、絶縁膜（７）、導体膜（８）及びコンタクト電極（９）を有している。バッファ領域（２）はシリコン基板（１）の上に複数回繰返して成長されたＡＩＮから成る第１の層（１３）とＧａＮから成る第２の層（１４）とから成る。半導体領域（３）は電子走行層（１５）と電子供給層（１６）とを有している。バッファ領域（２）及び半導体領域（３）の側面（１７）は傾斜している。この傾斜側面（１７）に絶縁膜（７）を介して導体膜（８）が対向している。導体膜（８）はコンタクト電極（９）を介してシリコン基板（１）に接続され、側面（１７）における漏れ電流の低減に寄与する。 （もっと読む）

電界効果型トランジスタの表面に、誘電性材料の堆積／成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセス。本製造プロセスのは、誘電性材料の堆積／成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび／またはサブミクロンゲートデバイスの性能を向上することができる。
（もっと読む）

トランジスタ構造体であって、ガリウムヒ素（ＧａＡｓ）半導体基板と、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）格子整合層と、格子整合層の上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）バリア層と、バリア層上に配設されるＩｎ_ｙＧａ_１−ｙＡｓ下部チャネル層であって、ｙは下部チャネル層のＩｎ含有量のモル分率である、Ｉｎ_ｙＧａ_１−ｙＡｓ下部チャネル層と、下部チャネル層上に配設されるＩｎ_ｘＧａ_１−ｘＡｓ上部チャネル層であって、ｘは上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、Ｉｎ_ｘＧａ_１−ｘＡｓ上部チャネル層と、Ｉｎ_ｘＧａ_１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層とを有するトランジスタ構造体。下部チャネル層は、上部チャネル層のバンドギャップより大きいバンドギャップを有し、下部チャネル層は、上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する。 （もっと読む）

【課題】窒素を含む化合物半導体層の表面に生じた、エッチングによるダメージを除去あるいは軽減し、ゲート電極に良好なショットキ特性を有する半導体装置を形成する。
【解決手段】ドライエッチングにより、第１化合物半導体層２２のゲート電極形成予定領域３６の表面を露出するとともに、コンタクト層３２を形成する。次いで、この第１化合物半導体層２２の露出した表面に対するアニール処理を行う。前述のドライエッチングの際に第１化合物半導体層２２の表面に生じたダメージを、窒素プラズマを用いた表面処理を行うことにより、良好な電気特性をもつ第１化合物半導体層２２の表面を形成する。この窒素プラズマを用いた表面処理を行った第１化合物半導体層２２の表面上にゲート電極３８を形成し、良好なショットキ特性を有するゲート電極を具えたリセス型ＨＥＭＴ１０を形成する。 （もっと読む）

【課題】ゲート長の短いゲート電極を有し、しかも低抵抗で高周波特性が優れている半導体装置およびその製造方法を提供する。
【解決手段】少なくともノンドープＩｎＧａＰ層又はノンドープＩｎＡｌＧａＰ層からなる上層半導体層１２と、この上層半導体層直下にＧａＡｓ層またはＡｌＧａＡｓ層からなる下層半導体層１１を含む半導体基板に、上層半導体層表面から上層半導体層への浸入が、下層半導体層で略停止するショットキーゲート電極１５と、このショットキーゲート電極部に接続して第１の電極の抵抗を低減する第２の電極部１６からなるＴ字型ゲート電極を形成する。 （もっと読む）

【課題】耐圧性、特性安定性に優れ、ゲートリーク電流が低減されたヘテロ接合型電界効果トランジスタを提供すること。
【解決手段】半導体基板上にバッファ層と、チャネル層と、スペーサ層と、キャリア供給層と、ショットキーバリア層と、高濃度不純物ドープキャップ層とが順次堆積され、ソース電極及びドレイン電極がキャップ層表面に形成され、ソース電極とドレイン電極の間のキャップ層にショットキーバリア層に達する開口部が形成され、開口部に露出したショットキーバリア層表面にゲート電極が形成されているヘテロ接合型電界効果トランジスタであって、キャップ層が複数の細線で構成され、細線間はショットキーバリア層が露出し、ソース電極及びドレイン電極が、細線と細線間に露出したショットキーバリア層との両方に接触していることを特徴とするヘテロ接合型電界効果トランジスタを構成する。 （もっと読む）