【課題】シリコン基板の上に形成され、優れた高周波特性を有する窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、シリコン基板１０１と、シリコン基板１０１の上に形成された窒化物半導体からなるバッファ層１０２と、バッファ層１０２の上に形成された窒化物半導体からなる能動層１０３とを備えている。バッファ層は、シリコン基板１０１と接して形成された第１の層１２１と、第１の層１２１及び能動層１０３と接して形成された第２の層１２２とを含む。第１の層１２１と第２の層１２２との界面における炭素濃度は、１×１０¹⁹原子／ｃｍ³以上且つ１×１０²¹原子／ｃｍ³以下であり、第２の層１２２は、炭素濃度が第１の層１２１と接する部分において最も高く、能動層１０３と接する部分において最も低い。 （もっと読む）

エンハンスメント・モードＧａＮ ＭＯＳＦＥＴ（１００）が、ＡｌＧａＮ（又はＩｎＡｌＧａＮ）障壁層（１１８）上のＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）を用いて形成される。ＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）のＳｉ_３Ｎ_４部分（１２０）は、ゲート絶縁層（１２４）と障壁層（１１８）との間の接合での界面準位の形成を低減させ、ＳｉＯ_２／Ｓｉ_３Ｎ_４ゲート絶縁層（１２４）のＳｉＯ_２部分（１２２）は、漏れ電流を著しく低減させる。

（もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】キャリア密度の精密な制御が可能な半導体装置を提供する。
【解決手段】単結晶基板１０５と、対称性６ｍｍの六方晶系結晶から構成され、単結晶基板１０５上に形成された半導体層１０１と、半導体層１０１上に形成されたソース電極１０２、ドレイン電極１０３及びゲート電極１０４とを備え、半導体層１０１を構成するＧａＮ層１０６及びＡｌＧａＮ層１０７の主面は六方晶系結晶のＣ軸を面内に含み、半導体層１０１内のチャネル領域１０１ａの長手方向は六方晶系結晶のＣ軸と平行である。 （もっと読む）

本開示の実施形態により、例えば横型電界効果トランジスタなどの集積回路デバイスに歪みを与える技術及び構成が提供される。集積回路デバイスは、半導体基板と、該半導体基板と結合された第１のバリア層と、第１のバリア層に結合された、第１の格子定数を持つ第１の材料を有する量子井戸チャネルと、量子井戸チャネルに結合されたソース構造とを含む。ソース構造は、第１の格子定数とは異なる第２の格子定数を持つ第２の材料を有し、量子井戸チャネルに歪みを与える。その他の実施形態も開示される。
（もっと読む）

【課題】反り返りがなく、面内のオフ角のばらつきが小さな窒化物系化合物半導体層を再現性よく成長させることができる窒化物系化合物半導体基板の製造方法、及び半導体デバイスの作製に好適な窒化物系化合物半導体自立基板を提供する。
【解決手段】成長用基板上に窒化物系化合物半導体層をエピタキシャル成長させる窒化物系化合物半導体基板の製造方法において、成長用基板として、（０１１）面を≒［０１０］方向に０〜２°（０°を除く）のオフ角で傾斜させた主面を有する希土類ペロブスカイト基板を用いる。 （もっと読む）

半導体へテロ構造内に形成されたデバイスへの低抵抗自己整合コンタクトを供する方法が開示されている。当該方法はたとえば、III-V族及びSiGe/Ge材料系において作製される量子井戸トランジスタのゲート、ソース、及びドレイン領域へのコンタクトを形成するのに用いられてよい。ゲートへのソース/ドレインコンタクト間に比較的大きな空間を生成してしまう従来のコンタクト作製処理の流れとは異なり、当該方法により供されたソースとドレインのコンタクトは自己整合され、各コンタクトは、ゲート電極に対して位置合わせされ、かつ、スペーサ材料を介して前記ゲート電極から分離される。
（もっと読む）

【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】反りの少ないエピタキシャルウェハを提供する。
【解決手段】エピタキシャルウェハは、基板１と窒化物半導体４，５，６の間に形成されたアルミニウム層２と、アルミニウムを陽極酸化して形成したアルミニウムの陽極酸化（陽極酸化Ａｌ）層３によって、熱膨張係数差に起因した応力を緩和することで、ウェハのそりを押さえることが可能となる。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ると共に、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】ｐ⁺型ゲート領域２をＳｉＣ基板１の内部に埋め込んだ構造とする。これにより、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ることが可能となる。また、ｐ⁺型ゲート領域２がｎ^-型チャネル層３に直接接触させられる構造であるため、ｐ⁺型ゲート領域２から広がる空乏層によって容易にｎ^-型チャネル層３をピンチオフさせることができ、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制できる。 （もっと読む）

【課題】エピタキシャル成長を行わなくても素子形成が行え、かつ、バンチングが発生することを防止できるようにする。
【解決手段】エピタキシャル成長を行わず、素子を構成する各領域をイオン注入のみによって形成すると共に、ＳｉＣ基板１としてオフ角を有しないオン基板を用いる。これにより、イオン注入領域を活性化するための熱処理によってバンチングが発生しないようにできる。したがって、エピタキシャル成長を行わなくても素子形成が行え、かつ、バンチングが発生することを防止できるＳｉＣ半導体装置とすることができる。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】オーミック電極とオーミックリセス部とのコンタクト抵抗を低減した窒化物半導体素子および窒化物半導体素子の製造方法を提供する。
【解決手段】窒化物半導体素子４００は、基板４０１上に形成された第１の窒化物半導体層４０２と、第１の窒化物半導体層４０２上に形成され、第１の窒化物半導体層４０２と比べてバンドギャップが大きい第２の窒化物半導体層４０３と、少なくとも第２の窒化物半導体層４０３に形成されたオーミックリセス部４０５と、オーミックリセス部４０５に接触して設けられたオーミック電極４０７とを備え、オーミックリセス部４０５は、オーミック電極４０７と接触する面の少なくとも一部に凹凸構造を有する。 （もっと読む）

【課題】高電圧の印加時に、電荷キャリアを導電領域内に抑制して、高電圧耐久性を呈する、HEMTのようなIII族窒化物半導体デバイスを提供する。
【解決手段】高電圧耐久III族窒化物半導体デバイスは、(100)シリコン層１４、該(100)シリコン層１４上の絶縁体層１８、及び該絶縁体層１８上のP型導電性の(111)シリコン層１６を有する支持基板を備える、高電子移動度トランジスタ(HEMT)を備える。高電圧耐久HEMTは、P型導電性の(111)シリコン層１６上に形成したIII族窒化物半導体本体１２であって、HEMTのヘテロ接合を形成する、III族窒化物半導体本体も備える。 （もっと読む）

【課題】ソース・ゲート間およびドレイン・ゲート間に発生する２次元電子ガスの濃度を最適にしたまま、オン抵抗を低くして、消費電力の低い半導体装置を提供する。
【解決手段】第２のＡｌＧａＮ層６のＡｌの組成比は、第１のＡｌＧａＮ層５のＡｌの組成比よりも大きい。このため、ゲート電極８に電圧を印加したとき、ＧａＮ層３の凹溝３０の内面の側面３１と第２のＡｌＧａＮ層６との第１の界面Ｓ１に２次元電子ガスを発生させつつ、第２のＡｌＧａＮ層６における凹溝３０の内面の側面３１に平行な部分と絶縁層７との第２の界面Ｓ２に２次元電子ガスを発生させることを抑制できる。 （もっと読む）

【課題】低コストで製造することができ、かつ、高い絶縁破壊耐圧を有するＩＩＩ族窒化
物系半導体素子、およびＩＩＩ族窒化物系半導体素子の製造方法を提供する。
【解決手段】シリコン層、絶縁層、および表面にシリコンからなる複数の核領域と前記複
数の核領域の間を埋める絶縁領域を有する複合層がこの順に形成された基板と、前記基板
上に形成されたＩＩＩ族窒化物系半導体からなるバッファ層と、前記バッファ層上に形成
されたＩＩＩ族窒化物半導体からなる動作層と、前記動作層上に形成された第１の電極お
よび第２の電極とを備え、前記核領域のそれぞれの最大幅Ｌ_１が、前記第１の電極および
前記第２の電極の間の距離Ｌ_２よりも小さいことを特徴とする。 （もっと読む）

【課題】高耐圧でかつ低オン電圧動作が可能な窒化物系ダイオードを提供する。
【解決手段】窒化物系ダイオード１０は、シリコン基板１１の（１１１）面上に形成されたバッファ層１２と、アンドープのＧａＮからなるチャネル層１３と、チャネル１３層上に形成されたアンドープのＡｌＧａＮからなる電子供給層１４と、電子供給層１４上に形成されたカソード電極１５およびアノード電極１６とを備える。窒化物系ダイオード１０はさらに、電子供給層１４を、チャネル層１３に達する深さまで部分的に除去したメサ１８を備え、メサ１８の一方の側面部１８ａにアノード電極１６が接触している。アノード電極１６がメサ１８の側面部１８ａに接触することで、アノード電極１６と２次元電子ガス層１７とが電気的に接続されている。 （もっと読む）

【課題】 スイッチング速度の低下やオン抵抗の増大を抑制しつつ、オフ耐圧を改善可能な半導体装置を提供する。
【解決手段】
半導体層１１および１２は、基板１０上に形成され、第１の電極１０１、第２の電極１０２および絶縁膜１４は、それぞれ、半導体層１１および１２上に形成され、絶縁膜１４は、第１の電極１０１と第２の電極１０２との間に配置され、フィールドプレート電極１７Ａおよび１７Ｂは、複数であり、かつ、絶縁膜１４上に点在し、第１の電極１０１および第２の電極１０２は、半導体層１１および１２を介して電気的に接続されており、前記第１の電極と前記第２の電極との間の電圧印加時における電流の方向と垂直方向の各フィールドプレート電極の長さ、および、前記電流の方向と垂直方向に隣接する各フィールドプレート電極間の距離が、それぞれ、第１の電極１０１と第２の電極１０２との間の距離以下であることを特徴とする半導体装置。 （もっと読む）

【課題】チャネル層の厚みのバラツキを抑制できるＪＦＥＴ、ＭＯＳＦＥＴもしくはＭＥＳＦＥＴを備えた半導体装置およびその製造方法を提供する。
【解決手段】ｎ⁺型層３に対して異方性エッチングを行うことによって凹部４を形成したのち、この凹部４内にエピタキシャル成長させることによってｎ型チャネル層５を形成する。これにより、ｎ型チャネル層５を一定の膜厚かつ一定の濃度で形成することが可能となる。このため、従来の構造と異なり、ｎ型チャネル層５の膜厚が一定なバラツキのない構造とすることが可能となる。したがって、ＪＦＥＴの特性も一定とすることが可能となる。 （もっと読む）