半導体基板（１０２）の第１の側の上に応力補償層（１０４）を形成すること（３０２）と、前記基板の第２の側の上にIII族窒化物層（１０８ａ、１０８ｂ、１１０、１１２）を形成すること（３０４）を含む方法。III族窒化物層により前記基板上につくられる応力が、前記応力補償層により前記基板上につくられる応力によって少なくとも部分的に低減される（３０６）。前記応力補償層を形成することが、非晶質又は微結晶材料から応力補償層を形成することを含み得る。また、この方法は、前記基板の前記第２の側の上の一つ又は複数の層（１０６〜１１４）の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを含み得る。前記非晶質又は微結晶材料の結晶化は、前記III族窒化物層の後続の形成の間及び／又はアニールプロセスの間に成され得る。前記非晶質又は微結晶材料は、前記基板上につくる応力が全くないか又は量が小さく、前記結晶化した材料が前記基板上に一層大きな応力をつくり得る。

（もっと読む）

【課題】 スイッチング速度の低下やオン抵抗の増大を抑制しつつ、オフ耐圧を改善可能な半導体装置を提供する。
【解決手段】
半導体層１１および１２は、基板１０上に形成され、第１の電極１０１、第２の電極１０２および絶縁膜１４は、それぞれ、半導体層１１および１２上に形成され、絶縁膜１４は、第１の電極１０１と第２の電極１０２との間に配置され、フィールドプレート電極１７Ａおよび１７Ｂは、複数であり、かつ、絶縁膜１４上に点在し、第１の電極１０１および第２の電極１０２は、半導体層１１および１２を介して電気的に接続されており、前記第１の電極と前記第２の電極との間の電圧印加時における電流の方向と垂直方向の各フィールドプレート電極の長さ、および、前記電流の方向と垂直方向に隣接する各フィールドプレート電極間の距離が、それぞれ、第１の電極１０１と第２の電極１０２との間の距離以下であることを特徴とする半導体装置。 （もっと読む）

【課題】ＩＩＩ−Ｖ族チャネルとＩＶ族ソース−ドレインとを有する半導体デバイス及びその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族材料のエネルギーレベルの密度とドーピング濃度をＩＩＩ−Ｖ族材料とＩＶ族材料のヘテロエピタキシと素子の構造設計によって高める。本発明の方法は、基板１００上にダミーゲート材料層を堆積し、フォトリソグラフィでダミーゲート材料層にダミーゲートを区画することと、ダミーゲートをマスクとして使用し、セルフアライン型イオン注入によってドーピングを行い、高温で活性化を行い、ソース−ドレイン１０８を形成することと、ダミーゲートを除去することと、ソース−ドレインのペアの間の基板にエッチングで凹陥部を形成することと、凹陥部にエピタキシャル法によりチャネル含有スタック素子１１２を形成することと、チャネル含有スタック素子上にゲート１２０を形成することと、を含む。 （もっと読む）

【課題】ＧａＮ電子走行層、ＡｌＧａＮ電子供給層、およびＧａＮキャップ層が順次積層された半導体装置において、高周波数動作および高出力動作を実現することが可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に順次積層されたＧａＮ電子走行層１２、ＡｌＧａＮ電子供給層１４、およびＧａＮキャップ層１６と、ＧａＮキャップ層１６上に形成されたゲート電極１８と、ゲート電極１８の両側であって、ＡｌＧａＮ電子供給層１４上に形成されたソース電極２０およびドレイン電極２２と、ゲート電極１８とソース電極２０との間のＧａＮキャップ層１６に形成された第１の凹部３０と、を具備し、第１の凹部３０が有する底面３２下におけるＧａＮキャップ層１６の厚さは、ゲート電極１８下におけるＧａＮキャップ層１６の厚さに比べて薄い半導体装置である。 （もっと読む）

【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】割れの発生を抑制することに加え、結晶性も向上させたIII族窒化物半導体を提供する。
【解決手段】シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第１超格子積層体と第２超格子積層体とを有し、前記第１超格子積層体は、AlN層とGaN層とを交互に積層してなり、前記第２超格子積層体は、AlN層とAl_xGa_1-xN(0＜x＜1)層とを交互に積層してなり、かつ前記第１超格子積層体の総厚が１μmを超えることを特徴とする。 （もっと読む）

【課題】ＧａＮ素子およびＣＭＯＳ素子の両方を備えた集積回路を製造するための改善した方法を提供する。
【解決手段】集積半導体基板構造１００は、基板１１と、ＧａＮヘテロ構造２０と、半導体基板層３０とを備える。ＧａＮヘテロ構造２０は、第１素子エリアに存在し、少なくとも部分的に保護層８で覆われている。半導体基板層３０は、ＣＭＯＳ素子の区画のための第２素子エリアに存在する。ＧａＮヘテロ構造２０および半導体基板層３０の少なくとも１つが、基板１１の少なくとも１つの溝内をエピタキシャル成長して形成され、ＧａＮヘテロ構造２０および半導体基板層３０は横方向に並置される。 （もっと読む）

【課題】より高いブレークダウン電圧に適した半導体素子構造およびその製造方法を提供する。
【解決手段】半導体基板構造（１００）は、半導体基板（１）と、半導体基板（１）の上部にＧａＮタイプの層スタック（２０）とを備える。ＧａＮタイプ層スタック（２０）は、少なくとも１つのバッファ層（２１，２２）と、第１活性層（２）と、第２活性層（３）とを備え、第１活性層と第２活性層の界面において、能動素子領域が規定可能である。半導体基板（１）は、絶縁層（１２）の上に存在しており、所定のパターンに従って溝（１４）を規定するようにパターン化され、そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝（１４）を含み、前記溝（１４）は、絶縁層（１２）から、ＧａＮタイプ層スタック（２０）の少なくとも１つのバッファ層（２１，２２）の中まで延びて、前記少なくとも１つのバッファ層（２２）の範囲で過成長しており、第１および第２活性層（２，３）は、少なくとも能動素子領域の範囲で連続している。 （もっと読む）

【課題】 ウエハ−プロセスで基板の上に製造された素子単位をチップ分離する際に研磨、切断などの工程を減らすことができ、基板を繰り返し使用できる窒化物半導体デバイス作製方法によって作製したデバイスを提供する。
【解決手段】 閉曲線をなす結晶成長速度の遅い欠陥の集合した欠陥集合領域Ｈと結晶成長速度の速い低欠陥の領域ＺＹの位置が予め決まっている窒化物半導体欠陥位置制御基板Ｓを用い、低欠陥領域ＺＹにデバイスの内部が、欠陥集合領域Ｈに境界線が来るように窒化ガリウム基板の上に窒化物半導体層（上層部Ｂ）をエピタキシャル成長させ、レーザ照射或いは機械的手段で欠陥位置制御基板Ｓと成長層（上層部Ｂ）を上下方向横方向に同時分離し、基板は繰り返し使用する。作製されたデバイスは端面が成長によるファセットで形成されている。 （もっと読む）

【課題】オン抵抗を低く、移動度を高く、かつピンチオフ特性を良好にした上で、ドレイン電圧を増大させてもキンク現象が生じない、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５と、チャネルを含む再成長層２７と、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄとを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、ＧａＮ系積層体には再成長層に開口部でその端面が被覆されるｐ型ＧａＮ層６が含まれ、そのｐ型ＧａＮ層にオーミック接触するｐ部電極１１を備えることを特徴とする。 （もっと読む）

【課題】ノーマリオフ特性を実現する高電子移動度トランジスタを提供する。
【解決手段】チャネル層２５が第１のバリア層２７上に設けられると共に第１のバリア層２７と第１のヘテロ接合３３を成す。また、チャネル層２５は圧縮歪みを内包して、チャネル層２５のピエゾ電界ＰＺＣ２は支持基体１３から第１のバリア層２７への方向に向く。第１のヘテロ接合３３がIII族窒化物領域２３のｃ軸方向に対して４０度以上８５度以下及び１４０度以上１８０度未満の角度範囲の傾斜角αで傾斜した基準軸ベクトルに垂直な平面に沿って延在するとき、ゲート電極１９直下におけるチャネル層２５におけるピエゾ電界ＰＺＣ２の大きさをｃ面上のトランジスタにおけるピエゾ電界の大きさに比べて小さくできて、有限な大きさのピエゾ電界を残しながらノーマリオフ特性が実現される。 （もっと読む）

【課題】チャネル層内の抵抗の不均一を避けることを可能にする構造を有するヘテロ接合トランジスタを提供する。
【解決手段】半導体積層１５が、半極性を示すIII族窒化物主面１３ａ上に設けられ、半導体積層１５が主面１３ａに到達する開口１６を有する。開口１６の側面１６ａは、III族窒化物半導体のａ面に対して大きな角度を成すと共にIII族窒化物半導体のｍ面に対しても大きな角度を成して、III族窒化物半導体のｃ面に非常に近い面から構成される。開口１６の側面１６ａの傾斜角は、ｍ面やａ面よりもｃ面に近い。この開口１６の側面１６ａにドリフト層１７及びチャネル層１９が成長されるので、その成長中に不可避的に取り込まれる不純物量を小さくできる。これ故に、ドリフト層１７及びチャネル層１９における抵抗の不均一を避けることができる。 （もっと読む）

【課題】外部磁場を用いることなく、電子スピン共鳴を生じさせること。
【解決手段】本発明は、半導体からなり、電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場が生じるチャネル１８と、前記チャネル内に前記第１有効磁場に起因して生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させる電極２４と、を具備する電子スピン共鳴生成装置である。 （もっと読む）

【課題】反りが抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】下地基板１の上にIII族窒化物層群を積層形成した半導体素子用のエピタキシャル基板１０において、III族窒化物層群が、少なくとも２層以上のIII族窒化物層が積層された緩衝層２と、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０＜ｚ１≦１、ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物からなるチャネル層３と、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（０≦ｘ２≦１、０＜ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２＝１）なる組成のIII族窒化物からなる障壁層４と、を備え、緩衝層２の少なくとも１つが、格子空孔を有する格子空孔内在層２３であるようにする。 （もっと読む）

【課題】ノーマリオフでオン抵抗の低いＨＦＥＴを実現すること。
【解決手段】ＨＦＥＴ１００は、第１キャリア走行層１０３上の互いに離間した２つの領域上に、２つに分離して形成されたノンドープのＧａＮからなる第２キャリア走行層１０４と、２つの分離した第２キャリア走行層１０４上にそれぞれ位置するＡｌＧａＮからなるキャリア供給層１０５を有している。第２キャリア走行層１０４とキャリア供給層１０５は、第１キャリア走行層１０３上に選択的に再成長させて形成した層である。第２キャリア走行層１０４とキャリア供給層１０５のヘテロ接合界面１１０は平坦性が高く、そのヘテロ接合界面１１０近傍は再成長に伴って混入した不純物はほとんど見られないため、２ＤＥＧの移動度を低下させることがなく、オン抵抗が低減されている。 （もっと読む）

【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６が順に形成され、ゲート電極１１１が高濃度ｐ型ＧａＮ層１０６とオーミック接合する。アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 （もっと読む）

【課題】ショットキー接合の逆方向特性についての信頼性が高い半導体素子を実現可能な、半導体素子用のエピタキシャル基板を提供する。
【解決手段】下地基板１の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成した半導体素子用エピタキシャル基板１０が、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物からなるチャネル層３と、Ｉｎ_x2Ａｌ_y2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物からなる障壁層５とを備え、第２のIII族窒化物が、短距離規則度パラメータαが０＜α＜１の範囲をみたす短距離規則混晶であるようにする。 （もっと読む）

【課題】ゲート長が短い電界効果トランジスタを低コストで製造できる電界効果トランジスタの製造方法を提供すること。
【解決手段】基板上に、窒化物系化合物半導体からなるチャネル層および該チャネル層上に積層した上部層を含む半導体層を形成する工程と、半導体層の一部領域を少なくとも上部層からチャネル層に到る深さまでエッチングして、該チャネル層の表面の一部を底面部とし、エッチングによって露出した半導体層の側面を側壁部とする段差部を形成する工程と、段差部を含む半導体層の表面を覆うようにマスク層を形成し、該マスク層をエッチバックして該段差部のマスク層を残留させたマスク部を形成する工程と、イオン注入法によって、底面部のマスク部を除く領域にコンタクト領域を形成する工程と、マスク部を除去した後に、少なくとも段差部の底面部と側壁部とを覆うようにゲート絶縁膜およびゲート電極を順次形成する工程と、を含む。 （もっと読む）

ＩＩＩ−Ｎ材料層と、ＩＩＩ−Ｎ材料層の表面上に設けられた絶縁体層と、ＩＩＩ−Ｎ材料層から反対側の絶縁体層上記に設けられたエッチング停止層と、絶縁体層から反対側のエッチング停止層上に設けられた電極画定層とを備えるＩＩＩ−Ｎデバイスを開示する。電極画定層内には、凹部が形成される。凹部内には、電極が形成される。絶縁体は、特に電極とＩＩＩ−Ｎ材料層との間で、正確に制御された厚さを有することができる。 （もっと読む）

【課題】チャネルにおけるキャリア移動度が高く、ノーマリオフを実現する半導体装置を提供する。
【解決手段】 ｎ型ＧａＮキャップ層１８の開口部２８との界面（開口部境界面）は、複数のほぼ鉛直な面Ｓ１と、各面Ｓ１の間を補完するように形成された傾斜した面Ｓ３により構成されている。傾斜面はドライエッチングにより形成し、異方性エッチングによりダメージ層を除去する。縦型ＦＥＴ１では、ＧａＮ基板１０上に、六方晶のＧａＮ、ＡｌＧａＮを、｛ 0 0 0 1｝面を成長面として、エピタキシャル成長させており、ｎ型ＧａＮキャップ層１８における鉛直な面Ｓ１は、｛ 1-1 0 0｝面（ｍ面）となる。ｍ面は、Ｃ面とは異なり無極性面であるので、ｍ面を成長面として、ＧａＮ電子走行層２２、ＡｌＧａＮ電子供給層２６を再成長させると、ピエゾ電荷等の分極電荷がＡｌＧａＮ／ＧａＮヘテロ界面に生じない。よって、縦型ＦＥＴ１においては、よりノーマリオフに近づけることが可能となる。 （もっと読む）