【課題】結晶性の良好な化合物半導体層、特にIII族窒化物系化合物半導体層を有する半導体素子を作製する方法を提供する。
【解決手段】サファイア基板上に下地層を成膜する工程と、下地層上にＳｉＯ₂ 膜の帯状パターンマスクを形成し、次いで下地層及びサファイア基板の上部をエッチングして帯状の凸部と溝状の凹部とを交互に周期的に備えた凹凸構造を形成する工程と、その凹凸構造上にＧａＮ層を横方向成長法により成長させる工程と、この横方向成長工程の前（または後）に、識別マークを基板の少なくとも一方の面側に形成する工程と、識別マークを基準にして低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程とを含む。横方向成長工程において、低欠陥密度領域と高欠陥密度領域とが交互に周期的に形成されることを利用して、低欠陥密度領域の特定、および半導体素子形成領域の位置決めを行う。 （もっと読む）

【課題】チャネル層のキャリア濃度が増大することを避けてリークを低減できる構造を有する、窒化物電子デバイスを提供する。
【解決手段】半導体積層１５の斜面１５ａ及び主面１５ｃは、それぞれ、第１及び第２の基準面Ｒ１、Ｒ２に対して延在する。半導体積層１５の主面１５ｃは六方晶系III族窒化物のｃ軸方向を示す基準軸Ｃｘに対して５度以上４０度以下の範囲内の角度で傾斜すると共に、第１の基準面Ｒ１の法線と基準軸Ｃｘとの成す角度は第２の基準面Ｒ２の法線と基準軸Ｃｘとの成す角度より小さいので、チャネル層１９の酸素濃度を１×１０^１７ｃｍ^−３未満にすることができる。これ故に、チャネル層１９において、酸素添加によりキャリア濃度が増加することを避けることができ、チャネル層を介したトランジスタのリーク電流を低減できる。 （もっと読む）

【課題】ＩｎＡｌＮ／ＧａＮヘテロ構造を有し、かつオーミックコンタクト特性の優れた半導体素子用のエピタキシャル基板を提供する。
【解決手段】半導体素子用エピタキシャル基板１０Ａが、下地基板１と、ＧａＮからなるチャネル層３と、ＡｌＮからなるスペーサ層４と、III族元素としてＩｎとＡｌとＧａとを含む障壁層５と、を備え、障壁層が、Ｉｎ_xＡｌ_1-xＮ（０＜ｘ＜１）からなるマトリックス層にＧａ原子がドープされ、障壁層のＧａ原子の濃度が１．２×１０²⁰ｃｍ^-3以下であるようにする。 （もっと読む）

【課題】Ｓｉ基板の上に形成した窒化物半導体素子の生産性及び動作特性を向上させる。
【解決手段】窒化物半導体素子は、シリコン基板１０１の上に初期層１０２を介して形成された歪み抑制層１１０と、歪み抑制層の上に形成された動作層１２０とを備えている。歪み抑制層１１０は、第１のスペーサ層１１１と、第１のスペーサ層の上に接して形成された第２のスペーサ層１１２と、第２のスペーサ層の上に接して形成された超格子層１１３とを有している。第１のスペーサ層は、格子定数が第２のスペーサ層よりも大きい。超格子層は、第１の層１１３Ａ及び第１の層よりも格子定数が小さい第２の層１１３Ｂが交互に積層されている。超格子層の平均の格子定数は、第１のスペーサ層の格子定数よりも小さく且つ第２のスペーサ層の格子定数よりも大きい。 （もっと読む）

【課題】リーク電流が抑制された窒化物半導体、及び該窒化物半導体を備えた半導体素子を提供する。
【解決手段】Ａｌ原子，Ｇａ原子及びＩｎ原子から選択される１以上の金属原子と窒素原子とを少なくとも含むと共に、結晶面に対して垂直な転位線を持つらせん転位を有し、前記らせん転位の転位芯に相当する領域に位置された前記金属原子または窒素原子のうちの少なくとも一部が炭素原子で置換されている窒化物半導体である。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】 高い閾値電圧と、低いオン抵抗とを両立可能であり、かつ、パラレル伝導を抑制できる電界効果トランジスタを提供する。
【解決手段】
基板601上に、III族窒化物のバッファ層602、チャネル層603、障壁層605、およびキャップ層606が、前記順序で積層され、
各半導体層の上面は、(0001)結晶軸に垂直なIII族原子面であり、
バッファ層602は、格子緩和され、
障壁層605は、引っ張り歪みを有し、
チャネル層603およびキャップ層606が圧縮歪みを有するか、または、チャネル層603が格子緩和され、キャップ層606が引っ張り歪みを有し、
障壁層605上の一部の領域に、キャップ層606、ゲート絶縁膜607、およびゲート電極608が、前記順序で積層され、他の領域に、ソース電極609とドレイン電極610が形成されていることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】動作層に与える影響が小さく且つ絶縁性を向上した下地層を備えたトランジスタを実現できるようにする。
【解決手段】トランジスタは、基板３００の上に形成された下地層３０１と、下地層３０１の上に形成された窒化物半導体からなる動作層３０２とを備えている。下地層３０１は、複数の窒化物半導体層が積層された積層体である。下地層３０１は、遷移金属であるコバルト、ニッケル、ルテニウム、オスミウム、ロジウム及びイリジウムのうちの少なくとも１つを含む遷移金属含有層を有している。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】シリコン基板などの支持基板上に窒化物半導体膜を形成し、その窒化物半導体膜上にエピタキシャル層を形成した半導体ウェハを提供する。
【解決手段】支持基板と、上記支持基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に気相成長され形成された窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、ＧａＮ基板に設けられたイオン注入層を境として上記ＧａＮ基板から剥離されたＧａＮ薄膜であって、上記ＧａＮ薄膜は（０００−１）窒素面側を上記支持基板側に有し、（０００１）Ｇａ面側を上記窒化物半導体エピタキシャル層の気相成長面として有する。 （もっと読む）

【課題】Ｓｉ基板を成長基板として用いたIII 族窒化物半導体からなるＨＥＭＴの製造方法において、ウェハの反りを低減すること。
【解決手段】Ｓｉ基板１０上に形成されたバッファ層１１は、初期層１１０と厚さ４μｍ以上の複合層１１１が積層された構造である。初期層１１０は、６０ｎｍ以上の第１のＡｌＮ層１１０ａ、６０ｎｍ以上の第１のＧａＮ層１１０ｂが積層された構造であり、複合層１１１は、第２のＡｌＮ層１１１ａと、第２のＡｌＮ層１１１ａ上に形成された第２のＧａＮ層１１１ｂとからなる積層構造を複数回繰り返した構造である。第２のＡｌＮ層１１１ａに対する第２のＡｌＮ層１１１ａの厚さの比は４〜５である。複合層１１１形成時のＶ／III 比は、初期層１１０形成時よりも高くしている。バッファ層１１上には、電子走行層１２と電子供給層１３が形成されており、その総膜厚は１μｍ以上である。 （もっと読む）

【課題】ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供する。
【解決手段】時刻ｔ０で基板生産物を成長炉に配置した後に、摂氏９５０度まで基板温度を上昇する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、ｉ−ＧａＮ膜を成長する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、ｉ−ＡｌＧａＮ膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素の供給を開始して、成長炉のチャンバ中においてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。窒素の雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。 （もっと読む）

【課題】イオン注入したダイヤモンドの高温高圧アニールにより起こるダイヤモンド表面のエッチングを防ぎ、従来の方法では得られない高品質Ｐ型、Ｎ型ダイヤモンド半導体を得るダイヤモンド半導体の作製方法を提供すること。
【解決手段】ダイヤモンド基板５−１１を用意し、そのダイヤモンド基板５−１１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとして基板温度７００℃でダイヤモンド薄膜５−１２を１μｍ積層する。上記ダイヤモンド薄膜５−１２にイオン注入装置を用い、加速電圧６０ｋＶ、ドーズ量１×１０^１４ｃｍ^−２でドーパントを打ち込む。その後、イオン注入ダイヤモンド薄膜５−１３上に保護層（白金）５−１４を形成する。表面に保護層５−１４が形成されたイオン注入ダイヤモンド薄膜５−１３を、超高温高圧焼成炉内に配置し、３．５ＧＰａ以上、６００℃以上の圧力、温度下でアニールする。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】 チャネルのしきい値電圧がより高いエンハンスメント型の電界効果型トランジスタを提供する。
【解決手段】 複数層の窒化物半導体を有する電界効果トランジスタにおいて、複数層の窒化物半導体のうち、電界効果トランジスタのキャリアが走行するチャネル層半導体１０２と、チャネル層半導体１０２よりも下層にあって、チャネル層半導体１０２よりもバンドギャップの大きい窒化物半導体からなる下方障壁層半導体１０４と、チャネル層半導体１０２と下方障壁層半導体１０４との間にあって、バンドギャップが下方障壁層半導体１０４のバンドギャップより大きい薄高障壁層半導体１０３とを設ける。 （もっと読む）

【課題】ノーマリオフ特性が安定的に得られる窒化物半導体装置を提供すること。

【解決手段】基板１と、基板１上に形成され、且つ、ヘテロ接合界面２２ａを有する窒化物半導体層２と、窒化物半導体層２に形成されたリセス３と、を備える窒化物半導体装置であって、
窒化物半導体層２は、基板１上に形成されたＡｌｘ１Ｉｎｘ２Ｇａ１−ｘ１−ｘ２Ｎ（０≦ｘ１＜１、０≦ｘ２≦１、０≦（ｘ１＋ｘ２）≦１）からなるキャリア走行層２２と、キャリア走行層２２上に形成されたＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ１＜ｙ）からなる第１の層２３１、第１の層２３１上に形成されたＧａＮからなる第２の層２３２、及び、第２の層上に形成されたＡｌｚＧａ１−ｚＮ（０＜ｚ≦１、ｘ１＜ｚ）からなる第３の層２３３を有するキャリア供給層２３と、を備え、
凹部３は、第３の層２３３を貫通し、凹部底面３１において第２の層２３２の主面が露出するように形成される。 （もっと読む）

【課題】炭化珪素基板を用いた接合型ＦＥＴにおいて、ゲート・ソース間のｐｎ接合領域において生じるリーク電流を低減する。
【解決手段】炭化珪素基板を用いたトレンチ型接合ＦＥＴにおいて、トレンチ５の側壁および底面に窒素を導入することにより、トレンチ５の表面にｎ型層８およびｎ^＋型層９を形成する。これによりｐ^＋型ゲート領域４とｎ^＋型ソース領域３との接合領域であるｐｎ接合領域はダメージの多いトレンチ５の側壁ではなく半導体基板２１の主面において露出し、また、その露出する領域は狭まるため、ｐｎ接合領域におけるリーク電流を低減することができる。 （もっと読む）

【課題】シリコン基板の上に形成され、優れた高周波特性を有する窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、シリコン基板１０１と、シリコン基板１０１の上に形成された窒化物半導体からなるバッファ層１０２と、バッファ層１０２の上に形成された窒化物半導体からなる能動層１０３とを備えている。バッファ層は、シリコン基板１０１と接して形成された第１の層１２１と、第１の層１２１及び能動層１０３と接して形成された第２の層１２２とを含む。第１の層１２１と第２の層１２２との界面における炭素濃度は、１×１０¹⁹原子／ｃｍ³以上且つ１×１０²¹原子／ｃｍ³以下であり、第２の層１２２は、炭素濃度が第１の層１２１と接する部分において最も高く、能動層１０３と接する部分において最も低い。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減と、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】ｎ^-型チャネル層２の表面に直接ｐ⁺型ゲート領域４を形成し、ｐ⁺型ゲート領域４のうちｎ^-型チャネル層２と接する部分と比較して、ｎ^-型チャネル層２から離れた部分が幅広となるようにする。そして、ｐ⁺型ゲート領域４のうち幅広とされた部分がｎ^-型チャネル層２から所定距離離れるようにする。例えば、ｎ^-型チャネル層２に凹部２ａを形成し、この凹部２ａ内にｐ⁺型ゲート領域４を形成する。 （もっと読む）