【課題】印刷可能半導体素子を製造するとともに、印刷可能半導体素子を基板表面上に組み立てるための方法及びデバイス、及び伸張形態で良好な性能が得られる伸縮可能な半導体構造及び伸縮可能な電子デバイスを提供する。
【解決手段】予め歪みが加えられた拡張状態の弾性基板が与えられる。印刷可能な半導体構造の内面の少なくとも一部を、予め歪みが加えられた拡張状態の弾性基板の外面に対して結合される。半導体構造の内面を湾曲させることにより弾性基板を少なくとも部分的に緩和状態へと弛緩させる。湾曲した内面を有する半導体構造が弾性基板から他の基板、好ましくはフレキシブル基板へと転写される。 （もっと読む）

【課題】光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。
【解決手段】ａ）基板１を用意するステップと、ｂ）第１エピタキシャル半導体層３を基板１の上に設けるステップと、ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法を開示する。対応する半導体デバイス、電子回路および装置も開示している。 （もっと読む）

【課題】常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 （もっと読む）

【課題】平坦性が向上した半導体基板を基礎として、特性の高性能化された半導体発光素子を提供する。
【解決手段】ｐ型電極３２と、ｎ型電極３１と、ｐ型電極３２に接続され、複数のｐ型窒化物系III−Ｖ族化合物半導体からなるｐ型積層構造（１６〜２０）と、ｎ型電極３１に接続され、複数のｎ型窒化物系III−Ｖ族化合物半導体であるｎ型積層構造（１１〜１４）と、ｐ型積層構造（１６〜２０）とｎ型積層構造（１１〜１４）との間に形成されたＩｎＧａＮからなる多重井戸構造を備える活性層１５とを備え、ｎ型積層構造が、ＧａＮ層１１と、ＧａＮ層１１上に形成されたドープ層１０と、ドープ層１０上に設けられた窒化物系III−Ｖ族化合物半導体層１２と、窒化物系III−Ｖ族化合物半導体層１２よりも活性層１５側に設けられた超格子層１３とを含む。 （もっと読む）

【課題】 高周波特性を確保し、サイズを小型化し、かつ製造が容易な、正孔の蓄積を解消できる、耐圧性に優れた、半導体装置等を提供する。
【解決手段】 ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）であって、非導電性基板１上に位置する、チャネルとなる二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を形成する再成長層７（５，６）と、再成長層に接して位置する、ソース電極１１、ゲート電極１３およびドレイン電極１５を備え、ソース電極１１が、ゲート電極１３に比べて、非導電性基板１から遠い位置に位置することを特徴とする。 （もっと読む）

【課題】窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようにする。
【解決手段】ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域１２１，第１領域１２１より厚く形成された第２領域１２２，および、第１領域１２１と第２領域１２２との間に形成されて主表面が半極性面とされた第３領域１２３を備える半導体層１０１を備える。また、窒化物半導体装置は、第１領域１２１における半導体層１０１の上に形成されたドレイン電極１０２と、第２領域１２２における半導体層１０１の上に形成されたソース電極１０３と、第３領域１２３における半導体層１０１の上に形成されたゲート電極１０４とを備える。 （もっと読む）

【課題】窒化物半導体により、反転型のＨＥＭＴが構成された半導体装置において、半導体装置の形成を容易としつつ２ＤＥＧを効果的に形成する。
【解決手段】窒化物半導体からなる下地層１５の（０００１）面上に、窒化物半導体からなる電子供給層１７、窒化物半導体からなる電子走行層１９の順に積層され、電子走行層１９における電子供給層１７と反対の面上に、ゲート電極２１、ソース電極２３、及びドレイン電極２５が設けられている。そして、電子走行層１９における電子供給層１７側に、二次元電子ガスが形成される。このような反転型のＨＥＭＴが構成された半導体装置１０において、分極の正方向を［０００１］方向とした場合、電子供給層１７の自発分極とピエゾ分極の和Ｐ２が、電子走行層１９の自発分極とピエゾ分極の和Ｐ１よりも大きくなっている。 （もっと読む）

【課題】高特性かつ手頃な価格の複合ＧａＮ基板およびその製造方法ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法を提供する。
【解決手段】本複合ＧａＮ基板１は、比抵抗が１Ωｃｍ未満の導電性ＧａＮ基板１０と、導電性ＧａＮ基板１０上に配置された比抵抗が１×１０⁴Ωｃｍ以上で厚さが５μｍ以上の半絶縁性ＧａＮ層２０と、を含む。本ＩＩＩ族窒化物半導体デバイス２は、上記の複合ＧａＮ基板１と、複合ＧａＮ基板１の半絶縁性ＧａＮ層２０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層３０と、を含む。 （もっと読む）

【課題】DWB法における貼り合わせ時にIII-V族化合物半導体層が受けるダメージを小さくするとともに、受けたダメージの影響および界面準位の影響を低く抑え、高いキャリアの移動度を有するIII-V族MISFETを提供する。
【解決手段】ベース基板１０２と第１絶縁体層１０４と半導体層１０６とを有し、ベース基板１０２、第１絶縁体層１０４および半導体層１０６が、ベース基板１０２、第１絶縁体層１０４、半導体層１０６の順に位置し、第１絶縁体層１０４が、アモルファス状金属酸化物またはアモルファス状金属窒化物からなり、半導体層が、第１結晶層１０８および第２結晶層１１０を含み、第１結晶層１０８および第２結晶層１１０が、ベース基板１０２の側から、第１結晶層１０８、第２結晶層１１０の順に位置し、第１結晶層１０８の電子親和力Ｅ_ａ１が、第２結晶層１１０の電子親和力Ｅ_ａ２より大きい半導体基板を提供する。 （もっと読む）

【課題】チャネル層及びバリア層のＡｌ組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスを提供する。
【解決手段】第１の半導体層１３は、歪みを含む。第１の半導体層１３の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）は、無歪みのＡｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（１３）とＡｌ_ＸＧａ_１−ＸＮの格子定数ｄ（２１）との間の中間値を有する。歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数ｄ（１３）と無歪みのＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（１５）との差△１は、格子定数ｄ０（１５）と格子定数ｄ０（１３）との差△２より小さくなる。差分（△２−△１）に応じて、歪んだＡｌ_ＹＧａ_１−ＹＮ上に成長可能な歪んだＡｌ_ＺＧａ_１−ＺＮのＡｌ組成を増加でき、Ａｌ_ＹＧａ_１−ＹＮとＡｌ_ＺＧａ_１−ＺＮのＡｌ組成差を０．５以上にできる。 （もっと読む）

【課題】ｐ型不純物のドーピングおよびそのｐ型不純物の活性化を必要とすることなく、簡便かつ低コストでノーマリオフ型ＨＦＥＴを提供する。
【解決手段】ノーマリオフ型ＨＦＥＴは、厚さｔ_１のアンドープＡｌ_ｘＧａ_１−ｘＮ層（１１）、この層（１１）へ電気的に接続されかつ互いに隔てられて形成されたソース電極（２１）とドレイン電極（２２）、これらソース電極とドレイン電極との間でＡｌ_ｘＧａ_１−ｘＮ層上に形成された厚さｔ_２のアンドープＡｌ_ｙＧａ_１−ｙＮ層（１２）、ソース電極とドレイン電極との間においてＡｌ_ｙＧａ_１−ｙＮ層の部分的領域上でメサ型に形成された厚さｔ_３のアンドープＡｌ_ｚＧａ_１−ｚＮ層（１３）、およびＡｌ_ｚＧａ_１−ｚＮ層上に形成されたショットキーバリア型ゲート電極（２３）を含み、ｙ＞ｘ＞ｚおよびｔ_１＞ｔ_３＞ｔ_２の条件を満たすことを特徴としている。 （もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）

【課題】シリコン基板を下地基板とし、基板サイズに比して問題ない程度に反りが抑制され、半導体素子の作製に好適なエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板が、シリコン単結晶からなる下地基板と、下地基板の上に形成された複数のIII族窒化物層からなるIII族窒化物層群と、を備えており、下地基板が、所定のｎ型ドーパントが添加されてなることでｎ型の導電性を有し、かつ、比抵抗が０．１Ω・ｃｍ以下であり、複数のIII族窒化物層がそれぞれ、少なくともＡｌまたはＧａを含み、エピタキシャル基板の反り量をＳＲ（単位：μｍ）、窒化物層群の総膜厚をｔｅ（単位：μｍ）、下地基板の膜厚をｔｓ（単位：ｍｍ）、下地基板の直径をｄｓ（単位：ｍｍ）とするときに、規格化反り指数ＫがＫ＝｛（ＳＲ／ｔｅ）×（ｔｓ／ｄｓ）²｝≦１×１０^-3なる関係式をみたすようにする。 （もっと読む）

【課題】バッファ層からキャリア層への不純物拡散による悪影響を排除することができる。
【解決手段】このバッファ層２０における最下部には超格子層（第１の領域）２１が配され、その上には拡散防止下部層２２、拡散防止層（第２の領域）２３、拡散防止上部層２４が順次形成されている。基板１１上に形成されたバッファ層２０、キャリア層３０中においては、バッファ層２０中の超格子層２１のみに意図的に不純物がドーピングされ、他の層はノンドープである。そのｃ軸方向が膜厚方向であり、ａ軸は成長層の面内方向（膜厚方向と垂直な方向）となる。ａ軸格子定数は膜厚方向にわたりほぼ一定となるのに対し、ｃ軸格子定数は拡散防止層２３で極大値をとる。 （もっと読む）

【課題】III族窒化物半導体を主材料として含むＦＥＴにおいて、ゲート−ドレイン間に高電圧を印加した場合でも、素子の劣化が発生し難くし、より信頼度を高くしたＦＥＴの提供。
【解決手段】基板上１０に、［０００１］または［０００−１］結晶軸に平行な成長モードにて、格子緩和したバッファ層１１、チャネル層１２、電子供給層１３をこの順にそれぞれＩＩＩ族窒化物半導体を用いて形成された積層構造にあって、バッファ層１１と電子供給層１３の内、チャネル層１２のＩＩＩ族原子面側にある層は、チャネル層１２のＶ族原子面側にある層よりもａ軸長が大きく、電子供給層１３は、チャネル層１２よりもバンドギャップが大きい、電界効果トランジスタを備える。 （もっと読む）

【課題】窒化物半導体を用いた電界効果トランジスタで、トランジスタの特性を低下させることなく高い密度のドレイン電流が実現できるようにする。
【解決手段】主表面を（０００１）面とした第１窒化物半導体からなるチャネル層１０１と、チャネル層１０１の上に形成された第１窒化物半導体より大きなバンドギャップエネルギーの窒化物半導体からなる第１障壁層１０２と、ゲート電極１０４が形成されたゲート形成領域１２１を挟んだソース形成領域１２２およびドレイン形成領域１２３の第１障壁層１０２の上に形成され、第２窒化物半導体より大きなバンドギャップエネルギーの第３窒化物半導体からなる第２障壁層１０５および第３障壁層１０６と、第２障壁層１０５および第３障壁層１０６の上に形成された第２窒化物半導体からなる第４障壁層１０７および第５障壁層１０８とを備える。 （もっと読む）

【課題】ゲート動作に関与する結晶表面における表面電荷蓄積を大幅に低減し、ピンチオフ特性が得られる、高性能のＩｎＮ系ＦＥＴを提供すること。
【解決手段】チャネル層としてＩｎＮ系半導体を含む電界効果トランジスタである半導体装置であって、ＩｎＮ系半導体でなるチャネル層２の表面（ｃ面）に、段差を形成して窒化物半導体の六方晶結晶のａ面もしくはｍ面でなる側壁面２ａを形成し、この側壁面２ａにゲート電極６が配置され、ゲート電極６を挟むようにソース電極３とドレイン電極４がｃ面上に形成されている。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａの上に設けられる。第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上の素子分離領域に初期層３を選択的に形成し、初期層３上を含むＳｉ基板１上の全面に化合物半導体の積層構造４を形成して、積層構造４は、素子分離領域では初期層３と共に素子分離構造４Ｂとなり、素子形成領域ではソース電極５、ドレイン電極６及びゲート電極７が形成される素子形成層４Ａとなる。 （もっと読む）