【課題】窒化物半導体を用いた電界効果トランジスタのしきい値電圧がより容易に制御できるようにする。
【解決手段】基板１０１の上に形成されたＧａＮからなる緩衝層１０２と、緩衝層１０２の上に形成されたＡｌＧａＮからなる障壁層１０３と、障壁層１０３の上に形成されたゲート電極１０４とを備える。また、障壁層１０３の上にゲート電極１０４を挟んでゲート電極１０４とは離間して形成されたソース電極１０５およびドレイン電極１０６を備える。加えて、障壁層１０３とゲート電極１０４との間に形成されたＩｎＡｌＮからなるキャップ層１０７を備える。 （もっと読む）

【課題】基板の外周部においてクラックの発生が抑制される半導体結晶基板を提供する。
【解決手段】半導体結晶基板１１０と、基板１１０の表面に窒化物により形成された保護層１２０と、を有し、保護層１２０は、基板１１０の外周部となる周辺領域１２０ａはアモルファス状態であり、基板１１０の周辺領域よりも内側の内部領域１２０ｂは結晶化している。 （もっと読む）

【課題】コストメリットがあり、かつ、特性の優れた高周波動作用の半導体素子を実現できるエピタキシャル基板を提供する。
【解決手段】導電性を有するＳｉＣまたはＳｉからなる基材の上に、絶縁性を有する第１のIII族窒化物からなる下地層をＭＯＣＶＤ法によって、表面に実質的に非周期的な凹凸構造を有するようにかつ、表面の平均粗さが０．５μｍ以上１μｍ以下となるように、エピタキシャル形成し、下地層の上に、ＧａＮからなるチャネル層をエピタキシャル形成し、チャネル層の上に、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）からなる障壁層をエピタキシャル形成する。 （もっと読む）

【課題】ゲート電極によるチャネルのポテンシャル制御性を大幅に向上させ、信頼性の高い所期の高耐圧及び高出力を得ることのできる化合物半導体装置を実現する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、Ｓｉ基板１と、Ｓｉ基板１の上方に形成された電子走行層２ｂと、電子走行層２ｂの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたソース電極４、ドレイン電極５及びゲート電極６とを含み構成されており、電子走行層２ｃは、平面視でソース電極４とドレイン電極５とを結ぶ方向と交差する方向に並ぶ複数の段差、例えば第１の段差２ｃａ、第２の段差２ｃｂ、第３の段差２ｃｃを有する。 （もっと読む）

【課題】ｐ型のＧａＮ系半導体装置を提供する。
【解決手段】第１導電型のキャリアガスが発生した第１チャネル層１０６と、第１チャネル層１０６上に、第１チャネル層１０６よりバンドギャップが大きいＧａＮ系半導体で形成されたバリア層１１０と、バリア層１１０上に、バリア層１１０よりバンドギャップが小さいＧａＮ系半導体で形成され、第２導電型のキャリアガスが発生した第２チャネル層１１２と、第２チャネル層１１２にオーミック接続する第１ソース電極１１８と、第２チャネル層にオーミック接続する第１ドレイン電極１２０と、第１ソース電極１１８及び第１ドレイン電極１２０の間に形成された第１ゲート電極１２２と、を備え、第２導電型のキャリアガスのキャリア濃度が、第１ゲート電極１２２の下の領域で、第１ソース電極１１８及び第１ドレイン電極１２０の間の他の領域より低く、かつ、第１ゲート電極１２２により制御されるＧａＮ系半導体装置。 （もっと読む）

【課題】材料の熱膨張係数の差に起因するクラック等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成されたＧａＮ系化合物半導体積層構造３と、基板１とＧａＮ系化合物半導体積層構造３との間に設けられたＡｌＮ系の応力緩和層２と、が設けられている。応力緩和層２のＧａＮ系化合物半導体積層構造３と接する面に、深さが５ｎｍ以上の窪み２ａが２×１０¹⁰ｃｍ^-2以上の個数密度で形成されている。 （もっと読む）

【課題】化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供する。
【解決手段】シリコン単結晶の基板１２と、基板上に形成される化合物半導体の第１の半導体層１６と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層１８と、障壁層上に形成され、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層２０と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層２２とを有することを特徴とする化合物半導体基板。 （もっと読む）

【課題】逆方向漏れ電流が抑制されてなるとともに二次元電子ガスの移動度が高い半導体素子を提供する。
【解決手段】下地基板１の上にIII族窒化物層群を（０００１）結晶面が基板面に対し略平行となるよう積層形成したエピタキシャル基板１０と、ショットキー性電極９と、を備える半導体素子２０において、エピタキシャル基板１０が、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｚ１＞０）なる組成の第１のIII族窒化物からなるチャネル層３と、Ｉｎ_x2Ａｌ_y2Ｎ（ｘ２＋ｙ２＝１、ｘ２＞０、ｙ２＞０）なる組成の第２のIII族窒化物からなる障壁層５と、ＧａＮからなり障壁層５に隣接する中間層６ａと、ＡｌＮからなり中間層に隣接するキャップ６ｂ層と、を備え、ショットキー性電極９がキャップ層６ｂに接合されてなるようにする。 （もっと読む）

【課題】チャネルへの電子供給能力が改善されたIII−Ｖ族ＦＥＴを提供する。
【解決手段】基板２の上には、ナローバンドギャップ材料のチャネル層４が形成される。チャネル層４の上のソース領域には、ワイドバンドギャップ材料のコンタクト層６が形成される。ソースコンタクト層６は、１×１０^１９ｃｍ^−３以上の濃度でドーピングされる。ＦＥＴ１は、ソースコンタクト層６によってアンドープのチャネル層４に直接キャリアが注入されるように構成される。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】種結晶を用いた昇華システムにおいて形成された結晶の欠陥レベルが低く、より大きく、高品質のＳｉＣ単結晶ウェハを製造する方法を提供する。
【解決手段】少なくとも約１００ｍｍの直径と、約２５ｃｍ^−２未満のマイクロパイプ密度とを有し、また、３Ｃ、４Ｈ、６Ｈ、２Ｈおよび１５Ｒポリタイプからなる群から選択されるポリタイプを有するＳｉＣ単結晶ウェハ。なお、マイクロパイプ密度は、表面上にある全マイクロパイプの総数を、ウェハの表面積で割ったものを表す。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】高耐圧なＩＩＩ−窒化物デバイスを提供する。
【解決手段】半導体基板１、基板１上の活性層のスタックであって、それぞれの層はＩＩＩ−窒化物材料を含むスタック２−５、スタック２−５上のゲート８、ソース９およびドレインコンタクト１０、および基板１の裏側（活性層のスタックに接する側に対向する側）から基板１に接する活性層のスタックの下層まで基板中を延びるトレンチであって、トレンチはドレイン領域を完全に囲み、ドレインに向かうゲート領域の端と、ゲートに向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチを含むＩＩＩ−窒化物デバイス。 （もっと読む）

【課題】ウルツ鉱型結晶構造の半導体を用いた電界効果トランジスタで、電極との接触抵抗を高くすることなく、バンドギャップエネルギーのより大きな半導体から障壁層が構成できるようにする。
【解決手段】ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。電流トンネル層１０５の分極電荷は、障壁層１０３の分極電荷よりも大きい。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈ（閾値電圧）が高い窒化物半導体装置の提供。
【解決手段】アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８と電気的に接続された第１主電極１１６、１１８と、チャネル層１０８の上方に形成された制御電極１２０と、を備え、バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域１２６を有する窒化物半導体装置１００。 （もっと読む）

【課題】高い抵抗率（例えば、１×１０^５Ωｃｍ以上、１×１０^１２Ωｃｍ以下）、良好な抵抗率の均一性（例えば、ウエハ表面積の８０％に相当するウエハ内周側の位置での抵抗率のバラツキが±３０％以下）、及び良好な結晶性（例えば、Ｘ線（００４）回折の半値幅が３０〜３００秒）を有する半絶縁性窒化物半導体ウエハ、半絶縁性窒化物半導体自立基板及びトランジスタ、並びに半絶縁性窒化物半導体層の成長方法及び成長装置を提供する。
【解決手段】窒化物半導体層の成長方法は、基板上にIII族原料ＧａＣｌを連続的又は断続的に供給するとともに、窒素原料ＮＨ_３と半絶縁性を付与する半絶縁性ドーパント原料Ｃｐ_２Ｆｅとを交互に供給して基板上に半絶縁性窒化物半導体層を成長させる。 （もっと読む）

【課題】転位密度を低減させるバッファ層を有する半導体素子を提供する。
【解決手段】基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、バッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層と、第１の格子定数と第２の格子定数との間の第３の格子定数を有する第３半導体層とが順に積層した複合層を少なくとも一層有する半導体素子。 （もっと読む）

【課題】リーク電流が低減された窒化物系半導体素子及びその製造方法を提供する。
【解決手段】基板１０と、基板１０の上方に形成されたバッファ領域３０と、バッファ領域３０上に形成された活性層７０と、活性層上に形成された少なくとも２つの電極７２、７４、７６とを備え、バッファ領域３０は、格子定数の異なる複数の半導体層３１、３２、３３を含み、バッファ領域３０の表面に、基板１０の裏面より低い電位を与え、基板１０の裏面とバッファ領域３０の表面との間の電圧をバッファ領域３０の膜厚に応じた範囲で変化させたときの基板１０の裏面およびバッファ領域３０の表面との間の静電容量が略一定である半導体素子１００を提供する。 （もっと読む）

【課題】厚膜化が可能で、反りが小さく、かつリーク電流が小さい半導体素子を提供する。
【解決手段】基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１半導体層と、第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第３半導体層と、第４半導体層と、第５半導体層とが順に積層した複合層を少なくとも一層有し、第４半導体層の格子定数は、第３半導体層と第５半導体層の間の格子定数を有する半導体素子。 （もっと読む）

【課題】ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する。
【解決手段】ＳｉＣ層１０にＳｉＯ_２層を形成し、次いで、熱伝導率を高めるためにダイアモンド層１１を形成する。そして、ＳｉＣ層１０の厚さを低減し、ダイアモンド層１１及びＳｉＣ層１０の向きを逆にしてダイアモンド１１を基板とする。次いで、ＳｉＣ層１０上に、バッファ層１６、ヘテロ構造層１４及び１５を形成する。 （もっと読む）