化合物半導体基板
【課題】化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供する。
【解決手段】シリコン単結晶の基板１２と、基板上に形成される化合物半導体の第１の半導体層１６と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層１８と、障壁層上に形成され、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層２０と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層２２とを有することを特徴とする化合物半導体基板。
【解決手段】シリコン単結晶の基板１２と、基板上に形成される化合物半導体の第１の半導体層１６と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層１８と、障壁層上に形成され、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層２０と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層２２とを有することを特徴とする化合物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造に用いられる化合物半導体基板に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）等の化合物半導体は、シリコン（Ｓｉ）より広いバンドギャップを有しており、各種半導体素子、例えば、高電子移動度トランジスタ、すなわちＨｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）へ適用することで、素子特性の大幅な向上が期待できる。
【０００３】
ＨＥＭＴに用いられる化合物半導体基板としては、例えば、Ｓｉ単結晶基板上に、複数の化合物半導体層を形成したものがある。図５は、従来技術の一例である化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【０００４】
図５に示すＨＥＭＴでは、シリコン（Ｓｉ）等の基板５２上に、多層構造の中間層（バッファ層）５４と、電子走行層５６と、電子供給層５８とがこの順に積層され、ヘテロ接合構造が構成されている。そして、電子供給層５８上には、ソース電極７０ａ、ゲート電極７０ｂ、およびドレイン電極７０ｃが形成されている。なお、必要に応じて、ソース電極７０ａおよびドレイン電極７０ｃと、電子供給層５８との間に、コンタクト抵抗を低減させる目的で、図示しないコンタクト層が形成されていてもよい。
【０００５】
このような構成のＨＥＭＴでは、電子走行層５６と電子供給層５８とのヘテロ接合界面直下に形成される２次元電子ガスをキャリアとして利用する。ソース電極７０ａとドレイン電極７０ｃに電圧を印加し、ゲート電極７０ｂによりトランジスタを作動させると、ソース電極７０ａから電子走行層５６に供給された電子が２次元電子ガス層中を高速で移動し、ドレイン電極７０ｃに到達する。このとき、ゲート電極７０ｂに加える電圧を制御してゲート電極７０ｂ直下の空乏層の厚さを変化させることで、ソース電極７０ａからドレイン電極７０ｃへ移動する電子、すなわちドレイン電流を制御できる。
【０００６】
ところで、ＨＥＭＴでは、高いストレス電界を印加した場合、電流コラプスと呼ばれる現象により、電界ストレス印加前後でドレイン電流量が低下するという問題がある。この電流コラプスは、半導体素子に電流を流した際に、電子トラップ、その他の要因により、２次元電子ガス層中の電子の移動が妨げられるためと考えられる。そこで、ＨＥＭＴにおいて、素子性能を維持しつつ、この電流コラプスを効果的に低減するための、さまざまな方法が提案されている。
【０００７】
例えば、特許文献１には、電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させるＨＥＭＴが開示されている。このＨＥＭＴは、基板上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層、バッファ層、電子走行層および電子供給層をこの順に積層して備える。そして、バッファ層には高抵抗化のための炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下、かつＨＥＭＴの耐圧が急激に変化する濃度以上とされる。そして、電子走行層の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上、かつＨＥＭＴの耐圧が急激に変化する厚さ以下とされる。
【０００８】
また、特許文献２には、ノーマリオフ動作を実現するとともに、電流コラプス現象が抑制されたヘテロ接合を有する半導体装置が開示されている。この半導体装置は、窒化ガリウム（ＧａＮ）の半導体下層と、半導体下層の表面に設けられている窒化ガリウムアルミニウム（ＡｌＧａＮ）の半導体上層と、半導体上層の表面に設けられている絶縁ゲート部を備える。そして、半導体下層と半導体上層は、ヘテロ接合を構成し、半導体上層は、中間領域にマグネシウムを含むδドープ層を有する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２５１１４４号公報
【特許文献２】特開２００９−２８９８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に開示されている技術は、電子走行層に対して、高いストレス電圧を印加した場合に発生する電流コラプスを抑制する方法として、電子走行層の厚さを最適化したものである。しかしこの場合、必要以上に電子走行層の膜厚が厚くなることが避けられない。よって、化合物半導体層全体の膜厚が大きくなることによる転位や反りの増加に対して、必ずしも十分に対応できているとはいえなかった。
【００１１】
特許文献２に開示されている技術は、電流コラプスが抑制されたヘテロ接合を実現する方法として、中間領域にマグネシウムを含むδドープ層を形成する。これにより、ヘテロ接合の表層領域において、電流コラプスの原因となるトラップを消滅させるという点に特徴があるものといえる。しかしこの方法では、電子走行層やバッファ層に存在するヘテロ接合の表層領域より深いトラップに起因する電流コラプスに対しては、十分な効果が見込めないという点が懸念される。
【００１２】
本発明は、上記技術的課題を解決するためになされたものであり、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一態様の化合物半導体基板は、シリコン単結晶の基板と、前記基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、前記第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、前記障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、前記第２の半導体層上に形成され、前記第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、を有することを特徴とする。
【００１４】
上記態様の化合物半導体基板において、第１の半導体層が第２の半導体層よりも高抵抗であることが望ましい。
【００１５】
上記態様の化合物半導体基板において、第１の半導体層と障壁層、および、障壁層と第２の半導体層は、それぞれの境界面において格子整合していることが望ましい。
【００１６】
上記態様の化合物半導体基板において、第１の半導体層がＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）、障壁層がＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）、第２の半導体層がＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）、第３の半導体層がＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体であることが望ましい。
【発明の効果】
【００１７】
本発明によれば、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態の化合物半導体基板の構造を示す概略断面図である。
【図２】窒化物半導体の格子定数とバンドギャップエネルギーを示す図である。
【図３】実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【図４】実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴのバンド図である。
【図５】従来技術の一例である化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【発明を実施するための形態】
【００１９】
以下、本実施の形態を、図面を参照してより詳細に説明する。
【００２０】
（第１の実施の形態）
本実施の形態の化合物半導体基板は、シリコン単結晶の基板と、基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、を備えている。なお、本明細書中濃度の単位は、「／ｃｍ３」で示すが、「ａｔｏｍｓ／ｃｍ３」と同義である。
【００２１】
本実施の形態においては、特にＨＥＭＴの製造に好適な化合物半導体基板を例に説明する。本実施の形態の化合物半導体基板を用いることで、高い性能と信頼性を両立させるＨＥＭＴを製造することが可能である。
【００２２】
図１は、実施の形態の化合物半導体基板の構造を示す概略断面図である。本実施の形態の化合物半導体基板１０は、シリコン（Ｓｉ）単結晶の基板１２上に、例えば窒化物半導体の中間層１４が形成される。そして、中間層１４上には、例えば窒化物半導体の第１の半導体層１６が形成される。
【００２３】
また、第１の半導体層１６上には、第１の半導体層１６よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の障壁層１８が形成されている。また、障壁層１８上には、障壁層１８よりもバンドギャップエネルギーの小さい、例えば窒化物半導体の第２の半導体層２０が形成されている。
【００２４】
さらに、第２の半導体層２０上には、第２の半導体層２０よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の第３の半導体層２２が形成されている。
【００２５】
中間層１４は、Ｓｉ単結晶の基板１２と第１の半導体層１６の熱膨張係数の違いによる反りと、格子定数の違い、すなわち格子不整合によるミスフィット転位発生を抑える目的で形成される。バッファ層とも称される。
【００２６】
一般的には、中間層１４には２層または３層の窒化物半導体層を１対以上積層した多層構造が用いられる。例えば、厚さ１０〜５０ｎｍの単結晶ＡｌＮによる第一層と、厚さ５０〜２００ｎｍの単結晶ＧａＮによる第二層を交互に５〜４０層程度積層することによって形成される。本実施の形態においては、特に中間層１４の構造を限定するものではない。しかし、多層構造の中間層１４を用いることが製造上の容易性や制御性の点で好ましい。
【００２７】
第１の半導体層１６は、例えばＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）で表される化合物半導体で形成される。例えばＧａＮである。また、膜厚は、例えば、５００〜２０００ｎｍ程度である。
【００２８】
第１の半導体層１６は、例えば、炭素（Ｃ）を不純物として含有する高抵抗層である。第１の半導体層１６の抵抗は、第２の半導体層２０の抵抗よりも高い。
【００２９】
そして、その炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である。なお、炭素以外にも不純物として、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）等を不純物として用いることも可能である。なお、炭素濃度は、例えばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて評価が可能である。
【００３０】
障壁層１８は、例えばＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）で表される化合物半導体で形成される。組成は、第１の半導体層１６よりもバンドギャップエネルギーが大きくなるよう設計される。
【００３１】
図２は、窒化物半導体の格子定数とバンドギャップエネルギーを示す図である。例えば、第１の半導体層１６がＧａＮである場合、Ａｌを含んだＡｌａＧａ１−ａＮ（０＜ａ≦１）とすることで、第１の半導体層１６よりもバンドギャップエネルギーを大きくすることが可能となる。バンドギャップエネルギーは、化合物半導体の組成が決まれば理論的に求めることができる。
【００３２】
障壁層１８は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、５〜５０ｎｍ程度である。
【００３３】
第２の半導体層２０は、例えばＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）で表される化合物半導体で形成される。組成は、障壁層１８よりもバンドギャップエネルギーが小さくなるよう設計される。例えば、障壁層１８がＡｌａＧａ１−ａＮ（０＜ａ≦１）である場合、ＧａＮとすることで、障壁層１８よりもバンドギャップエネルギーを小さくすることが可能となる。
【００３４】
第２の半導体層２０は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、１００〜１０００ｎｍ程度である。
【００３５】
第１の半導体層１６と、第２の半導体層２０が同一の組成の化合物半導体であることが化合物半導体基板１０の製造を容易にする観点から望ましい。
【００３６】
第３の半導体層２２は、例えばＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体で形成される。組成は、第２の半導体層２０よりもバンドギャップエネルギーが大きくなるよう設計される。例えば、第２の半導体層２０がＧａＮである場合、Ａｌを含んだＡｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）とすることで、第２の半導体層２０よりもバンドギャップエネルギーを大きくすることが可能となる。
【００３７】
第３の半導体層２２は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、１０〜５０ｎｍ程度である。
【００３８】
第１の半導体層１６のバンドギャップエネルギーをＥｇ１、障壁層１８のバンドギャップエネルギーをＥｇb、第２の半導体層２０のバンドギャップエネルギーをＥｇ2、とする場合に、バンドギャップエネルギーの差ΔＥｇＩ＝Ｅｇb−Ｅｇ１、ΔＥｇＩＩ＝Ｅｇb−Ｅｇ２が、０．５ｅＶ以上であることが望ましく、１．０ｅＶ以上であることがより望ましい。
【００３９】
また、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０は、それぞれの境界面において格子整合していることが望ましい。本明細書中、格子整合とは、必ずしも２層の格子定数が完全一致する場合に限らない。
【００４０】
第１の半導体層１６の格子定数をａ１、障壁層１８の格子定数をａb、第２の半導体層２０の格子定数をａ2、とする場合に、格子定数の変化量ΔａＩ＝（ａb−ａ１）／ａb、ΔａＩＩ＝（ａb−ａ2）／ａbが絶対値換算で１％以下である場合も格子整合しているとみなすものとする。格子整合している場合であっても、ΔａＩ＝（ａb−ａ１）／ａb、ΔａＩＩ＝（ａb−ａ2）／ａbが０．５％以下、さらには、０．３％以下であることがより望ましい。
【００４１】
例えば、第１の半導体層１６および第２の半導体層２０がＧａＮである場合、図２より明らかなように、例えば障壁層１８をＡｌ０．８２Ｉｎ０．１８Ｎとすることで、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０を、それぞれの境界面において格子整合させることが可能となる。
【００４２】
なお、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０を、それぞれの境界面において格子整合させ、かつ、障壁層１８のバンドギャップエネルギーが境界面より内部で大きくなっていることがさらに望ましい。障壁層１８内で層厚方向に組成を変調させることで、この構造を実現することが可能である。
【００４３】
図３は、実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。実施の形態の化合物半導体基板１０の第３の半導体層２２上に、ソース電極３０ａ、ゲート電極３０ｂ、およびドレイン電極３０ｃが形成されている。
【００４４】
第２の半導体層２０は、いわゆる電子走行層として機能する。また、第３の半導体層２２は、いわゆる電子供給層として機能する。
【００４５】
第１の半導体層１６は、いわゆる耐圧保持層として機能する。上述のように、例えば炭素が不純物として導入されることにより高抵抗層となっているため、ＨＥＭＴがオフ時のリーク電流を低減し、高耐圧化、ノーマリオフ化を容易に実現する。
【００４６】
もっとも、不純物が高い濃度で導入されていることにより、第１の半導体層１６に生ずる、不純物に起因する電子トラップ等により、電流コラプスが低下（悪化）し、性能が劣化する恐れがある。
【００４７】
図４は、実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴのバンド図である。ＥＦはフェルミレベル、ＥＶは価電子帯レベル、ＥＣは伝導帯レベルを示す。図４に示すように、障壁層のバンドギャップエネルギーが電子走行層および耐圧保持層よりも大きい。いいかえれば、障壁層のバンドギャップ幅が電子走行層および耐圧保持層よりも大きい。
【００４８】
このため、図３のＨＥＭＴでは、障壁層により電子走行層および耐圧保持層の電子トラップ等の電荷が、量子化学的に分離される。このため、電流コラプスの原因となる電子トラップの電荷が耐圧保持層から電子走行層に到る確率が減少し、耐圧保持層中の電子トラップの電荷が電子走行層に与える影響を遮断することが可能となる。したがって、例え、電子走行層の厚さが薄くても電流コラプスの発生を抑制することができる。よって、化合物半導体層全体の膜厚を抑制しつつ、ＨＥＭＴの高い性能と信頼性を両立することが可能となる。そして、化合物半導体層全体の膜厚を抑制できるため、基板の反り等の問題を低減するとともに製造コストを削減することも可能となる。
【００４９】
なお、上述のように、耐圧保持層となる第１の半導体層１６が炭素を不純物として含有する場合に、その炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下であることが望ましい。この範囲を下回ると、ＨＥＭＴの耐圧が十分確保できない恐れがあるからである。またこの範囲を上回ると電流コラプスを抑制することが困難になるからである。
【００５０】
また、上述のように、耐圧保持層となる第１の半導体層１６のバンドギャップエネルギーをＥｇ１、障壁層１８のバンドギャップエネルギーをＥｇb、電子走行層となる第２の半導体層２０のバンドギャップエネルギーをＥｇ2、とする場合に、バンドギャップエネルギーの差ΔＥｇＩ＝Ｅｇb−Ｅｇ１、ΔＥｇＩＩ＝Ｅｇb−Ｅｇ２が、０．２５ｅＶ以上であることが望ましく、０．５ｅＶ以上であることがより望ましく、１．０ｅＶ以上であることがさらに望ましい。これは、ＨＥＭＴを製造した場合に、電流コラプスの抑制効果が向上するからである。
【００５１】
また、上述のように、耐圧保持層となる第１の半導体層１６と障壁層１８、および、障壁層１８と電子走行層となる第２の半導体層２０は、それぞれの境界面において格子整合していることが望ましい。
【００５２】
これは、それぞれの境界面が格子整合することにより、ＨＥＭＴを製造した場合に、これらの界面でのピエゾ分極に由来する電子の発生を抑制することができ、高耐圧化、ノーマリオフ化を容易に実現できるからである。また、格子不整合による転位の発生等も抑制することができる。
【００５３】
さらに、移動度の低下も抑制することができる。格子不整合により発生する転移が電子の散乱中心になることが抑制されるからである。
【００５４】
以上のように、実施の形態の化合物半導体基板によれば、電子走行層の下に高耐圧化のための高抵抗層（耐圧保持層）を有するＨＥＭＴを製造した場合に、この高抵抗層等の深い領域に起因する電流コラプスを抑制することが、化合物半導体層全体の膜厚を不要に増加させることなく実現できる。よって、低コストで、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。
【００５５】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、化合物半導体基板、半導体素子等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる化合物半導体基板、半導体素子等に関わる要素を適宜選択して用いることができる。
【００５６】
例えば、電子走行層となる第２の半導体層と、電子供給層となる第３の半導体層との間に、例えばＡｌＮ等のスペーサー層を形成しても構わない。
【００５７】
また、例えば、電子供給層となる第３の半導体層上に保護膜となるシリコン窒化膜が設けられても構わない。
【００５８】
また、実施の形態においては、特にＨＥＭＴの製造に用いられる場合を例に説明したが、ＨＥＭＴ以外の半導体素子の製造に本発明の化合物半導体基板を適用することも可能である。
【００５９】
また、実施の形態においては、ＧａＮ系の化合物半導体を例に説明したが、ＧａＡｓ系等、その他の化合物半導体を用いることも可能である。
【００６０】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての化合物半導体基板が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【実施例】
【００６１】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
【００６２】
［実施例１］
まず、図１に示す層構造を有する化合物半導体基板を、以下の工程で作製した。まず、直径４インチのＳｉ（１１１）単結晶基板１２を、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＭＯＣＶＤ）装置内にセットした。
【００６３】
次に、原料にトリメチルアルミニウム（ＴＭＡ）、ＮＨ３を用い、１０００℃での気相成長により、厚さ２０ｎｍのＡｌＮ単結晶層を形成した。さらにその上に、原料としてトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ３を用い、１０００℃での気相成長により、厚さ８０ｎｍのＧａＮ単結晶層を積層させ、これらを同様の工程にて、交互に繰り返し、各１０層、合計２０層を積層させ、多層構造のバッファ層を形成し、これを中間層１４とした。
【００６４】
中間層１４上に、原料にＴＭＧ、ＮＨ３を用い、第１の半導体層（耐圧保持層）１６として、炭素濃度５×１０２０／ｃｍ３のＧａＮを１０００ｎｍ堆積した。その上に、原料にＴＭＡ、トリメチルインジウム（ＴＭＩ）、ＮＨ３を用い、障壁層１８として、炭素濃度１×１０１７／ｃｍ３のＡｌ0.82Ｉｎ0.18Ｎを１０ｎｍ堆積した。
【００６５】
障壁層１８上に、原料にＴＭＧ、ＮＨ３を用い、１０００℃での気相成長により、第２の半導体層（電子走行層）２０として、炭素濃度１×１０１７／ｃｍ３のＧａＮ単結晶を２００ｎｍ積層させた。さらにその上に、原料にＴＭＧ、ＴＭＡ、ＮＨ３を用い、第３の半導体層（電子供給層）２２として、炭素濃度１×１０１７／ｃｍ３の厚さ３０ｎｍのＡｌ0.25Ｇａ0.75Ｎ単結晶層を積層させた。
【００６６】
この化合物半導体基板上にチタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）を用いて、ソース電極３０ａ、ゲート電極３０ｂ、およびドレイン電極３０ｃを形成し、図３に示す構造のＨＥＭＴを製造した。以上の工程を経て、実施例１の評価用半導体素子を得た。なお、気相成長により形成した各層の厚さの調整は、原料の供給量および供給時間の調整により行った。
【００６７】
評価用半導体素子について、コラプスファクターを評価した。評価は、オフ状態でソース電極、ドレイン電極間にストレス電圧を印加し、ストレス電圧印加前後のオン状態の導通電流量の比からコラプスファクターを算出した。コラプスファクターはその値が大きく「１．０」に近いほど、ＨＥＭＴの出力電流特性の再現性が良好で、通電損失が小さいことになる。また、縦耐圧、リーク特性も評価した。評価半導体素子の構成および評価結果は表１に示す。
【００６８】
［実施例２］
障壁層１８として、原料にＴＭＧ、ＴＭＡ、ＴＭＩ、ＮＨ３を用い、炭素濃度１×１０１７／ｃｍ３のＡｌ0.７Ｉｎ0.1Ｇａ0.２Ｎを１０ｎｍ堆積すること以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００６９】
［実施例２’］
障壁層１８として、原料にＴＭＧ、ＴＭＡ、ＴＭＩ、ＮＨ３を用い、炭素濃度１×１０１７／ｃｍ３のＡｌ0.６Ｉｎ0.２Ｇａ0.２Ｎを１０ｎｍ堆積すること以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００７０】
［比較例１］
障壁層１８を省略する以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００７１】
［実施例３〜６、比較例２〜５］
第１の半導体層１６、障壁層１８、および第２の半導体層２０の炭素濃度を変更する以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の炭素濃度および評価結果を表２に示す。
【００７２】
【表１】
【００７３】
【表２】
【００７４】
なお、表１および表２の評価の欄において、◎は評価結果が特に良好、○は良好、△は可、×は不可であったことを示す。
【００７５】
表１に示す通り、実施例により良好なコラプスファクターが実現でき、かつ、縦耐圧、
リーク特性が良好となることが明らかになった。また、表２に示すとおり、第１の半導体層、障壁層、第２の半導体層それぞれの炭素濃度が、実施例の範囲にあれば、デバイス特性が良好であることが確認された。
【産業上の利用可能性】
【００７６】
本発明は、半導体素子製造用の化合物半導体基板として好適に用いられる。
【符号の説明】
【００７７】
１０ 化合物半導体基板
１２ 基板
１４ 中間層
１６ 第１の半導体層
１８ 障壁層
２０ 第２の半導体層
２２ 第３の半導体層
【技術分野】
【０００１】
本発明は、半導体素子の製造に用いられる化合物半導体基板に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）等の化合物半導体は、シリコン（Ｓｉ）より広いバンドギャップを有しており、各種半導体素子、例えば、高電子移動度トランジスタ、すなわちＨｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）へ適用することで、素子特性の大幅な向上が期待できる。
【０００３】
ＨＥＭＴに用いられる化合物半導体基板としては、例えば、Ｓｉ単結晶基板上に、複数の化合物半導体層を形成したものがある。図５は、従来技術の一例である化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【０００４】
図５に示すＨＥＭＴでは、シリコン（Ｓｉ）等の基板５２上に、多層構造の中間層（バッファ層）５４と、電子走行層５６と、電子供給層５８とがこの順に積層され、ヘテロ接合構造が構成されている。そして、電子供給層５８上には、ソース電極７０ａ、ゲート電極７０ｂ、およびドレイン電極７０ｃが形成されている。なお、必要に応じて、ソース電極７０ａおよびドレイン電極７０ｃと、電子供給層５８との間に、コンタクト抵抗を低減させる目的で、図示しないコンタクト層が形成されていてもよい。
【０００５】
このような構成のＨＥＭＴでは、電子走行層５６と電子供給層５８とのヘテロ接合界面直下に形成される２次元電子ガスをキャリアとして利用する。ソース電極７０ａとドレイン電極７０ｃに電圧を印加し、ゲート電極７０ｂによりトランジスタを作動させると、ソース電極７０ａから電子走行層５６に供給された電子が２次元電子ガス層中を高速で移動し、ドレイン電極７０ｃに到達する。このとき、ゲート電極７０ｂに加える電圧を制御してゲート電極７０ｂ直下の空乏層の厚さを変化させることで、ソース電極７０ａからドレイン電極７０ｃへ移動する電子、すなわちドレイン電流を制御できる。
【０００６】
ところで、ＨＥＭＴでは、高いストレス電界を印加した場合、電流コラプスと呼ばれる現象により、電界ストレス印加前後でドレイン電流量が低下するという問題がある。この電流コラプスは、半導体素子に電流を流した際に、電子トラップ、その他の要因により、２次元電子ガス層中の電子の移動が妨げられるためと考えられる。そこで、ＨＥＭＴにおいて、素子性能を維持しつつ、この電流コラプスを効果的に低減するための、さまざまな方法が提案されている。
【０００７】
例えば、特許文献１には、電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させるＨＥＭＴが開示されている。このＨＥＭＴは、基板上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層、バッファ層、電子走行層および電子供給層をこの順に積層して備える。そして、バッファ層には高抵抗化のための炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下、かつＨＥＭＴの耐圧が急激に変化する濃度以上とされる。そして、電子走行層の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上、かつＨＥＭＴの耐圧が急激に変化する厚さ以下とされる。
【０００８】
また、特許文献２には、ノーマリオフ動作を実現するとともに、電流コラプス現象が抑制されたヘテロ接合を有する半導体装置が開示されている。この半導体装置は、窒化ガリウム（ＧａＮ）の半導体下層と、半導体下層の表面に設けられている窒化ガリウムアルミニウム（ＡｌＧａＮ）の半導体上層と、半導体上層の表面に設けられている絶縁ゲート部を備える。そして、半導体下層と半導体上層は、ヘテロ接合を構成し、半導体上層は、中間領域にマグネシウムを含むδドープ層を有する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２５１１４４号公報
【特許文献２】特開２００９−２８９８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に開示されている技術は、電子走行層に対して、高いストレス電圧を印加した場合に発生する電流コラプスを抑制する方法として、電子走行層の厚さを最適化したものである。しかしこの場合、必要以上に電子走行層の膜厚が厚くなることが避けられない。よって、化合物半導体層全体の膜厚が大きくなることによる転位や反りの増加に対して、必ずしも十分に対応できているとはいえなかった。
【００１１】
特許文献２に開示されている技術は、電流コラプスが抑制されたヘテロ接合を実現する方法として、中間領域にマグネシウムを含むδドープ層を形成する。これにより、ヘテロ接合の表層領域において、電流コラプスの原因となるトラップを消滅させるという点に特徴があるものといえる。しかしこの方法では、電子走行層やバッファ層に存在するヘテロ接合の表層領域より深いトラップに起因する電流コラプスに対しては、十分な効果が見込めないという点が懸念される。
【００１２】
本発明は、上記技術的課題を解決するためになされたものであり、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一態様の化合物半導体基板は、シリコン単結晶の基板と、前記基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、前記第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、前記障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、前記第２の半導体層上に形成され、前記第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、を有することを特徴とする。
【００１４】
上記態様の化合物半導体基板において、第１の半導体層が第２の半導体層よりも高抵抗であることが望ましい。
【００１５】
上記態様の化合物半導体基板において、第１の半導体層と障壁層、および、障壁層と第２の半導体層は、それぞれの境界面において格子整合していることが望ましい。
【００１６】
上記態様の化合物半導体基板において、第１の半導体層がＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）、障壁層がＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）、第２の半導体層がＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）、第３の半導体層がＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体であることが望ましい。
【発明の効果】
【００１７】
本発明によれば、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態の化合物半導体基板の構造を示す概略断面図である。
【図２】窒化物半導体の格子定数とバンドギャップエネルギーを示す図である。
【図３】実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【図４】実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴのバンド図である。
【図５】従来技術の一例である化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。
【発明を実施するための形態】
【００１９】
以下、本実施の形態を、図面を参照してより詳細に説明する。
【００２０】
（第１の実施の形態）
本実施の形態の化合物半導体基板は、シリコン単結晶の基板と、基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、を備えている。なお、本明細書中濃度の単位は、「／ｃｍ３」で示すが、「ａｔｏｍｓ／ｃｍ３」と同義である。
【００２１】
本実施の形態においては、特にＨＥＭＴの製造に好適な化合物半導体基板を例に説明する。本実施の形態の化合物半導体基板を用いることで、高い性能と信頼性を両立させるＨＥＭＴを製造することが可能である。
【００２２】
図１は、実施の形態の化合物半導体基板の構造を示す概略断面図である。本実施の形態の化合物半導体基板１０は、シリコン（Ｓｉ）単結晶の基板１２上に、例えば窒化物半導体の中間層１４が形成される。そして、中間層１４上には、例えば窒化物半導体の第１の半導体層１６が形成される。
【００２３】
また、第１の半導体層１６上には、第１の半導体層１６よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の障壁層１８が形成されている。また、障壁層１８上には、障壁層１８よりもバンドギャップエネルギーの小さい、例えば窒化物半導体の第２の半導体層２０が形成されている。
【００２４】
さらに、第２の半導体層２０上には、第２の半導体層２０よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の第３の半導体層２２が形成されている。
【００２５】
中間層１４は、Ｓｉ単結晶の基板１２と第１の半導体層１６の熱膨張係数の違いによる反りと、格子定数の違い、すなわち格子不整合によるミスフィット転位発生を抑える目的で形成される。バッファ層とも称される。
【００２６】
一般的には、中間層１４には２層または３層の窒化物半導体層を１対以上積層した多層構造が用いられる。例えば、厚さ１０〜５０ｎｍの単結晶ＡｌＮによる第一層と、厚さ５０〜２００ｎｍの単結晶ＧａＮによる第二層を交互に５〜４０層程度積層することによって形成される。本実施の形態においては、特に中間層１４の構造を限定するものではない。しかし、多層構造の中間層１４を用いることが製造上の容易性や制御性の点で好ましい。
【００２７】
第１の半導体層１６は、例えばＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）で表される化合物半導体で形成される。例えばＧａＮである。また、膜厚は、例えば、５００〜２０００ｎｍ程度である。
【００２８】
第１の半導体層１６は、例えば、炭素（Ｃ）を不純物として含有する高抵抗層である。第１の半導体層１６の抵抗は、第２の半導体層２０の抵抗よりも高い。
【００２９】
そして、その炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である。なお、炭素以外にも不純物として、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）等を不純物として用いることも可能である。なお、炭素濃度は、例えばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて評価が可能である。
【００３０】
障壁層１８は、例えばＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）で表される化合物半導体で形成される。組成は、第１の半導体層１６よりもバンドギャップエネルギーが大きくなるよう設計される。
【００３１】
図２は、窒化物半導体の格子定数とバンドギャップエネルギーを示す図である。例えば、第１の半導体層１６がＧａＮである場合、Ａｌを含んだＡｌａＧａ１−ａＮ（０＜ａ≦１）とすることで、第１の半導体層１６よりもバンドギャップエネルギーを大きくすることが可能となる。バンドギャップエネルギーは、化合物半導体の組成が決まれば理論的に求めることができる。
【００３２】
障壁層１８は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、５〜５０ｎｍ程度である。
【００３３】
第２の半導体層２０は、例えばＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）で表される化合物半導体で形成される。組成は、障壁層１８よりもバンドギャップエネルギーが小さくなるよう設計される。例えば、障壁層１８がＡｌａＧａ１−ａＮ（０＜ａ≦１）である場合、ＧａＮとすることで、障壁層１８よりもバンドギャップエネルギーを小さくすることが可能となる。
【００３４】
第２の半導体層２０は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、１００〜１０００ｎｍ程度である。
【００３５】
第１の半導体層１６と、第２の半導体層２０が同一の組成の化合物半導体であることが化合物半導体基板１０の製造を容易にする観点から望ましい。
【００３６】
第３の半導体層２２は、例えばＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体で形成される。組成は、第２の半導体層２０よりもバンドギャップエネルギーが大きくなるよう設計される。例えば、第２の半導体層２０がＧａＮである場合、Ａｌを含んだＡｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）とすることで、第２の半導体層２０よりもバンドギャップエネルギーを大きくすることが可能となる。
【００３７】
第３の半導体層２２は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が５×１０１７／ｃｍ３以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、１０〜５０ｎｍ程度である。
【００３８】
第１の半導体層１６のバンドギャップエネルギーをＥｇ１、障壁層１８のバンドギャップエネルギーをＥｇb、第２の半導体層２０のバンドギャップエネルギーをＥｇ2、とする場合に、バンドギャップエネルギーの差ΔＥｇＩ＝Ｅｇb−Ｅｇ１、ΔＥｇＩＩ＝Ｅｇb−Ｅｇ２が、０．５ｅＶ以上であることが望ましく、１．０ｅＶ以上であることがより望ましい。
【００３９】
また、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０は、それぞれの境界面において格子整合していることが望ましい。本明細書中、格子整合とは、必ずしも２層の格子定数が完全一致する場合に限らない。
【００４０】
第１の半導体層１６の格子定数をａ１、障壁層１８の格子定数をａb、第２の半導体層２０の格子定数をａ2、とする場合に、格子定数の変化量ΔａＩ＝（ａb−ａ１）／ａb、ΔａＩＩ＝（ａb−ａ2）／ａbが絶対値換算で１％以下である場合も格子整合しているとみなすものとする。格子整合している場合であっても、ΔａＩ＝（ａb−ａ１）／ａb、ΔａＩＩ＝（ａb−ａ2）／ａbが０．５％以下、さらには、０．３％以下であることがより望ましい。
【００４１】
例えば、第１の半導体層１６および第２の半導体層２０がＧａＮである場合、図２より明らかなように、例えば障壁層１８をＡｌ０．８２Ｉｎ０．１８Ｎとすることで、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０を、それぞれの境界面において格子整合させることが可能となる。
【００４２】
なお、第１の半導体層１６と障壁層１８、および、障壁層１８と第２の半導体層２０を、それぞれの境界面において格子整合させ、かつ、障壁層１８のバンドギャップエネルギーが境界面より内部で大きくなっていることがさらに望ましい。障壁層１８内で層厚方向に組成を変調させることで、この構造を実現することが可能である。
【００４３】
図３は、実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴの概略断面図である。実施の形態の化合物半導体基板１０の第３の半導体層２２上に、ソース電極３０ａ、ゲート電極３０ｂ、およびドレイン電極３０ｃが形成されている。
【００４４】
第２の半導体層２０は、いわゆる電子走行層として機能する。また、第３の半導体層２２は、いわゆる電子供給層として機能する。
【００４５】
第１の半導体層１６は、いわゆる耐圧保持層として機能する。上述のように、例えば炭素が不純物として導入されることにより高抵抗層となっているため、ＨＥＭＴがオフ時のリーク電流を低減し、高耐圧化、ノーマリオフ化を容易に実現する。
【００４６】
もっとも、不純物が高い濃度で導入されていることにより、第１の半導体層１６に生ずる、不純物に起因する電子トラップ等により、電流コラプスが低下（悪化）し、性能が劣化する恐れがある。
【００４７】
図４は、実施の形態の化合物半導体基板を用いて製造されるＨＥＭＴのバンド図である。ＥＦはフェルミレベル、ＥＶは価電子帯レベル、ＥＣは伝導帯レベルを示す。図４に示すように、障壁層のバンドギャップエネルギーが電子走行層および耐圧保持層よりも大きい。いいかえれば、障壁層のバンドギャップ幅が電子走行層および耐圧保持層よりも大きい。
【００４８】
このため、図３のＨＥＭＴでは、障壁層により電子走行層および耐圧保持層の電子トラップ等の電荷が、量子化学的に分離される。このため、電流コラプスの原因となる電子トラップの電荷が耐圧保持層から電子走行層に到る確率が減少し、耐圧保持層中の電子トラップの電荷が電子走行層に与える影響を遮断することが可能となる。したがって、例え、電子走行層の厚さが薄くても電流コラプスの発生を抑制することができる。よって、化合物半導体層全体の膜厚を抑制しつつ、ＨＥＭＴの高い性能と信頼性を両立することが可能となる。そして、化合物半導体層全体の膜厚を抑制できるため、基板の反り等の問題を低減するとともに製造コストを削減することも可能となる。
【００４９】
なお、上述のように、耐圧保持層となる第１の半導体層１６が炭素を不純物として含有する場合に、その炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下であることが望ましい。この範囲を下回ると、ＨＥＭＴの耐圧が十分確保できない恐れがあるからである。またこの範囲を上回ると電流コラプスを抑制することが困難になるからである。
【００５０】
また、上述のように、耐圧保持層となる第１の半導体層１６のバンドギャップエネルギーをＥｇ１、障壁層１８のバンドギャップエネルギーをＥｇb、電子走行層となる第２の半導体層２０のバンドギャップエネルギーをＥｇ2、とする場合に、バンドギャップエネルギーの差ΔＥｇＩ＝Ｅｇb−Ｅｇ１、ΔＥｇＩＩ＝Ｅｇb−Ｅｇ２が、０．２５ｅＶ以上であることが望ましく、０．５ｅＶ以上であることがより望ましく、１．０ｅＶ以上であることがさらに望ましい。これは、ＨＥＭＴを製造した場合に、電流コラプスの抑制効果が向上するからである。
【００５１】
また、上述のように、耐圧保持層となる第１の半導体層１６と障壁層１８、および、障壁層１８と電子走行層となる第２の半導体層２０は、それぞれの境界面において格子整合していることが望ましい。
【００５２】
これは、それぞれの境界面が格子整合することにより、ＨＥＭＴを製造した場合に、これらの界面でのピエゾ分極に由来する電子の発生を抑制することができ、高耐圧化、ノーマリオフ化を容易に実現できるからである。また、格子不整合による転位の発生等も抑制することができる。
【００５３】
さらに、移動度の低下も抑制することができる。格子不整合により発生する転移が電子の散乱中心になることが抑制されるからである。
【００５４】
以上のように、実施の形態の化合物半導体基板によれば、電子走行層の下に高耐圧化のための高抵抗層（耐圧保持層）を有するＨＥＭＴを製造した場合に、この高抵抗層等の深い領域に起因する電流コラプスを抑制することが、化合物半導体層全体の膜厚を不要に増加させることなく実現できる。よって、低コストで、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。
【００５５】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、化合物半導体基板、半導体素子等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる化合物半導体基板、半導体素子等に関わる要素を適宜選択して用いることができる。
【００５６】
例えば、電子走行層となる第２の半導体層と、電子供給層となる第３の半導体層との間に、例えばＡｌＮ等のスペーサー層を形成しても構わない。
【００５７】
また、例えば、電子供給層となる第３の半導体層上に保護膜となるシリコン窒化膜が設けられても構わない。
【００５８】
また、実施の形態においては、特にＨＥＭＴの製造に用いられる場合を例に説明したが、ＨＥＭＴ以外の半導体素子の製造に本発明の化合物半導体基板を適用することも可能である。
【００５９】
また、実施の形態においては、ＧａＮ系の化合物半導体を例に説明したが、ＧａＡｓ系等、その他の化合物半導体を用いることも可能である。
【００６０】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての化合物半導体基板が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【実施例】
【００６１】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
【００６２】
［実施例１］
まず、図１に示す層構造を有する化合物半導体基板を、以下の工程で作製した。まず、直径４インチのＳｉ（１１１）単結晶基板１２を、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（ＭＯＣＶＤ）装置内にセットした。
【００６３】
次に、原料にトリメチルアルミニウム（ＴＭＡ）、ＮＨ３を用い、１０００℃での気相成長により、厚さ２０ｎｍのＡｌＮ単結晶層を形成した。さらにその上に、原料としてトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ３を用い、１０００℃での気相成長により、厚さ８０ｎｍのＧａＮ単結晶層を積層させ、これらを同様の工程にて、交互に繰り返し、各１０層、合計２０層を積層させ、多層構造のバッファ層を形成し、これを中間層１４とした。
【００６４】
中間層１４上に、原料にＴＭＧ、ＮＨ３を用い、第１の半導体層（耐圧保持層）１６として、炭素濃度５×１０２０／ｃｍ３のＧａＮを１０００ｎｍ堆積した。その上に、原料にＴＭＡ、トリメチルインジウム（ＴＭＩ）、ＮＨ３を用い、障壁層１８として、炭素濃度１×１０１７／ｃｍ３のＡｌ0.82Ｉｎ0.18Ｎを１０ｎｍ堆積した。
【００６５】
障壁層１８上に、原料にＴＭＧ、ＮＨ３を用い、１０００℃での気相成長により、第２の半導体層（電子走行層）２０として、炭素濃度１×１０１７／ｃｍ３のＧａＮ単結晶を２００ｎｍ積層させた。さらにその上に、原料にＴＭＧ、ＴＭＡ、ＮＨ３を用い、第３の半導体層（電子供給層）２２として、炭素濃度１×１０１７／ｃｍ３の厚さ３０ｎｍのＡｌ0.25Ｇａ0.75Ｎ単結晶層を積層させた。
【００６６】
この化合物半導体基板上にチタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）を用いて、ソース電極３０ａ、ゲート電極３０ｂ、およびドレイン電極３０ｃを形成し、図３に示す構造のＨＥＭＴを製造した。以上の工程を経て、実施例１の評価用半導体素子を得た。なお、気相成長により形成した各層の厚さの調整は、原料の供給量および供給時間の調整により行った。
【００６７】
評価用半導体素子について、コラプスファクターを評価した。評価は、オフ状態でソース電極、ドレイン電極間にストレス電圧を印加し、ストレス電圧印加前後のオン状態の導通電流量の比からコラプスファクターを算出した。コラプスファクターはその値が大きく「１．０」に近いほど、ＨＥＭＴの出力電流特性の再現性が良好で、通電損失が小さいことになる。また、縦耐圧、リーク特性も評価した。評価半導体素子の構成および評価結果は表１に示す。
【００６８】
［実施例２］
障壁層１８として、原料にＴＭＧ、ＴＭＡ、ＴＭＩ、ＮＨ３を用い、炭素濃度１×１０１７／ｃｍ３のＡｌ0.７Ｉｎ0.1Ｇａ0.２Ｎを１０ｎｍ堆積すること以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００６９】
［実施例２’］
障壁層１８として、原料にＴＭＧ、ＴＭＡ、ＴＭＩ、ＮＨ３を用い、炭素濃度１×１０１７／ｃｍ３のＡｌ0.６Ｉｎ0.２Ｇａ0.２Ｎを１０ｎｍ堆積すること以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００７０】
［比較例１］
障壁層１８を省略する以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表１に示す。
【００７１】
［実施例３〜６、比較例２〜５］
第１の半導体層１６、障壁層１８、および第２の半導体層２０の炭素濃度を変更する以外は、実施例１と同様に評価用半導体素子を製造し評価した。評価半導体素子の炭素濃度および評価結果を表２に示す。
【００７２】
【表１】
【００７３】
【表２】
【００７４】
なお、表１および表２の評価の欄において、◎は評価結果が特に良好、○は良好、△は可、×は不可であったことを示す。
【００７５】
表１に示す通り、実施例により良好なコラプスファクターが実現でき、かつ、縦耐圧、
リーク特性が良好となることが明らかになった。また、表２に示すとおり、第１の半導体層、障壁層、第２の半導体層それぞれの炭素濃度が、実施例の範囲にあれば、デバイス特性が良好であることが確認された。
【産業上の利用可能性】
【００７６】
本発明は、半導体素子製造用の化合物半導体基板として好適に用いられる。
【符号の説明】
【００７７】
１０ 化合物半導体基板
１２ 基板
１４ 中間層
１６ 第１の半導体層
１８ 障壁層
２０ 第２の半導体層
２２ 第３の半導体層
【特許請求の範囲】
【請求項１】
シリコン単結晶の基板と、
前記基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、
前記第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、
前記障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、
前記第２の半導体層上に形成され、前記第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、
を有することを特徴とする化合物半導体基板。
【請求項２】
前記第１の半導体層が前記第２の半導体層よりも高抵抗であることを特徴とする請求項１記載の化合物半導体基板。
【請求項３】
前記第１の半導体層と前記障壁層、および、前記障壁層と前記第２の半導体層は、それぞれの境界面において格子整合していることを特徴とする請求項１または請求項２記載の化合物半導体基板。
【請求項４】
前記第１の半導体層がＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）、前記障壁層がＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）、前記第２の半導体層がＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）、前記第３の半導体層がＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体であることを特徴とする請求項１ないし請求項３いずれか一項記載の化合物半導体基板。
【請求項１】
シリコン単結晶の基板と、
前記基板上に形成され、炭素濃度が１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下である化合物半導体の第１の半導体層と、
前記第１の半導体層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、
前記障壁層上に形成され、炭素濃度が５×１０１７／ｃｍ３以下であり、前記障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層と、
前記第２の半導体層上に形成され、前記第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層と、
を有することを特徴とする化合物半導体基板。
【請求項２】
前記第１の半導体層が前記第２の半導体層よりも高抵抗であることを特徴とする請求項１記載の化合物半導体基板。
【請求項３】
前記第１の半導体層と前記障壁層、および、前記障壁層と前記第２の半導体層は、それぞれの境界面において格子整合していることを特徴とする請求項１または請求項２記載の化合物半導体基板。
【請求項４】
前記第１の半導体層がＡｌｘ１Ｉｎｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦ｘ１＋ｙ１≦１）、前記障壁層がＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１，０≦ｂ≦１，０≦ａ＋ｂ≦１）、前記第２の半導体層がＡｌｘ２Ｉｎｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１，０≦ｙ２≦１，０≦ｘ２＋ｙ２≦１）、前記第３の半導体層がＡｌｘ３Ｉｎｙ３Ｇａ１−ｘ３−ｙ３Ｎ（０≦ｘ３≦１，０≦ｙ３≦１，０≦ｘ３＋ｙ３≦１）で表される化合物半導体であることを特徴とする請求項１ないし請求項３いずれか一項記載の化合物半導体基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−３８１５７（Ｐ２０１３−３８１５７Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７１７３７（Ｐ２０１１−１７１７３７）
【出願日】平成２３年８月５日（２０１１．８．５）
【出願人】（５０７１８２８０７）コバレントマテリアル株式会社 (506)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月５日（２０１１．８．５）
【出願人】（５０７１８２８０７）コバレントマテリアル株式会社 (506)
【Ｆターム（参考）】
[ Back to top ]