【課題】電極間の電界分布を均一化することにより高耐圧化を図れる電子デバイスを提供する。
【解決手段】この発明の電子デバイスによれば、アンドープＡｌＧａＮ層１０３の誘電率よりも高い誘電率を有する誘電体層１０８がゲートショットキ電極１０６の対向部１０６Ａを覆っていることで、ゲートショットキ電極１０６とドレインオーミック電極１０７との間の耐圧を向上できる。さらに、誘電体層１０８はゲートショットキ電極１０６からドレインオーミック電極１０７に向かって先細の先細部１０９を有するので、ゲートショットキ電極１０６に近いほど電界の集中を緩和する効果が高くなり、特に、電極間の電界分布を均一化して高耐圧化を図れる。 （もっと読む）

【課題】電流コラプス現象を良好に抑制することが可能な半導体素子を提供する。
【解決手段】ショットキーダイオード１は、基板２と、基板２上に形成され窒化物系化合物半導体から構成されたチャネル層３と、半導体素子の電流路の端部を構成するアノード電極４及びカソード電極５と、基板２と電気的に接続されたダミー電極１１と、を備えている。アノード電極４は、チャネル層３とショットキー接合を有するように形成されている。カソード電極５は、チャネル層３と低抵抗接触するように形成されている。 （もっと読む）

【課題】チップサイズの増大を招くことなく、ゲート−ドレイン間寄生容量を低減させる電界効果トランジスタ、及びこの電界効果トランジスタを備えた半導体装置、並びに半導体装置の製造方法を提供する。
【解決手段】半絶縁性基板上にエピタキシャル成長によって形成したチャネル層と、このチャネル層上にエピタキシャル成長によって形成したスペーサー層と、このスペーサー層上にエピタキシャル成長によって形成したドーピング層と、このドーピング層上にエピタキシャル成長によって形成した障壁層とからなる半導体層を有し、かつ、この半導体層の障壁層上に形成したソース電極と、ドレイン電極と、ゲート電極とを有し、ゲート電極の下側の障壁層に不純物をドーピングした埋込みゲート領域を有する電界効果トランジスタにおいて、ゲート電極とドレイン電極との間における障壁層に凹形状のスリットを設ける。 （もっと読む）

本発明は、製作中に追加の注入物を受け取るＪＦＥＴを提供する。この注入物は、ＪＦＥＴのドレイン領域をそのソース領域の方へ延ばし、かつ／またはそのソース領域をそのドレイン領域の方へ延ばす。注入物は、ドレイン／チャネル（および／またはソース／チャネル）接合部で所与のドレイン電圧および／またはソース電圧に対して普通なら生じるはずの電界の大きさを低減させ、それによって電界に関連するゲート電流および降伏の問題の重大度を軽減する。ＪＦＥＴのゲート層は、各注入物に対して、ゲート層の横方向の境界とドレイン領域および／またはソース領域との間にそれぞれ間隙を設ける幅を有するように寸法設定され、各注入物がそれぞれの間隙内に注入されることが好ましい。 （もっと読む）

【課題】GaN-HEMTのオーミックリセスコンタクト構造において、信頼性を向上させ、オーミックコンタクト抵抗R_cを低減する。
【解決手段】第１主面から半導体本体内へと第１主電極領域102内及び第２主電極領域106内を貫いて２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている第１オーミック電極104及び第２オーミック電極108とを具え、第１オーミック電極の第１側面及びこの第１側面と対向する第２オーミック電極の第２側面は、これら第１及び第２オーミック電極の厚み方向に厚みに渡って延在する凹部によって形成された凹凸面である。 （もっと読む）

【課題】ゲート・ソース間容量の増大を抑えつつ、ゲート・ドレイン電極間の容量低減を図る。
【解決手段】リセスを有する基板と、基板のリセスに形成されたゲート電極と、ゲート電極を挟んで配置されたソース電極と、ドレイン電極とを備える半導体装置において、少なくとも、ゲート電極表面およびリセス内のゲート電極形成部分以外の部分を覆う絶縁膜を形成、この絶縁膜上の、ゲート電極とシールド電極との間の部分に、ソース電極に接続されたシールド電極を形成する。 （もっと読む）

金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルが提供される。単位セルは、ソース（１３）、ドレイン（１７）、及びゲート（２４）を有するＭＥＳＦＥＴを含んでいる。ゲートは、ソースとドレインの間で、ＭＥＳＦＥＴのチャネル層（１８）上にある。チャネル層は、チャネル層のソース側に第１の厚さと、チャネル層のドレイン側に、第１の厚さより厚い第２の厚さとを有する。ＭＥＳＦＥＴの製造もまた提供される。
（もっと読む）

【課題】２次元電子ガス層を使用する電界効果トランジスタ（ＨＥＭＴ）においてノーマリオフ特性が要求されている。
【解決手段】電子走行層８とｎ型電子供給層９とを含む主半導体領域１の第１の主面１１上にソース電極３とドレイン電極４とゲート電極５とを設けると共にｎ型の有機半導体膜６を設ける。ノーマリオフ特性が得られるようにｎ型電子供給層９を薄く形成する。ｎ型の有機半導体膜６は、薄いｎ型電子供給層９に基づく２ＤＥＧ層１４の電子濃度の低下を補って、オン抵抗の低減を防ぐ働きを有する。 （もっと読む）

【課題】絶縁膜との密着度が高いフィールドプレート部を有するフィールドプレート構造に形成されて一層高耐圧化された電極を備えること。
【解決手段】ＨＥＭＴ１００は、基板１上に、バッファ層２と、電子走行層３と、中間層６と、電子供給層４とを、この順に積層して形成された化合物半導体層を有し、電子供給層４上には、ソース電極７Ｓ、ゲート電極７Ｇおよびドレイン電極７Ｄと、これら複数電極間に挟み込まれた絶縁膜８と、を備える。ゲート電極７Ｇは、電子供給層４とショットキー接合したショットキー電極層７Ｇａと、このショットキー電極層７Ｇａ上に積層され、ドレイン電極７Ｄに臨んで絶縁膜８上に張り出すとともに絶縁膜８上に密着する張出部としてのフィールドプレート部７ＦＰを有したフィールドプレート電極層７Ｇｂと、を用いてフィールドプレート構造に形成されている。 （もっと読む）

【課題】 オン抵抗の増大を抑えつつノーマリオフ型を実現する半導体装置及びその製造方法を提供すること。
【解決手段】 第１の窒化物半導体からなり、上面に段部を有する第１の層と、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなり、前記段部を覆って前記第１の層の上に積層され、前記段部の側面上の厚さが、前記側面の上側及び下側の主面上の厚さよりも小さい第２の層と、前記段部の前記側面の上において、前記第２の層の上に設けられたゲート電極と、前記側面の上側及び下側の主面のいずれか一方の上において、前記第２の層の上に設けられたソース電極と、前記側面の上側及び下側の主面のいずれか他方の上において、前記第２の層の上に設けられたドレイン電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】 電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することを目的とする。
【解決手段】 第１の導電型の半導体基板１０を介して第１の導電型のドリフト領域２０と接続する第１のドレイン領域１１０と第２の導電型の半導体領域に挟まれた第１の導電型のドリフト領域２０に形成された第２のドレイン領域３３１とを備える高耐圧接合型ＦＥＴ２８４を介して高耐圧縦型ＭＯＳトランジスタと電圧制御回路とを接続することにより、高耐圧縦型ＭＯＳトランジスタから電圧制御回路に印加される電圧を高耐圧接合型ＦＥＴ２８４のピンチオフ電圧以下に制御することができるため、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。 （もっと読む）

【課題】 高アバランシェ耐量と低オン抵抗性とを有する窒化物半導体素子を提供する。
【解決手段】 窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ前記第１の半導体層よりもバンドギャップが大なるノンドープまたはｎ型の窒化物半導体からなる第２の半導体層と、を有する積層体と、前記積層体の主面上の第１の領域に直接もしくは絶縁膜を介して設けられた制御電極と、前記積層体の主面上の前記第１の領域の両端に隣接する第２及び第３の領域にそれぞれ設けられた第１及び第２の主電極と、前記積層体の主面上において前記第２の主電極を挟んで前記制御電極とは反対側に設けられた第３の主電極と、を備えたことを特徴とする窒化物半導体素子を提供する。 （もっと読む）

【課題】 導電性基板の上に形成され高耐圧特性を有する窒化物半導体素子本を提供する。
【解決手段】 導電性基板部と、高抵抗部と、を有する基体と、前記基体の上に設けられた窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ前記第１の半導体層よりもバンドギャップが大なるノンドープまたはｎ型の窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上において前記導電部の上に設けられた第１の主電極と、前記第２の半導体層の上において前記高抵抗部の上に設けられた第２の主電極と、前記第２の半導体層の上において前記第１の主電極と前記第２の主電極との間に設けられた制御電極と、を備えたことを特徴とする窒化物半導体素子が提供される。 （もっと読む）

【課題】 ２次元電子ガスを使用する電界効果トランジスタ（ＨＥＭＴ）においてコラプスの改善が要求されている。
【解決手段】 本発明に従うＨＥＭＴは、電子走行層（８）とｎ型電子供給層（９）とを含む半導体基板（１）有する。半導体基板（１）の一方の主面上にソース電極（３）及びドレイン電極（４）及びゲート電極（５）が形成されている。ゲート電極（５）はソース電極（３）とドレイン電極（４）との間に配置されている。
半導体基板（１）の一方の主面（１２）上にｐ型有機半導体膜（６）が設けられている。このｐ型有機半導体膜（６）の働きでコラプスが改善される。 （もっと読む）

【課題】 空間的非一様Rashbaスピン軌道相互作用を用いてキャリアスピンの上向き下向きを分離し、さらにスピン偏極度に依存して、ドレイン電流が流れる超伝導接合を用いてドレイン電流の大きさをゲート電極で制御する。
【解決手段】 強磁性体ではなく常伝導体により構成された常伝導電極（ソース）１０１と、超伝導電極（ドレイン）１０２と、電極１２０と、ゲート電極１０３と、ゲートコンタクト層１０４と、二次元電子ガスが形成されているチャネル層１０５と、スペーサ層１０６と、キャリア供給層１０７と、バッファ層１０８と、基板１０９と、ゲート絶縁層１１０を備えて、空間的非一様Rashbaスピン軌道相互作用により、キャリアのスピン上向き下向きを分離することを可能とするゲート電極と、超伝導体により形成されたドレイン電極を用い、スピン偏極度によりドレイン電流を制御可能とし、磁場や磁性体を一切使わずにスピントランジスタを形成する。 （もっと読む）

【課題】ソース抵抗・ドレイン抵抗・ゲート抵抗の低減と、寄生容量の削減、優れた静特性と高周波特性の実現を可能とする半導体装置およびその製造方法を提供すること。
【解決手段】ゲート電極６には、半導体結晶１の表面に対して垂直な方向から見たときに、ソース電極（Ｗ薄膜２の一方）と重なって見える第一の重なり部分と、ドレイン電極（Ｗ薄膜２の他方）と重なって見える第二の重なり部分とが存在し、ソース電極と第一の重なり部分との間と、ドレイン電極と第二の重なり部分との間に空隙１１があり、半導体結晶１に形成されたリセス領域の最下段において、ソース側とドレイン側とに空隙７を残して、ゲート電極６が、電界効果型トランジスタ構造の障壁層８と接し、ソース電極、ドレイン電極およびゲート電極６の、半導体結晶１から遠い側の表面はベンゾシクロブテン膜１０によって覆われている半導体装置を構成する。 （もっと読む）

【課題】電子装置を提供する。
【解決手段】電子装置は、導電性のｐ型半導体層（４、６）と、ｐ型半導体層（４、６）上に形成された電気絶縁性半導体層（１０）と、電気絶縁性半導体層（１０）上に形成された、少なくとも１層のさらなるトランジスタ層（１２；１４；１６；１８；２０；２２）を備える。導電性のｐ型半導体層（４、６）は装置の電極（１４、１８）間に容量性結合を与え、出力キャパシタンスを増加する。これは高効率操作モードで用いられるトランジスタに有利である。 （もっと読む）

【課題】 ゲート・ドレイン間の寄生容量Ｃｇｄを低下させてさらに耐圧を向上させることができる半導体装置を提供する。
【解決手段】 半導体装置１００は、半導体層（１）上に設けられたゲート電極（５）と、ゲート電極（５）を挟むように半導体層（１）上に設けられたソース電極（３）およびドレイン電極（４）と、ソース電極（３）からゲート電極（５）の上方を通過してゲート電極（５）とドレイン電極（４）との間まで延在し、かつ、当該延在した領域に接合部（６ａ）を有するソースウォール（６）と、接合部（６ａ）に接合され、かつ、接合部（６ａ）よりもドレイン電極（４）側に延在する領域を有する電極部（８）とを備える。 （もっと読む）

【課題】高耐圧化を実現して高出力化を図った電界効果トランジスタ等を提供する。
【課題手段】電界効果トランジスタは、第１半導体層と、前記第１半導体層上に形成され該第１半導体層よりバンドギャップエネルギーの異なる第２半導体層を備える電界効果トランジスタであって、前記第１半導体層及び第２半導体層はＩＩＩ−Ｖ族化合物半導体層よりなり、前記第１半導体層上にゲート電極３６及びソース電極３５が形成され、前記第２半導体層上にドレイン電極３７が形成され、前記ドレイン電極３７とゲート電極３６とが、前記第１半導体層及び第２半導体層を含む半導体構造の互いに異なる面に形成されている。これにより、ゲート電極３６とドレイン電極３７とが半導体構造の同一面でなく、異なる面にそれぞれ配置されることで物理的に離間されるので、電界効果トランジスタのドレイン耐圧を高めることができる。 （もっと読む）

【課題】 ゲート−ドレイン間の耐圧を維持しつつ、使用可能な周波数帯域を広めることが可能な電界効果型トランジスタとその製造方法を提供すること。
【解決手段】 半導体基板１０と、半導体基板１０の上に形成されたゲート電極１４ａと、ゲート電極１４ａの両脇の半導体基板１０上にそれぞれ形成されたソース電極３０ａ及びドレイン電極３０ｂと、ソース電極３０ａの横から延びてゲート電極１４ａを上方から横断し、ゲート幅方向に互いに間隔がおかれた複数のエアブリッジ３０ｃと、ゲート電極１４ａとドレイン電極３０ｂとの間において複数のエアブリッジ３０ｃの先端を連結し、エアブリッジ３０ｃと共にソースウォールを構成する導電体３０ｄと、を有することを特徴とする電界効果型トランジスタによる。 （もっと読む）