【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】電界集中を緩和させることにより、高耐圧、高信頼性を得ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の実施形態は、半導体基板と、半導体基板上に設けられるゲート電極と、ゲート電極を挟んで半導体基板上に設けられるソース電極及びドレイン電極と、ゲート電極の少なくともドレイン電極側のエッジの下部に設けられるリセスと、を備える。 （もっと読む）

【課題】半導体装置において、セルフターンオンが発生しないようにし、安定した動作を実現する。
【解決手段】半導体装置を、基板１と、基板の上方に設けられ、電子走行層６及び電子供給層７を含む半導体積層構造２と、半導体積層構造の上方に設けられたゲート電極３、ソース電極４及びドレイン電極５と、ゲート電極、ソース電極及びドレイン電極の上方に設けられ、ゲート電極、ソース電極及びドレイン電極のそれぞれに接続されたゲートパッド１０、ソースパッド１１及びドレインパッド１２と、ゲートパッド、ソースパッド及びドレインパッドの下方に設けられた導電層１とを備えるものとし、ゲートパッドとソースパッドとの間の距離を、ゲートパッドとドレインパッドとの間の距離よりも小さくする。 （もっと読む）

【課題】従来よりオン抵抗が低くかつ高い耐圧を有する炭化珪素半導体装置を提供する。
【解決手段】この発明に従ったＪＦＥＴ１０は、ｎ型基板１１と、ｐ型層２、１２と、ｎ型層１３と、ソース領域１５と、ドレイン領域１７と、ゲート領域１６とを備える。ｎ型基板１１は、{０００１}面に対するオフ角が３２°以上である主表面１１Ａを有し、炭化珪素（ＳｉＣ）からなる。ｐ型層２、１２は、ｎ型基板１１の主表面１１Ａ上に形成され、導電型がｐ型である。ｎ型層１３は、ｐ型層２、１２上に形成され、導電型がｎ型である。ソース領域１５およびドレイン領域１７は、ｎ型層１３において、互いに間隔を隔てて形成され、導電型がｎ型である。ゲート領域１６は、ｎ型層１３において、ソース領域１５とドレイン領域１７との間の領域に形成され、導電型がｐ型である。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】 ＧａＮ系積層体１５は、ｎ−型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６／ｎ＋型ＧａＮコンタクト層７、を有し、開口部２８は表層からｎ−型ＧａＮドリフト層４内にまで届いていて、開口部の壁面および底部を覆うように位置する、電子走行層２２および電子供給層２６を含む再成長層２７と、開口部の周囲に位置するソース電極Ｓと、開口部の再成長層上に位置するゲート電極Ｇと、開口部の底部に位置する底部絶縁膜３７とを備えることを特徴とする。 （もっと読む）

【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を有し、開口部２８は表層からｎ型ＧａＮ系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、ドレイン電極Ｄと、再成長層上に位置するゲート電極Ｇとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 （もっと読む）

【課題】ファインゲート構造を採用してゲート電極の微細化を図るも、ゲート電極の周辺における電界集中によるデバイス特性の変動・劣化を防止する、信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極８は、ファインゲート構造の幹状の下方部分８ａと、下方部分８ａの上端から当該上端よりも幅広に傘状（オーバーハング形状）に拡がる上方部分８ｂとが一体形成されており、下方部分８ａは、下端を含む第１の部分８ａａと、第１の部分８ａａ上の第２の部分８ａｂとを有し、保護壁７は、第１の部分８ａａの両側面のみを覆うように形成されている。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）

【課題】トランジスタをより高速に動作させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、基板１と、基板１の上方に形成された電子走行層３及び電子供給層４を備えたトランジスタと、基板１の上方に形成され、トランジスタのゲート１１ｇに接続された窒化物半導体層７及び８と、窒化物半導体層７及び８を移動する電荷を制御する制御手段１２、１３、１１ｓ、及び１６と、が設けられている。 （もっと読む）

【課題】本発明は、ＳＢＤ、ＨＥＭＴ等のデバイスに逆方向電圧をかけたときの電極端部に生じる電界集中を緩和して電流コラプス、及び長期信頼性の問題を解決した半導体装置を提供する。
【解決手段】窒化物化合物半導体層を有する電子走行層１１と、前記電子走行層１１に形成された窒化物化合物半導体からなる電子供給層１２と、前記電子供給層１２上に形成された第１電極１３と、前記電子供給層１２上に前記第１電極１３と離間して形成された第２電極１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第１電極１３に対向して形成された、前記第１電極１３と同電位の第１導電体１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第２電極１４に対向して形成された、前記第２電極１４と同電位の第２導電体１６とを有する半導体装置１を提供する。 （もっと読む）

【課題】 縦型ＧａＮ系半導体装置において、ｐ型ＧａＮバリア層による耐圧性能の向上を得ながら、オン抵抗を低くできる半導体装置を提供する。
【解決手段】 開口部２８壁面に位置するチャネルを含む再成長層２７と、端面が被覆されるｐ型バリア層６と、ｐ型バリア層上に接するソース層７と、再成長層の上に位置するゲート電極Ｇと、開口部の周囲に位置するソース電極Ｓとを備え、ソース層が超格子構造で構成され、該超格子構造が、ｐ型バリア層よりも小さい格子定数を持つ第１の層（ａ層）と、該第１の層よりも格子定数が大きい第２の層（ｂ層）との積層体である、ことを特徴とする。 （もっと読む）

【課題】 ピンチオフ特性を改善しまたはチャネル層の移動度を向上させ電気的特性の良好な半導体装置の製造方法を提供すること。
【解決手段】基板１０上にＧａＮ系半導体層２０を形成する工程と、前記ＧａＮ系半導体層に開口部２８を形成する工程と、前記開口部の側面に電子走行層２２および電子供給層２６を形成する工程と、前記電子供給層の前記開口部側の側面にゲート電極３２を形成する工程と、前記ＧａＮ系半導体層上にソース電極３０を形成する工程と、前記ＧａＮ系半導体層の前記ソース電極と相対する面に接続するドレイン電極３４を形成する工程と、を具備する半導体装置の製造方法。 （もっと読む）

【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】本発明は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を提供する。
【解決手段】このＭＥＳＦＥＴは、ソース（１３）とドレイン（１７）とゲート（２４）とを備えている。このゲート（２４）を、ソース（１３）とドレイン（１７）の間及びｎ導電型チャネル層（１８）上に設ける。ドレイン（１７）に向かって延びている端部を備えるｐ導電型領域（１４）をソースの下に設ける。このｐ導電型領域（１４）をｎ導電型チャネル領域（１８）から隔ててソース（１３）に電気的に結合させる。 （もっと読む）

【課題】埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。
【解決手段】埋込ゲート層１０とゲート配線１２との電気的な接続をトレンチ１３内に形成したｐ⁺型コンタクト埋込層１４によって行うようにする。これにより、ｐ⁺型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。したがって、埋込ゲート層１０とゲート配線１２とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置とすることが可能となる。 （もっと読む）

【課題】低オン抵抗の電界効果トランジスタを低コストで実現する。
【解決手段】電界効果トランジスタは、第一導電型の半導体基体であるＮ⁺型ＳｉＣ基板２及びＮ^-型ドレイン領域１と、Ｎ⁺型ＳｉＣ基板２の第一主面側に、Ｐ型ウエル領域３とＮ⁺型ソース領域５とゲート電極７とを有する。Ｎ^-型ドレイン領域１中に、Ｎ^-型ドレイン領域１とはバンドギャップの異なるＰ⁺型ポリシリコンで形成され、第一主面から第二主面へ向かって伸びる柱状のヘテロ半導体領域４が、間隔を置いて並んで複数形成されている。ゲート電極７直下にチャネル領域が形成されないときに、Ｎ^-型ドレイン領域１がヘテロ半導体領域４と接することによりＮ^-型ドレイン領域１の全域が空乏化される。 （もっと読む）

【課題】 本発明は、低消費電力で動作する論理回路に応用できる電界効果トランジスタを提供することを目的とするものである。
【解決手段】 ソース電極とソース電極が接する半導体の伝導帯又は価電子帯との間に障壁を有しており、ソース電極から障壁を通して流れ込む電子又はホールをゲート電圧により調整できる構成を有することを特徴とするｎチャンネル又はｐチャンネルの電界効果トランジスタ。 （もっと読む）

【課題】窒化物化合物半導体装置において、ゲートリーク電流を抑制する。
【解決手段】化合物半導体装置２０は、基板２１と、前記基板上方に形成された窒化物半導体よりなるキャリア走行層２２を含む半導体積層構造と、前記半導体積層構造上方に形成されたゲート電極２６、ソース電極２７Ａ、ドレイン電極２７Ｂと、前記半導体積層構造上方であって、ゲート電極とソース電極の間、及び、ゲート電極とドレイン電極との間に形成された絶縁膜２８と、前記絶縁膜のうち、ゲート電極とソース電極の間、及びゲート電極とドレイン電極の間に形成された開口と、前記開口に埋め込まれたアルミナ膜２９と、を備える。 （もっと読む）

【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 （もっと読む）

【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。
【解決手段】第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する。犠牲層を、トランジスタを覆って半導体基板の上面上に形成する。犠牲層を部分的に除去することにより、第１のソース電極及び前記第２のソース電極を露出する。第１のソース電極及び第２のソース電極に接続され、所定方向に沿って延在する配線を、犠牲層の上面上に形成する。犠牲層を除去する。上面が開口した枠体を、トランジスタの周囲を取り囲んで、半導体基板の上面上に形成する。枠体上にテープを貼り付けることにより、枠体及びテープによってトランジスタ及び配線を覆う。 （もっと読む）