【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ソース領域よりも径が細いドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には所定の空間を介して第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

縦型トランジスタ装置は、ＩＩＩ−Ｖ族半導体材料から形成される基板（１００）と、少なくとも部分的に基板内に収容される多層スタック（１１６）とを備える。多層スタックは、基板（１００）に隣接して配置される半絶縁層（１０８）と、第１のＩＩＩ−Ｖ族半導体材料から形成されており、半絶縁層に隣接して配置される第１の層（１１０）とを備える。多層スタック（１１６）はまた、第２のＩＩＩ−Ｖ族半導体材料から形成されて、第１の層（１１０）に隣接する第２の層（１１２）と、第１の層と第２の層との界面に形成されるヘテロ接合部とを備える。
（もっと読む）

【課題】ソースフィールドプレート電極を形成することによる性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上にＧａＮ層１２およびＡｌＧａＮ層１３がこの順で形成され、ＡｌＧａＮ層１３上にドレイン電極１４、ソース電極１５およびゲート電極１６が形成された半導体装置であって、ゲート電極１６の下方には、ＳｉＣ基板１１を貫通するように第１の開口２３が形成されている。さらに、ＧａＮ層１２上に形成され、ソース電極１５に接続されるソースパッド１９の一部が、ＳｉＣ基板１１の裏面側から露出するように、第２の開口２４が形成されている。そして、第１の開口２３内にソースフィールドプレート電極２５−１を形成すると同時に、第２の開口２４から露出するソースパッド１９に接触するようにＳｉＣ基板１１の裏面に接地導体２５−２を形成する。 （もっと読む）

【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】ＧａＮ系ヘテロ構造電界効果トランジスタにおいて、ゲート電極直下のチャネルのソース端に局所的に高電界領域を形成することで同領域における電子の走行時間を短縮し、同トランジスタの優れた高速動作を実現する。
【解決手段】（0001）サファイア基板１上に設けられるＧａＮバッファ層２及びＡｌＧａＮショットキ層３と、ＡｌＧａＮショットキ層３上に設けられるソース電極６、ドレイン電極７、及びゲート電極８とを備えるＧａＮ系ヘテロ構造電界効果トランジスタにおいて、ソース電極６とゲート電極８との間に、窒化シリコンからなり圧縮性の内部応力を有する第一の絶縁膜９を設けた。 （もっと読む）

【課題】本発明は、絶縁領域において破壊が起こるのを防止できる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、半導体基板と、前記半導体基板の上面側に設けられた不純物添加領域と、前記半導体基板の上面側において、イオン注入によって前記不純物添加領域の周囲に設けられた絶縁領域と、前記不純物添加領域上に設けられたゲート電極と、前記ゲート電極を挟むように前記不純物添加領域上に設けられた第１の電極及び第２の電極と、前記絶縁領域上に設けられ、前記ゲート電極に接続した第１のパッドと、前記絶縁領域上において前記不純物添加領域を挟んで前記第１のパッドと対向するように設けられ、前記第２の電極に接続した第２のパッドと、前記絶縁領域上において、前記第１の電極と前記第２のパッドの間に設けられた導体と、を備えることを特徴とするものである。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのＳＢＤ１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２と、ｎ型層１２上に配置されたアノード電極１４と、アノード電極１４に接続され、ｎ型層１２に突出するｐ型領域１３とを備えている。ｐ型領域１３は、ｎ型層１２との境界領域において、境界領域に隣接するｐ型領域１３内の領域である高不純物領域１３Ｂよりも導電型がｐ型であるｐ型不純物の濃度の低い低不純物領域１３Ａを含んでいる。 （もっと読む）

【課題】インパクトイオン化現象によって発生した電子・正孔を効率よく吸収することが可能で正常な動作特性と高い信頼性を実現する半導体装置を提供する。
【解決手段】半導体装置２０は、基板２１に対して順次積層されたバッファ層２２、下地化合物半導体層２３ｆ（下地化合物半導体層２３）、インパクトイオン制御層２４、下地化合物半導体層２３ｓ（下地化合物半導体層２３）、チャネル画定化合物半導体層２６ｆ（チャネル画定化合物半導体層２６）、チャネル画定化合物半導体層２６ｓ（チャネル画定化合物半導体層２６）、ＡｌＧａＮ（窒化アルミニウムガリウム）層２８、ＧａＮ（窒化ガリウム）層２９を備えている。インパクトイオン制御層２４は、下地化合物半導体層２３の積層範囲（積層範囲の厚さＴｓｔ）内に積層されてインパクトイオン化現象の発生位置を制御する。 （もっと読む）

【課題】広い温度範囲で高効率に動作可能な電界効果トランジスタを提供することである。
【解決手段】本発明にかかる電界効果トランジスタは、抵抗率が０．０２Ω・ｃｍ以下のシリコン基板１と、シリコン基板１上に形成された５μｍ以上の膜厚を有するチャネル層２と、チャネル層２上に形成されると共に、チャネル層２に電子を供給するバリア層４と、チャネル層２とバリア層４とのヘテロ接合により形成された２次元電子ガス層３と、バリア層４とオーミック接触するソース電極５及びドレイン電極６と、ソース電極５とドレイン電極６との間に形成され、バリア層４とショットキー接合するゲート電極７と、を有する。 （もっと読む）

【課題】高いアバランシュブレークダイン強度を有する横型ＨＥＭＴと、その製造方法を提供する。
【解決手段】基板１０と、基板上に配置された、第１導電型のチヤネルとなる第１層１１、少なくとも部分的に上記第１層１１の上に配置された電子供給層となる第２層１２を有する。さらに、上記横型ＨＥＭＴは、上記第１導電型に対して相補的な第２導電型の半導体物質を有し、少なくとも部分的に上記第１層１１の中に配置された第３層１３を有する。このためＰＮダイオードが上記第１層および第３層の間で形成され、ＰＮダイオードは横型ＨＥＭＴより低いブレークダウン電圧を有することにより、ＨＥＭＴを高い電界から保護することができ、ＨＥＭＴの劣化を防止できる。 （もっと読む）

【課題】電流コラプスを抑制しながら、高いドレイン電流を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上方に形成されたソース電極５ｓ、ドレイン電極５ｄ及びゲート電極５ｇと、が設けられている。更に、ソース電極５ｓとゲート電極５ｇとの間の化合物半導体積層構造２上に形成され、シリコンを含む第１の保護膜６と、ドレイン電極５ｄとゲート電極５ｇと間の化合物半導体積層構造２上に形成され、第１の保護膜６より多くシリコンを含む第２の保護膜７と、が設けられている。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 （もっと読む）

【課題】ＲＣスナバ回路の抵抗Ｒの値を任意に設計可能な半導体スナバ回路を用いた半導体装置、電力変換装置、半導体装置の製造方法を提供する。
【解決手段】ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、キャパシタ２１０及び抵抗２２０をモノリシックに集積化した半導体スナバ回路２００とを備える半導体装置において、抵抗２２０が、半導体スナバ回路２００の基材となる半導体基体の一部に形成され、半導体基体の比抵抗よりも高い比抵抗を有する高抵抗層を含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】窒化物半導体から成るヘテロ接合電界効果型トランジスタに於いて、バリア層上に２次元電子ガス濃度を減少させずに略50nm以上のキャップ層を形成するには、シリコンを1×10¹⁹cm^-2程度の高濃度でドーピングする必要があるが、この様な高い濃度のシリコンを均一性良くドーピングするのは困難である。窒化物半導体では酸素及び窒素空孔の様なエピタキシャル成長中等に意図せずに混入するドナーがあるため、シリコンだけでドーピング濃度を制御することが難しい。
【解決手段】キャップ層５０内でヘテロ接合の形成により発生する分極の影響を受けるバリア層４０側の領域に、キャップ層５０を構成する窒化物半導体のバンドギャップ内の分極の効果によって決まるフェルミ・レベルよりも高いエネルギー位置に準位を形成する複数のドナーが、合計して２次元電子ガス濃度と同程度の濃度でドーピングされている。 （もっと読む）

【課題】ゲート・ドレイン間の帰還容量増大を防止し、超高周波動作に適する半導体装置。
【解決手段】
基板１０上に順次配置され,窒化物系化合物半導体層からなるバッファ層１２およびアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ショットキー層１４に形成され,ソース電極１６およびドレイン電極１８間のチャネルを細線状に分割する複数の溝２６と、複数の溝２６および細線状に分割されたチャネルを横断して配置されたゲート電極２０と、ショットキー層１４,複数の溝２６およびゲート電極２０上に形成された絶縁層２２と、絶縁層２２上に配置され,ソース電極１６に接続されたソースフィールドプレート電極２４とを備える。 （もっと読む）

ゲート接続接地電界プレートを有するIII族窒化物ベースの高電子移動度トランジスタを説明する。ゲート接続接地電界プレートデバイスは、ミラー容量効果を最小化することができる。トランジスタは、高電圧空乏モードトランジスタとして形成し、低電圧エンハンスメントモードトランジスタと組み合わせて、単一の高電圧エンハンスメントモードトランジスタとして動作する部品を形成するために用いることができる。 （もっと読む）

【課題】オフ時のリーク電流を低減することができ、好ましくは高い閾値電圧を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】ｉ−ＧａＮ層５（電子走行層）と、ｉ−ＧａＮ層５（電子走行層）上方に形成されたｎ−ＧａＮ層７（化合物半導体層）と、ｎ−ＧａＮ層７（化合物半導体層）上方に形成されたソース電極２１ｓ、ドレイン電極２１ｄ及びゲート電極２１ｇと、が設けられている。そして、ｎ−ＧａＮ層７（化合物半導体層）のソース電極２１ｓとドレイン電極２１ｄとの間の領域内でゲート電極２１ｇから離間した部分にリセス部７ａ（凹部）が形成されている。 （もっと読む）

【課題】高電力で高性能なデバイスによって生成される熱応力に耐えることができる金属相互接続システムを提供する。
【解決手段】半導体デバイス構造であって、炭化ケイ素およびＩＩＩ族窒化物からなる群から選択される広バンドギャップの半導体部分と、該半導体部分に対する相互接続構造であって、それぞれ２つの高導電性層と互い違いに、少なくとも２つの拡散バリア層を含む、相互接続構造とを備え、該拡散バリア層は、該高導電性層とは異なる熱膨張係数を有し、該高導電性層よりも低い熱膨張係数を有し、該それぞれの熱膨張係数の差異は、該高導電性層の膨張を抑えるために十分な大きさであるが、層間の接着強度を超える歪みを隣接層間に生じさせる差異よりも小さい、半導体デバイス構造。 （もっと読む）

【課題】耐圧に優れ、強度の高いIII−Ｖ族窒化物半導体からなる半導体装置を実現する。
【解決手段】本発明の構造では、第１のソース電極１０６がバイアホール１１２を介して導電性基板１０１に接続されており、また、第２のソース電極１１０が形成されている。これにより、ゲート電極１０８とドレイン電極１０７との間に高い逆方向電圧が印加されても、ゲート電極１０８のうちドレイン電極１０７に近い側の端部に起こりやすい電界集中を効果的に分散または緩和することができるため、耐圧が向上する。また、素子形成層を形成する基板として導電性基板１０１を用いているため、導電性基板１０１には裏面まで貫通するバイアホールを設ける必要がない。したがって、導電性基板１０１に必要な強度を保持したまま、第１のソース電極１０６と裏面電極１１５とを電気的に接続することができる。 （もっと読む）