【課題】放熱性が良好で、且つ、製造コストを抑制することができるとともに、高耐圧で高アバランシェ耐量を有する窒素化合物半導体素子を提供する。
【解決手段】ｐ−Ｓｉ基板１０１上にｐ−３Ｃ−ＳｉＣ層１０２が形成された積層構造が形成され、その上にｉ−ＧａＮ層（チャネル層）１０３、ｎ−ＡｌＧａＮ層（バリア層）１０４が形成されている。ｎ−ＡｌＧａＮ層１０４上には、ソース電極２０１、ドレイン電極２０２、及びゲート電極２０３が形成されている。ソース電極２０１とドレイン電極２０２は、ｎ−ＡｌＧａＮ層１０４とオーミックコンタクトを形成している。ゲート電極２０３は、ｎ−ＡｌＧａＮ層１０４とショットキー接合を形成している。 （もっと読む）

【課題】 ドリフト層（電圧保持層）１０を共通化して逆並列ダイオードを内蔵したシリコンカーバイド静電誘導トランジスタ（ＳｉＣ−ＳＩＴ）を実現する。
【解決手段】 ソース領域１１の第１側面の溝１９の底面から側面に沿ってゲート領域１２を形成し、第１側面（片側）からの空乏層の伸縮のみでチャネル１７の幅を制御し、トランジスタ電流Ｉｔをオン／オフ制御するスイッチング素子を構成する。一方、第２側面の溝２０の底面から側面に沿いソース領域１１の表面に亘ってソース電極１８を形成し、このソース電極１８とドリフト層１０との間にショットキー接合２１を形成し、このショットキー接合２１からドレイン領域１５へ、ドリフト層１０を共通化して電流Ｉｄを流すダイオードを形成する。 （もっと読む）

【課題】低オン抵抗のスイッチ素子を低コストで実現する。
【解決手段】第一導電型の半導体基体であるＮ^＋型ＳｉＣ基板２及びＮ⁻型ドレイン領域１と、Ｎ^＋型ＳｉＣ基板２の第一主面側に、電流のオン、オフを切り替えるスイッチ機構とを有する半導体装置において、Ｎ⁻型ドレイン領域１中に、該Ｎ⁻型ドレイン領域１とはバンドギャップの異なるＰ^＋型ポリシリコンで形成され、第一主面と、該第一主面と対向する第二主面との間で伸びる柱状のヘテロ半導体領域４が、間隔を置いて並んで複数形成されている。 （もっと読む）

本発明は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）のユニットセルを提供する。ＭＥＳＦＥＴのユニットセルは、ソース、ドレイン、およびゲートを含む。ソースとドレインとの間の、ｎ型導電チャネル層上にゲートを配設する。ソースの下に、ドレインの方に延びる端部を有するｐ型導電領域を設ける。このｐ型導電領域は、ｎ型導電チャネル領域から間隔を置いて配置され、ソースに電気的に結合される。ソース領域の下のｐ型導電領域上に、ドレイン領域の方に延びるが、ｐ型導電領域の端部を越えては延びないｎ型導電領域を設ける。ＭＥＳＦＥＴを製造する関連した方法も、提供される。
（もっと読む）

【課題】単一のデバイスで双方向に流れる電流を制御できる双方向型電界効果トランジスタおよびこれを用いたマトリクスコンバータを提供する。
【解決手段】双方向型電界効果トランジスタは、半導体基板１と、半導体基板１上に設けられ、該基板１の主面に平行なチャネルと該チャネルのコンダクタンスを制御するためのゲート電極１３ａとを含むゲート領域と、チャネルの第１端側に設けられた第１領域と、チャネルの第２端側に設けられた第２領域とを備え、第１領域の第１電極１１ａからチャネルを介して第２領域の第２電極１２ａへ流れる順方向電流および第２電極１２ａからチャネルを介して第１電極１１ａへ流れる逆方向電流が、ゲート電極１３ａに印加されるゲート電圧によって制御される。 （もっと読む）

【課題】基板強度を保持しつつオン抵抗を低減し得る半導体装置を提供する。
【解決手段】網目状の凸部により形成された複数の凹部を裏面に有し、第１の不純物濃度を有する半導体からなる支持体２１と、前記支持体の前記裏面に対向する表面に形成され、前記第１の不純物濃度よりも低い第２の不純物濃度を有する半導体層３と、前記半導体層３に形成された半導体素子とを具備することを特徴とする。 （もっと読む）

【課題】 III-Ｖ族窒化物半導体層をチャネル領域とする電界効果トランジスタにおけるオン抵抗の低減とドレイン耐圧の向上とを同時に実現できるようにする。
【解決手段】 半導体装置は、窒化ガリウムからなる動作層１２と、該動作層１２の上に形成された窒化アルミニウムガリウムからなる障壁層１３と、該障壁層１３の上に互いに間隔をおいて形成されたソース電極１４及びドレイン電極１５と、両電極１４、１５の間に形成されたゲート電極とを有している。障壁層１３におけるソース電極１４とゲート電極１６との間の領域には高濃度のｎ型不純物領域１３ａが形成されており、ソース電極１４、ドレイン電極１５及びゲート電極１６が互いに等電位である状態において、障壁層１３におけるソース電極１４とゲート電極１６との間の電子濃度は、ドレイン電極１５とゲート電極１６との間の電子濃度よりも高くなる。 （もっと読む）

【解決手段】ノンドープＧａＮからなるチャネル層（１）と、チャネル層（１）の表面上に形成されたｎ型のＡｌ_0.2Ｇａ_0.8Ｎからなるバリア層（２）と、バリア層（２）上に選択的に形成されたｐ型のＡｌ_0.1Ｇａ_0.9Ｎからなる半導体層（３）と、半導体層（３）の両側のうちの一方側に位置するバリア層（２）上に形成されたドレイン電極（４）と、少なくとも半導体層（３）とドレイン電極（４）との間で半導体層（３）に隣接する位置のバリア層（２）上に形成された絶縁膜（７）と、絶縁膜（７）上に形成されたフィールドプレート電極（８）とを有するパワー半導体素子。
（もっと読む）

【課題】 低オン抵抗化を実現し、高速スイッチングが可能なＪＦＥＴやＳＩＴなどの炭化珪素半導体装置を提供する。
【解決手段】 トレンチ溝１１０〜１１３に沿って形成したゲート領域１３間のチャネルに拡がる空乏層により電流をオンオフするＪＦＥＴやＳＩＴにおいて、半導体基体表面あるいはトレンチ溝１１３の底部に、外部より電圧が供給可能なゲートコンタクト層１０２とゲート電極１０３を設け、これとは独立し、トレンチ溝１１０〜１１２の底部で、ゲート領域１３のｐ^＋＋コンタクト層１４にオーミック接触するメタル導電部（仮想ゲート電極）１０１を設ける構造とした。この仮想ゲート電極１０１は、ゲート電極１０３や外部配線とは絶縁された形となる。
【効果】 ゲート抵抗を小さくし、高速スイッチング動作が可能な大電流容量の炭化珪素半導体装置を得ることができる。 （もっと読む）

【課題】 高温で動作可能な測温ダイオードを内蔵し、高温環境下で用いることができる炭化珪素半導体装置を提供すること。
【解決手段】 静電誘導トランジスタとして、溝部１１０，１１１を制御領域１２，１４に利用する構造を採る場合、制御層間距離によってノーマリオフ型とすることができる。このノーマリオフを素子間分離として用い、炭化珪素と多結晶シリコンとのヘテロ接合ダイオード１１４（又はｐｎ接合ダイオード）を構成する。
また、深いｐ型の第３層３０を接地することによっても、素子間分離を達成し、この内側のｎ型第４層と基体他面との間に測温ダイオードを造り込むことができる。 （もっと読む）

本発明は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を提供する。このＭＥＳＦＥＴは、ソース（１３）とドレイン（１７）とゲート（２４）とを備えている。このゲート（２４）を、ソース（１３）とドレイン（１７）の間及びｎ導電型チャネル層（１８）上に設ける。ドレイン（１７）に向かって延びている端部を備えるｐ導電型領域（１４）をソースの下に設ける。このｐ導電型領域（１４）をｎ導電型チャネル領域（１８）から隔ててソース（１３）に電気的に結合させる。
（もっと読む）

【課題】 従来の半導体装置では、ゲート領域から注入された自由キャリア（正孔）がソース領域に取り込まれ、所望のｈＦＥを得られ難いという問題があった。
【解決手段】 本発明の半導体装置では、ソース領域６と同電位となる固定電位絶縁電極１１とゲート領域７と同電位となる可変電位絶縁電極９とを有する。そして、固定電位絶縁電極１１を介してチャネル領域１２を空乏層で満たし、ＯＮ動作、ＯＦＦ動作状態を成す。一方、可変電位絶縁電極を利用し、自由キャリア（正孔）のポテンシャルエネルギーを積極的に可変することで、所望のｈＦＥやスイッチング特性を得ることができる。 （もっと読む）

電界効果トランジスタは、ＧａＮチャネル層１２とＡｌＧａＮ電子供給層１３を含む半導体層構造と、電子供給層１３上に互いに離間して形成されたソース電極１およびドレイン電極３と、ソース電極１とドレイン電極３との間に形成されたゲート電極２と、電子供給層１３上に形成されたＳｉＯＮ膜２３とを有している。ゲート電極２は、ドレイン電極３側にひさし状に張り出し、かつＳｉＯＮ膜２３上に形成されたフィールドプレート部５を有している。ＳｉＯＮ膜２３のフィールドプレート部５と電子供給層１３との間に位置する部分（フィールドプレート層２３ａ）の厚さが、ゲート電極２からドレイン電極３の方向に向かって次第に厚くなるように変化している。 （もっと読む）

活性層との電気的コンタクトで形成された金属のソースおよびドレインコンタクト（２０，２２）を有する活性半導体層を備えるトランジスタ構造。ゲートコンタクト（２６）が、活性層内の電界を変調するためにソースコンタクトとドレインコンタクトとの間に形成されている。スペーサ層（２４）が、活性層の上に形成されている。導電性フィールドプレート（２８）がスペーサ層の上に形成され、ゲートコンタクトの端からドレインコンタクトに向かって距離Ｌ_ｆ延びている。フィールドプレートは、ゲートコンタクトに電気的に接続されている。

（もっと読む）

電界効果型トランジスタの表面に、誘電性材料の堆積／成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセス。本製造プロセスのは、誘電性材料の堆積／成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび／またはサブミクロンゲートデバイスの性能を向上することができる。
（もっと読む）

過渡現象遮断用の組み合わせデバイス。過渡現象が入力端子 ４０に印加されると、トランジスタ ４４のボディ電位がデプレッションモードＪＦＥＴ型遮断トランジスタ ７１のゲート ８１を駆動するように、パストランジスタ４４が配置されている。同時に、チャネル７７を空乏化するために、電位差 Ｖｄが外部ゲート ５２の両端に印加される。このように、外部端子上に現れる過渡現象は、非常に急速に伝播されて、チャネル ７７および８５を空乏化するので、出力端子４２に接続されたデバイスが故障する前に、入力端子 ４０を出力端子 ４２から効果的に分離する。一旦過渡現象がおさまると、デバイス ３７はその通常の導通状態に戻る。 （もっと読む）