【課題】Ｐ型およびＮ型III−Ｖ族窒化物半導体層の両方に対して良好に接続される電極を有する半導体装置を提供する。
【解決手段】この電界効果トランジスタは、サファイア基板４１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６、およびＮ型ＧａＮ層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。ソース電極２５は、Ｐ型ＧａＮ層６にオーミック接触する第１電極部２５１と、Ｎ型ＧａＮ層７にオーミック接触する第２電極２５２とを接合して構成されている。第１電極部２５１と第２電極部２５２とは異なる金属材料からなる。 （もっと読む）

【課題】パワーデバイスへの適用に適したIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタは、サファイア基板４１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、超格子Ｎ型層５、この超格子Ｎ型層５に積層されたＰ型ＧａＮ層６、およびこのＰ型ＧａＮ層６に積層された超格子Ｎ型層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の側壁は、超格子Ｎ型層５、Ｐ型ＧａＮ層６および超格子Ｎ型層７に跨る壁面１７を形成している。この壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。 （もっと読む）

【課題】 従って、本発明の目的は、高オン／オフ比を達成することができる電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース／ドレイン電極、チャネル形成領域、及び、ゲート電極を備え、チャネル形成領域は、その厚さ方向に、電子供与性のドナー分子層と電子受容性のアクセプター分子層とが、少なくとも各１層、積層された積層構造を有する分離積層型の電荷移動錯体薄膜から構成されており、ドナー分子層の厚さをｔ_D、アクセプター分子層の厚さをｔ_A、ドナー分子層における空乏層の厚さの最大値をＸ_p、アクセプター分子層における空乏層の厚さの最大値をＸ_n、ドナー分子層における不純物濃度をＮ_D、アクセプター分子層における不純物濃度をＮ_Aとしたとき、電荷移動錯体薄膜は、ｔ_A≦Ｘ_p，ｔ_D≦Ｘ_n，Ｎ_D・ｔ_A≒Ｎ_A・ｔ_D を満足する。 （もっと読む）

【課題】全体として必要とされる高い耐圧を確保することができ、小型で消費電力が小さな半導体装置を提供する。
【解決手段】互いに絶縁分離されたｎ個（ｎ≧２）のＭＯＳトランジスタ素子Ｔｒが、ＧＮＤ電位と所定電位との間で、順次直列接続されてなり、第１段ＭＯＳトランジスタ素子Ｔｒにおけるゲート端子を入力端子とし、ゲート入力が無い状態でソース−ドレイン間が導電可能に形成されたｎ個の短絡ＭＯＳトランジスタ素子ＲＴｒ１が、ＧＮＤ電位と所定電位との間で、順次直列接続され、第１段ＭＯＳトランジスタ素子Ｔｒを除いた各段のＭＯＳトランジスタ素子Ｔｒにおけるゲート端子が、直列接続された各段の短絡ＭＯＳトランジスタ素子ＲＴｒ１の間に、それぞれ、順次接続されてなり、第ｎ段ＭＯＳトランジスタ素子Ｔｒにおける所定電位側の端子から、出力が取り出されてなる半導体装置２０とする。 （もっと読む）

【課題】埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタのドレイン領域と埋め込み層間の耐圧を向上させ、かつ縦型寄生バイポーラトランジスタ動作の抑制、オン抵抗の低減を同時に実現する。
【解決手段】埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタの、オフセット層からドレイン層にわたる拡散層の下部にストライプ状に拡散層を形成し、ドレイン領域と埋め込み層の間を完全に空乏化させることで、ドレイン領域と埋め込み層の間の耐圧を向上させる。また、ストライプ状拡散層を形成することでドレイン領域が広がりオン抵抗が低減され、埋め込み層も寄生バイポーラトランジスタ動作を十分に抑制できるように、濃度を濃くすることができる。 （もっと読む）

【課題】オフ状態の耐圧を向上させるとともに、電流能力の低下を抑える高耐圧ＭＯＳ半導体装置を提供する。
【解決手段】半導体層３に形成される第１導電型のウェル領域４と、ウェル領域４に選択的に形成される第２導電型の高濃度のソース領域６と、半導体層３にウェル領域４と離間して形成される第２導電型の高濃度のドレイン領域５と、ドレイン領域５を含む領域に形成される第２導電型の中濃度ディープウェル領域１１と、半導体層３内にウェル領域４端からドレイン領域５側に形成され埋め込み絶縁膜２まで到達しない第２導電型の低濃度ドリフト領域１０と、ソース領域６端から低濃度ドリフト領域１０端の間にはゲート絶縁膜８を介したゲート電極９を備えるＭＯＳトランジスタにおいて、ディープウェル領域１１の表面濃度が、低濃度ドリフト領域１０の表面濃度以下にする。 （もっと読む）

【課題】オン抵抗の上昇を抑制しつつスイッチング耐圧を確保できるトランジスタを提供する。
【解決手段】埋込絶縁層と、埋込絶縁層の主面上に設けられ、交互に配置された複数の第１導電型のソース領域と複数の第２導電型のベースコンタクト領域とを有するソース部と、第１導電型のドレイン部と、ソース部とドレイン部との間に設けられソース領域及びベースコンタクト領域に接している第２導電型のベース領域と、を有する半導体層と、ベース領域の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極とを備え、ソース領域とベース領域との接合部を、ベースコンタクト領域とベース領域との接合部よりもドレイン部側に設けた。 （もっと読む）

【課題】高耐圧化とＥＳＤ耐量の向上を両立できる半導体装置を提供する。
【解決手段】第１導電型の第１半導体層１ａと、ＳＯＩ層１中に埋め込み形成された第２導電型の第２半導体層２と、第１半導体層１ａの表層部に形成された第２導電型の第１ベース領域７と、第１ベース領域７内に含まれ、先端が第２半導体層２に達する第２導電型の第２ベース領域７ａと、第１ベース領域７の表層部に形成された第１導電型のソース領域８と、第１ベース領域７に交わり、先端が第２半導体層２に達する第１導電型の第１ドレイン領域６ａと、第１ドレイン領域６ａの表層部に形成され、基板面内で第１ベース領域７から離間するように配置された、第１導電型の第２ドレイン領域６と、第２ドレイン領域の表層部に形成された、第１導電型の第３ドレイン領域５を備えた半導体装置１００とする。 （もっと読む）

【課題】擬似単結晶膜を用いた薄膜トランジスタにおいて、粒界の方向設定に起因して低下する性能と耐圧を向上させる。
【解決手段】この薄膜トランジスタにあっては、例えば、ｎチャネル型の場合には正孔、ｐチャネル型の場合には電子がチャネル領域２３の長さ方向に移動するのだが、粒界がチャネル領域２３の長さ方向に沿うように配置されているので、以下の不都合、つまり正孔や電子がその移動を粒界に妨げられ、局所的に蓄積することを防止する作用が働く。これにより、正孔や電子の移動度を高めるとともに、耐圧を高めてキンク効果やシングルラッチアップを発生しにくくすることができる。 （もっと読む）

【課題】出力電流が減少することを抑えると共に、リーク電流が流れることを抑えることができる半導体装置を提供する。
【解決手段】半導体装置２１は、マルチゲート構造を備え、互いに離れた第１チャネル領域３１及び第２チャネル領域３２と、これら二つのチャネル領域３１，３２を接続する高濃度不純物領域３３と、第１チャネル領域３１に隣接する独立したソース領域３４と、第２チャネル領域３２に隣接する独立したドレイン領域３５とを有する半導体層２３が形成されている。また、半導体層２３上には、ゲート絶縁膜２４と、ゲート絶縁膜２４上に形成された第１ゲート電極１６及び第２ゲート電極１７とが形成されている。第２ゲート電極１７には、第２アルミ配線層２７ｂの一端３８と第１ゲート電極１６とが平面的に重なり合う領域Ａにある層間絶縁膜２５をキャパシタとした層間絶縁膜キャパシタ１９が、直列に接続されている。 （もっと読む）

【課題】高電圧のｄＶ／ｄｔサージが印加されても各フィールド領域間の絶縁分離トレンチが破壊し難い半導体装置を提供する。
【解決手段】多重の第１絶縁分離トレンチＴ_Ｇ，Ｔ_１ａ，Ｔ_１ｂ，Ｔ_２〜Ｔ_５，Ｔ_Ｅａ，Ｔ_Ｅｂにより多重のフィールド領域Ｆ_Ｇ，Ｆ_１ａｂ，Ｆ_１〜Ｆ_５，Ｆ_Ｅａｂ，Ｆ_Ｅが形成され、電源電位フィールド領域Ｆ_Ｅとそれに隣接するトランジスタ素子配置フィールド領域Ｆ_５の間が、ｍ重（ｍ≧２）の第１絶縁分離トレンチＴ_Ｅａ，Ｔ_Ｅｂにより絶縁分離されてなり、ＧＮＤ電位フィールド領域Ｆ_Ｇとそれに隣接するトランジスタ素子配置フィールド領域Ｆ_１の間が、ｎ重（ｎ≧２）の第１絶縁分離トレンチＴ_１ａ，Ｔ_１ｂにより絶縁分離されてなる半導体装置１１０とする。 （もっと読む）

【課題】全体として必要とされる高い耐圧を確保することができ、消費電力が小さく、小型で安価な半導体装置を提供する。
【解決手段】互いに絶縁分離されたｎ個（ｎ≧２）のトランジスタ素子Ｔｒ_１〜Ｔｒ_４が、ＧＮＤ電位と所定電位との間で、順次直列接続されてなり、第１段トランジスタ素子Ｔｒ_１におけるゲート端子を入力端子とし、ゲート−ソース間が短絡されたｎ個の短絡トランジスタ素子ＳＴＲ_１〜ＳＴＲ_４が、ＧＮＤ電位と所定電位との間で、順次直列接続され、第１段トランジスタ素子Ｔｒ_１を除いた各段のトランジスタ素子Ｔｒ_２〜Ｔｒ_４におけるゲート端子が、直列接続された各段の短絡トランジスタ素子ＳＴＲ_１〜ＳＴＲ_４の間に、それぞれ、順次接続されてなり、第ｎ段トランジスタ素子Ｔｒ_４における所定電位側の端子から、出力が取り出されてなる半導体装置２００とする。 （もっと読む）

【課題】静耐圧を向上することのできる半導体装置を提供する。
【解決手段】絶縁分離されたｎ個のトランジスタ素子Ｔｒが、第１の所定電位と第２の所定電位との間で順次直列接続され、第１段トランジスタ素子Ｔｒ１のゲート端子Ｇ１を入力端子とし、第１段トランジスタ素子Ｔｒ１を除いた各段のトランジスタ素子Ｔｒ２〜Ｔｒｎのゲート端子Ｇ２〜Ｇｎが、第１の所定電位と第２の所定電位との間で直列接続された各段の並列ＲＣ素子の間にそれぞれ順次接続され、第ｎ段トランジスタ素子Ｔｒｎの第２の所定電位側端子から出力が取り出される半導体装置１０であって、フィールド分離トレンチＺｆにより囲まれた各フィールド領域Ｆに、トランジスタ素子Ｔｒが高段または低段のトランジスタ素子Ｔｒを内包するように１個ずつ順次配置され、各フィールド領域Ｆの電位を、当該フィールド領域Ｆに配置されたトランジスタ素子Ｔｒの３端子のいずれかと同電位とした。 （もっと読む）

電力(パワー)半導体装置は、伝導性(導電性)ゲートであって、半導体基板(1)において形成されるトレンチ(溝)(11)の上側部分において提供されるもの、及び伝導性フィールド(電場)プレートであって、トレンチにおいて、伝導性ゲートに対して平行で、伝導性ゲートのものよりも深い深さにまで拡がるものを備える。フィールドプレートは、トレンチの壁及び底部分から、ゲート絶縁性層よりも厚いフィールドプレート絶縁性層によって絶縁される。1種の具体例において、フィールドプレートはトレンチ内でゲートから絶縁される。第1の伝導率の種類の不純物ドープされた領域は、基板の表面にてトレンチの第1及び第2の側に隣接して提供され、及びソース及びドレインの領域を形成し、及び第2の伝導率の種類の本体領域(7)を、ソース領域の下でトレンチ(11)の第1の側上に形成する。伝導性ゲートは、本体領域(7)から、ゲート絶縁性層によって絶縁される。半導体装置を製造する方法は慣習的なCMOSのプロセスと適合性である。
（もっと読む）

ゲートの下に電荷低減領域を有する二次元電子ガスを含むIII族窒化物パワー半導体デバイスを提供する。
（もっと読む）

【課題】埋め込み酸化膜下の支持基板電位の影響を軽減でき、ＧＮＤ電位と所定電位の間の電圧がＭＯＳトランジスタに均等に分配されて、全体として高い耐圧を確保することのできる半導体装置を提供する。
【解決手段】互いに絶縁分離されたｎ個（ｎ≧２）のＮチャネルＭＯＳトランジスタ素子が、グランド（ＧＮＤ）電位と所定電位Ｖ_Ｅの間で、ＧＮＤ電位側を第１段、所定電位側を第ｎ段として、順次直列接続されてなり、ｎ個のＮチャネルＭＯＳトランジスタ素子が、埋め込み酸化膜を有するＳＯＩ構造半導体基板のＳＯＩ層に形成され、埋め込み酸化膜に達する第１絶縁分離トレンチにより、互いに絶縁分離されてなり、埋め込み酸化膜下の支持基板の電位Ｖ_ｓｕｂが、当該半導体装置の動作中において、所定電位Ｖ_Ｅの０．８倍以下の電位に設定されてなる半導体装置とする。 （もっと読む）

【課題】ＳＯＩ基板のトレンチ内の両端に形成された側面酸化膜に対して均等に電圧が加わる構成の集積回路装置を提供すること。
【解決手段】本発明の半導体集積回路装置は、素子形成領域下に第１の絶縁膜を有する基板と、前記第１の絶縁膜に達するように前記素子領域に形成されるシリコンのトレンチと、前記トレンチの側壁に形成される第２の絶縁膜と、前記トレンチに埋め込んだ多結晶シリコン上に形成される第３の絶縁膜とを具備し、第３の絶縁膜の膜厚を第１の絶縁膜の膜厚で除した値を特定の範囲にすることにより、トレンチ内の両端に形成された酸化絶縁膜に対して均等に電圧が加わる。 （もっと読む）

【課題】 本発明は、高出力、高耐圧、高速、高周波化などを達成し得る新規なGaN系ヘテロ接合トランジスタを提供することを目的とする。
【解決手段】上記課題は、GaN又はInGaNからなるチャネル層(4)と、AlNからなる障壁層(5)と含むヘテロ界面を構成する層と、トランジスタ素子表面に形成された絶縁膜(9)を有する電界効果トランジスタ(1)、特に絶縁膜としてSiN絶縁膜を用いた電界効果トランジスタや、そのような電界効果トランジスタの製造方法によって解決される。 （もっと読む）

【課題】 ＳＯＩ基板を利用する横型の半導体装置において、縦方向で負担する電圧を向上させる。
【解決手段】 ダイオード１０は、半導体基板１２０と、埋込み絶縁膜１３０と、半導体層１４０を積層したＳＯＩ基板を備えており、その半導体層１４０に裏面部半導体領域１６０、中間部半導体領域１５３及び表面部半導体領域１５４を有している。裏面部半導体領域１６０は、ｎ型の不純物を高濃度に含んでいる。中間部半導体領域１５３は、ｎ型の不純物を低濃度に含んでいる。表面部半導体領域１５４は、ｐ型の不純物を含んでいる。 （もっと読む）

【課題】素子間分離された領域に埋込層を配して構成したトレンチゲートタイプの横型ＭＯＳトランジスタ構造を有する半導体装置において耐圧性に優れたものとする。
【解決手段】半導体基板１において素子間分離された領域Ｚ１における底部に、電位がフローティング状態となっているｎ^＋埋込層２２が形成されている。ｎ型のオフセット層２０が、チャネル形成領域１０とドレイン領域１３との間のトレンチゲート電極１６による電流経路となる部位に形成されている。ｎ型の電界緩和用ウエル層２１が、素子間分離された領域Ｚ１においてチャネル形成領域１０およびオフセット層２０の下にトレンチ１４よりも深く、かつ、チャネル形成領域１０につながるとともにトレンチ１４の下端を覆うように形成されている。 （もっと読む）