導電性のフィールドプレートをIII-族窒化物半導体の各セルにおけるドレイン電極とゲートとの間に形成し、このフィールドプレートをソース電極に接続して、ゲートとドレインとの間における電界を低減する。これら電極はＮ+のIII-族窒化物のパッド層に支持し、またゲートはショットキーゲートまたは絶縁ゲートとする。
（もっと読む）

【課題】 高い耐圧性と低いオン抵抗を実現する両導電型能動素子を備えた集積型半導体装置を提供する。
【解決手段】 半導体装置において、一導電型を有するシリコン基板を保持基板とし、保持基板の上に、埋め込み絶縁膜と、半導体層とを有するＳＯＩ基板の半導体層に、電子及び正孔をそれぞれ主キャリアとするコンプリメンタリ型能動素子が集積される。能動素子に印加した電圧が横方向に印加される一導電型の不純物層の近傍に、埋め込み絶縁膜を介して一導電型を有する保持基板内に対向して配置される逆導電型の領域が設けられ、一導電型を有する保持基板と逆導電型の領域との間に、電源電圧に相当する電圧が逆バイアスで印加され、保持基板と前記埋め込み絶縁膜との界面に空乏層が広がる。 （もっと読む）

【課題】ＴＦＴのゲート絶縁膜の厚さを薄くしてＴＦＴの書き込み特性（オン電流増大及
び閾値電圧の低下）を良好となしながらもＴＦＴの静電破壊に対する信頼性を大きくした
電気光学装置を提供すること。
【解決手段】スイッチング素子として、絶縁性基板１１上に形成されたゲート電極Ｇと、
前記ゲート電極Ｇ及びその周囲の絶縁性基板１１表面を被覆する絶縁膜１３と、前記ゲー
ト電極Ｇ上の絶縁膜１３の表面に形成された半導体層１６と、前記半導体層１６に部分的
に重複するように互いに対向配置されたソース電極Ｓ及びドレイン電極とからなる薄膜ト
ランジスタＴＦＴを備えた電気光学装置１０Ａにおいて、前記ゲート電極Ｇ上の絶縁膜１
３は中央部に周縁部よりも薄くされた凹部１４が形成されており、前記ソース電極Ｓとド
レイン電極Ｄの対向部分は前記半導体層１６上の前記凹部１４の底に対応する位置に形成
されていることを特徴とする。 （もっと読む）

【課題】サイズが小さく、耐圧の高い薄膜トランジスタにより構成された保護回路を有する表示装置を提供する。
【解決手段】表示装置の保護回路において、非晶質半導体層と、微結晶半導体層と、該微結晶半導体層に接するゲート絶縁層と、ゲート電極層と、が重畳する薄膜トランジスタを用いる。微結晶半導体層の電流駆動能力が高いため、トランジスタのサイズを小さくすることができる。また、非晶質半導体層を有することで耐圧を向上させることができる。ここで表示装置とは、液晶表示装置又は発光装置である。 （もっと読む）

【課題】半導体基板の一方の表面にドリフト領域を備えて成る半導体装置とその製造方法において、簡単な構成により、半導体基板の少なくとも一部を除去して寄生容量の低減と高耐圧化を実現すると共に十分な機械的強度と歩留まりの向上による低コスト化を実現可能とする。
【解決手段】半導体装置１は、半導体基板２の一方の表面２１にドリフト領域３（左右の破線で挟まれた領域）を備えて成り、半導体基板２の他方の表面２２側から半導体基板２の少なくとも一部を除去してドリフト領域３またはその近傍に至る除去部２３が形成され、その除去部２３にガラスまたは樹脂による絶縁部材４が充填されている。半導体装置１は、ドリフト領域３の下部の除去部２３を形成することにより、寄生容量の低減、ならびに素子の高耐圧化を達成すると共に、絶縁部材４を充填することによって、十分な機械的強度が実現されている。 （もっと読む）

【課題】耐圧性が高く、かつ、領域間で特性のばらつきが少ない結晶性半導体膜の製造方法、及び、その製造方法に好適に用いられるレーザー装置を提供する。
【解決手段】レーザー光の照射及び移動を交互に繰り返して非晶質半導体膜を溶融し、結晶化して形成される結晶性半導体膜の製造方法であって、上記レーザー光は、直前の照射によって形成された結晶性半導体膜の隆起部を含む領域に、該隆起部の下に位置する結晶性半導体膜を一部残す強度で照射される結晶性半導体膜の製造方法である。 （もっと読む）

【課題】オフ動作時における耐圧を低下させることなくオン動作時における素子抵抗を低減する。
【解決手段】ｐ型半導体基板１の主表面上にはｎ^-層２が形成される。このｎ^-層２の表面にはｐ^-拡散領域５が形成される。このｐ^-拡散領域５の一方の端部に連なるようにｐ拡散領域６が形成される。ｐ^-拡散領域５内には、このｐ^-拡散領域５よりも高濃度のｐ型の不純物を含むｐ拡散領域２０が複数個形成される。ｐ^-拡散領域５と間隔をあけてｐ拡散領域３が形成される。このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。ｐ拡散領域６の表面と接触してドレイン電極１２が形成される。また、ｐ拡散領域３と隣接してｎ拡散領域４が形成され、このｎ拡散領域４とｐ拡散領域３との双方の表面に接触してソース電極１１が形成される。 （もっと読む）

【課題】同一のＳＯＩ基板上に、ＭＯＳトランジスタと、耐圧が十分に確保されたラテラルバイポーラトランジスタとが形成された半導体装置を提供する。
【解決手段】埋め込み酸化膜１４上に形成され、ｐ型のチャネル領域６０を挟んで形成されるｎ型のソース領域６２ｓ及びｎ型のドレイン領域６２ｄと、チャネル領域６０上にゲート酸化膜５２を介して形成されたゲート電極５４と、を有するＭＯＳトランジスタ５１と、ｐ型のベース領域９０を挟んで形成されるｎ型のコレクタ領域９２ｃ及びｎ型のエミッタ領域９２ｅと、ベース領域９０とチャネル幅方向において隣接するｐ型のベースコンタクト領域８９と、ベース領域９０上に第２酸化膜８２を介して形成されたダミーパターン８４と、を有するバイポーラトランジスタ８１と、を有する。 （もっと読む）

【課題】ＳＯＩ基板に集積され定格電圧を埋め込み酸化膜と素子活性層のドレインとで分担する高耐圧半導体素子において、高集積化と高耐圧化を同時に実現する実用化に有効な構造の提案。
【解決手段】ドレイン領域の表面に反対導電型のフローティング層を設けた構造とすることで微細化に悪影響を与えず、高耐圧化が実現できる。さらに、ＳＯＩの厚さを３０μｍ以上とすることで埋め込み酸化膜の厚さを実用化レベルまで薄くできる。 （もっと読む）

【課題】高耐圧横型ＩＧＢＴにおいて耐圧向上を図ることができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に分離絶縁膜１０２を介して設けられた第１導電型（Ｐ）のＳＯＩ層１０３にベース領域１０５が形成され、ＳＯＩ層にベース領域と隣接してドリフト領域が形成され、ベース領域の表面にエミッタ領域１０６が形成され、ドリフト領域とエミッタ領域の間におけるベース領域の上にゲート絶縁膜１０８を介して制御電極部１０９が形成され、ドリフト領域と隣接してベース領域とは反対側の位置にＳＯＩ層の表面より分離絶縁膜にまで到達するようにバッファ領域が形成され、バッファ領域１１５の表面にコレクタ領域１１６が形成され、ドリフト領域１０４と分離絶縁膜の間に拡散領域１１７が形成され、拡散領域は分離絶縁膜の上部に接し、バッファ領域に隣接している。 （もっと読む）

【課題】ゲート電極が形成される壁面が複数形成されている場合、各ゲート電極での電流特性が大きく変動しないようにしたＧａＮ系半導体素子を提供する。
【解決手段】サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ型ＧａＮドレイン層４、ｐ型ＧａＮチャネル層５が積層されており、ｐ型ＧａＮチャネル層５の上には、ｎ型ＧａＮソース層６が形成されている。リッジ部１１側面には、絶縁膜７、ゲート電極８が形成されている。リッジ部１１の形状によって、リッジ部１１が有する壁面の個数は変わるが、リッジ部１１の壁面がいくつであっても、少なくとも２つ以上の壁面が同一の面方位に形成される。 （もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造の形成方法、およびこの形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、キャリヤガスをＨ_２とするＭＯＣＶＤ法によって、まず、ウエハの上にｎ型ＧａＮ層（第１層）およびＭｇを含むｐ型ＧａＮ層（第２層）が形成される。次いで、このｐ型ＧａＮ層（第２層）に対してｐ型化アニール処理をせずに、ｐ型ＧａＮ層（第２層）の上に、さらにｎ型ＧａＮ層（第３層）およびｐ型ＧａＮ層（第４層）が形成される。このように、ｎ型ＧａＮ層（第１層）およびｎ型ＧａＮ層（第３層）に挟まれたｐ型ＧａＮ層（第２層）に含まれるＭｇ濃度とＨ_２濃度とを比較すると、Ｍｇ濃度の方が大きい値となっている。 （もっと読む）

【課題】ｎ型半導体層上のｐウェル領域に形成された横型ＭＯＳＦＥＴにおいて、低オン抵抗（Ｒｏｎ・Ａ）を実現する。
【解決手段】ｎオフセット領域９とｎ⁺ソース領域４との間にｐウェル領域３を分離してｎウェル領域２の表面露出部を設け、ｎオフセット領域９からｎ⁺ソース領域４迄の表面上にゲート電極７を設ける。この場合、ｎオフセット９とｎウェル領域２の両方を電流経路とすることができる。 （もっと読む）

【課題】一方は高速動作が可能で駆動電圧の低い薄膜トランジスタ、他方は電圧に対して高耐圧で信頼性の高い薄膜トランジスタの両方を有する半導体装置を提供することを目的とする。従って、低消費電力かつ高信頼性を付与された半導体装置を提供することを目的とする。
【解決手段】絶縁表面を有する同一基板上に半導体層の膜厚の異なる複数種の薄膜トランジスタを有する。高速動作を求められる薄膜トランジスタの半導体層を、電圧に対して高い耐圧性を求められる薄膜トランジスタの半導体層より薄膜化し、半導体層の膜厚を薄くする。また、ゲート絶縁層においても、高速動作を求められる薄膜トランジスタは、電圧に対して高い耐圧性を求められる薄膜トランジスタより膜厚が薄くてもよい。 （もっと読む）

【課題】高耐圧で、安全動作領域が広く、かつ、熱散逸性がよく、有効コンダクタンスおよび周波数特性が良好なＳＯＩデバイスを提供すること。
【解決手段】半導体装置１００において、ｐ^-基板１０１の表面層の一部にはＢＯＸ領域１０２が設けられる。ＢＯＸ領域１０２は、ゲート構造部１３０の中心から下ろした垂線Ｌｃ付近まで設けられており、ドレイン領域１１２および拡張ドレイン領域１０８をｐ^-基板１０１から分離する。ドレイン領域１１２の厚さは１５０ｎｍ〜３００ｎｍのいずれかであり、ＢＯＸ領域１０２の厚さは１５０ｎｍ以上である。 （もっと読む）

【課題】高耐圧で、安全動作領域が広く、かつ、熱散逸性がよく、有効コンダクタンスおよび周波数特性が良好なＳＯＩデバイスを提供すること。
【解決手段】半導体装置１００において、ｐ^-基板１０１の表面層の一部にはＢＯＸ領域１０２が設けられる。ＢＯＸ領域１０２は、ゲート電極１１０の中心から下ろした垂線Ｌｃ付近まで設けられており、ドレイン領域１０９および拡張ドレイン領域１０３をｐ^-基板１０１から分離する。ドレイン領域１０９の厚さは１５０ｎｍ〜３００ｎｍのいずれかであり、ＢＯＸ領域１０２の厚さは１５０ｎｍ以上である。 （もっと読む）

【課題】高耐圧、低リークのＧａＮ系半導体積層構造を有するＧａＮ系半導体素子を提供する。
【解決手段】基板１の上に第３ｎ型ＧａＮ系半導体層３、第１ｎ型ＧａＮ系半導体層４、ｉ型ＧａＮ系半導体層５、ｐ型ＧａＮ系半導体層６、第２ｎ型ＧａＮ系半導体層７が積層された積層構造で表される。ｐ型ＧａＮ系半導体層６の不純物濃度は、１×１０^２０ ｃｍ^−３以下であり、第１ｎ型ＧａＮ系半導体層４の不純物濃度は１×１０^１８ｃｍ^−３以下に構成される。 （もっと読む）

【課題】ＩＧＢＴにおいて、高耐圧のＭＯＳトランジスタに比べて遅いターンオフ時間を短縮し、オン電圧を維持しながら、耐圧を向上させることができる高耐圧半導体装置及びその製造方法を提供する。
【解決手段】平面構造において高濃度コレクタ拡散層を含む、比較的高濃度なコレクタバッファ層を包囲するように、低濃度のドリフト拡散層を形成する。これにより、短いターンオフ時間を維持しながら、高濃度コレクタ拡散層のコーナー部分で起こる電流集中を抑制し、オン耐圧の向上を実現する。 （もっと読む）

【課題】基板上に薄膜トランジスタと、この薄膜トランジスタを通して画素電極に印加される表示信号を保持する保持容量を備える表示装置において、保持容量を形成する電極間の絶縁耐圧を向上して歩留まりの向上を図る。
【解決手段】保持容量１Ｃにおいて、下層保持容量電極１２、薄い下層保持容量膜１４、ポリシリコン層１５Ｃ、上層保持容量膜１６Ｃ、上層保持容量電極１８が積層される。ポリシリコン層１５Ｃはレーザーアニールによる結晶化により形成される。保持容量１Ｃのポリシリコン層１５Ｃは微結晶となりその表面の平坦性が良好となる。ポリシリコン層１５Ｃ（保持容量電極）のパターンは、開口部ＯＰの底部より大きく形成され、その外周部のエッジが開口部ＯＰの傾斜部Ｋ上又は開口部ＯＰの外のバッファ膜１３上に配置されるようにした。 （もっと読む）

【課題】 ドリフト領域の寸法を大きくすることなく、必要な耐圧を確保することができ、あるいはさらに、耐圧の低下がなく、低オン抵抗化を図ることができる半導体装置を提供する。
【解決手段】 リサーフ構造の半導体装置であって、ゲート電極が積層形成されたゲート絶縁膜直下に、周囲をドリフト領域で囲まれたフローティング構造とした不純物領域を備える。この不純物領域の不純物濃度は、ドリフト領域と形成する接合の電界極大点の電界強度が、半導体装置の他の電界極大点の電界強度より小さいか、あるいは一致するよう設定されている。 （もっと読む）