【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を有する半導体装置であって、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、チャネル形成領域には、ソース領域、ドレイン領域とは逆の導電型の不純物元素が添加され、チャネル形成領域の不純物元素が添加された領域は、上面から見て主軸がソース領域からドレイン領域にかけて伸びるフィッシュボーン形状を有し、フィッシュボーン形状は単結晶シリコン層の表面から底部にかけて形成され、チャネル形成領域の不純物元素が添加された領域は、空乏層を抑止する機能を有することを特徴としている半導体装置を提供する。 （もっと読む）

【課題】 本発明は基板上での同軸トランジスタを開示する。
【解決手段】同軸構造のＭＯＳＦEＴであって、チップ或いは基板（Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）を積層し、軸心貫通孔により貫通し接続してより高い集積度及びラッチ効果のない同軸全対称のＣＭＯＳＦＥＴの集積回路を形成することができる。 （もっと読む）

【課題】薄膜トランジスタにおいて、ソース／ドレイン領域に高抵抗不純物領域（ＨＲＤ
または低濃度不純物領域）を自己整合的に形成する方法を提供する。
【解決手段】ゲイト電極１０５上面にマスク１０６を残し、比較的低い電圧でポーラスな
第１の陽極酸化膜１０７をゲイト電極の側面に成長させる。この陽極酸化膜をマスクとし
てゲイト絶縁膜１０４’をエッチングする。必要に応じては比較的高い電圧でバリア型の
第２の陽極酸化膜１０８をゲイト電極の側面および上面に形成する。第１の陽極酸化膜を
選択的にエッチングする。不純物ドーピングをおこなうと、ゲイト電極の下部にはドーピ
ングされず、ゲイト電極に近い領域では、不純物濃度の低い高抵抗領域１１１，１１２と
なる。ゲイト電極から遠い領域では、不純物濃度の高い低抵抗領域１１０，１１３となる
。 （もっと読む）

【課題】
【解決手段】 発明は、金属酸化物層（２）を有する基板（１）上に半導体ナノワイヤ（５）を製造する方法であって、
ａ）前記層（２）を還元して前記金属酸化物層（２）の表面上に半径（Ｒ_ｍ）の金属ナノドロップ（３）を形成するのに適した時間ｔの間出力Ｐの水素プラズマ（１１）を前記金属酸化物層（２）に照射するステップと、
ｂ）前記金属ナノドロップ（３）を含む前記金属酸化物層（２）上への、前記金属ナノドロップ（３）を被覆するのに適した厚さ（Ｈ_ａ）を有する半導体材料の薄層（４）の低温プラズマ助長蒸着ステップと、
ｃ）前記金属ナノドロップ（３）から薄層（４）として堆積された前記材料の触媒作用によりナノワイヤ（５）の横方向成長を促進するのに十分な温度Ｔにおいて熱アニールするステップと
を含む半導体ナノワイヤ（５）を製造する方法を提供する。発明はまた、発明の方法により得られたナノワイヤ（５）と、半導体ナノワイヤ（５）、例えばソース（１６）、ドレイン（１７）、及びゲート（１８）間に半導体接続部を形成するシリコンナノワイヤ（ＳｉＮＷ）を含むナノメータトランジスタとを提供する。 （もっと読む）

【課題】インバータ及びその動作方法並びにインバータを含む論理回路を提供する。
【解決手段】負荷トランジスタと駆動トランジスタとを含み、負荷トランジスタと駆動トランジスタとのうち、少なくとも一つは、ダブルゲート構造を有するインバータである。該ダブルゲート構造によって、負荷トランジスタまたは前記駆動トランジスタのスレショルド電圧が調節され、従って、該インバータは、Ｅ／Ｄ（enhancement／depletion）モードでありうる。 （もっと読む）

【課題】一つの分子素子を印加電界の制御によってダイオード、トランジスタまたはメモリとして使うことができ、必要な機能を有する素子を安価に得ることができる分子素子を提供する。
【解決手段】ソース電極１３およびドレイン電極１４の間の間隙１５に機能性分子１６を架橋して分子素子１０を構成する。機能性分子１６は、誘電率異方性および／または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、そのペンダント分子の配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合したものである。ゲート電極１７、１８により機能性分子１６のペンダント分子に印加する電界によって分子素子１０をダイオード、トランジスタまたはメモリとして働かせる。 （もっと読む）

【課題】絶縁膜中の貫通配線が、絶縁膜よりも下層に配置されている配線層あるいは半導体素子層の配線と剥離するのを防ぐ。
【解決手段】マイクロカプセルと、前記マイクロカプセルが分散された絶縁性樹脂と、前記マイクロカプセルの空孔が接する貫通孔と、前記貫通孔中に形成され、前記絶縁性樹脂の両面に露出している貫通配線を有する配線基板及びその作製方法に関する。また、マイクロカプセルと、前記マイクロカプセルが分散された絶縁性樹脂と、前記マイクロカプセルの空孔が接する貫通孔と、前記貫通孔中に形成され、前記絶縁性樹脂の両面に露出している貫通配線を有する配線基板と、絶縁膜の表面に配線が露出した半導体素子層とを有し、前記配線が前記貫通配線と接触するように、前記半導体素子層が前記配線基板と密接している半導体装置及びその作製方法に関する。 （もっと読む）

【課題】チャネル層の厚さを１０ｎｍ程度以下とした酸化物ＴＦＴにおいて、チャネル層とソース電極との間やチャネル層とドレイン電極との間のコンタクト抵抗を低減して高速で動作することができる半導体装置を提供する。
【解決手段】酸化物ＴＦＴのオフ状態において完全空乏化状態を実現できるように形成する。そして、チャネル層ＣＨＮとソース電極ＳＴの間にコンタクト層ＣＴＳを形成し、チャネル層ＣＨＮとドレイン電極ＤＴとの間にコンタクト層ＣＴＤを形成する。さらに、ゲート電極ＧＴとチャネル層ＣＨＮとの間のゲート絶縁膜容量をＣｇｉ、ゲート電極ＧＴ以外の構造物とチャネル層ＣＨＮとの間の寄生容量の総和をＣｐとしたとき、Ｃｇｉに対するＣｐの割合Ｃｐ／Ｃｇｉが０．７よりも小さくなるように形成する。 （もっと読む）

【課題】低減された集積度および低消費電力の基準を満たすと同時に、電気的性能の改良をもたらす、多重構造トランジスタを有する新規なデバイスを提供する。
【解決手段】積層の所定レベルに位置する第１トランジスタＴ１１と、所定レベルの上方の積層の第２レベルに位置する第２トランジスタＴ２１とを備え、第１トランジスタは第２トランジスタのチャネル区域１１６に対向するゲート電極１０８を備え、第１トランジスタと第２トランジスタとは絶縁区域１２０により分離され、この絶縁区域は第１トランジスタのゲートと第２トランジスタのチャネルとの間の第１領域Ｒ１にて第１トランジスタのゲートと第２トランジスタのチャネルとの間の結合を可能にするように規定された組成および厚さを有し、この絶縁区域は、第１トランジスタおよび第２トランジスタのアクセス区域の間の第１領域の周囲に、第１領域とは異なる組成および厚さを有する第２領域Ｒ２を備える。 （もっと読む）

【課題】三次元半導体装置における特性を向上させることができる製造方法および装置構成を提供する。
【解決手段】第１半導体膜（９）上にカーボンナノチューブを備えるプラグ電極（１５）を形成する工程、形成されたプラグ電極（１５）の周囲に層間絶縁膜（１６，１８）を形成する工程、層間絶縁膜の表面を平滑化してプラグ電極（１５）の頂部を露出させる工程、層間絶縁膜およびプラグ電極の頂部上に非晶質の第２半導体膜を形成する工程、非晶質の第２半導体膜にエネルギーを供給して露出したプラグ電極（１５）を触媒として機能させて非晶質の第２半導体膜を結晶化させ結晶化した第２半導体膜（２３）とする工程を備える。 （もっと読む）

【課題】スイッチング部に分子を用いるトランジスタの性能の劣化を防止することができ、かつ製造コストの低減を図ることができる三次元集積回路装置の製造方法を提供する。
【解決手段】ソース電極の頂点とドレイン電極の頂点とが互いに対向して設けられたＩＣチップ１１、３１、３２を実装基板３０上に順次積層する。これらの実装基板３０およびＩＣチップ１１、３１、３２のそれぞれの間の隙間３４に分子溶液を毛細管現象により注入する。自己組織化により分子溶液中の分子をソース電極の頂点とドレイン電極の頂点との間に接続する。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同集積化の向上を図る。
【解決手段】複数の半導体素子が絶縁層を介して積層される半導体装置において、絶縁層を介して半導体素子を構成する半導体層が積層された構造を有し、一の半導体層が配線とコンタクトする領域が、絶縁層を介して設けられる他の半導体層と重畳するように配置された構成とする。当該コンタクトする領域は、該一の半導体層に設けられる一導電型不純物領域から延在するシリサイド層によって形成される。すなわち、一の半導体素子と配線とのコンタクト領域をシリサイドで形成すると共に上層半導体素子と重畳する位置に配置させ、該半導体素子を構成する一導電型不純物領域と配線とのコンタクト領域との間をシリサイドで連結する構成を有する。 （もっと読む）

【課題】化合物半導体デバイスのスイッチング速度等の性能を向上できる半導体基板を提供する。
【解決手段】シリコン基板１０２と、シリコン基板の上に形成された絶縁膜１０４であってアスペクト比が√３／３以上のシリコン基板に達する開口部を有する絶縁膜１０４と、開口部に形成された化合物半導体結晶１０８であって絶縁膜１０４の表面より凸に形成されたシード化合物半導体結晶１０８と、シード化合物半導体結晶１０８の特定面をシード面として、絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層１１２と、を備えた半導体基板。 （もっと読む）

【課題】薄膜トランジスタを有する半導体装置を安価に大量生産することを可能にする、半導体装置の製造方法を提供する。
【解決手段】プラスチック基板１１等の基板上にアモルファスシリコン層１３を形成する工程と、アモルファスシリコン層１３をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程と、その後、パターニングされたアモルファスシリコン層１３を結晶化する工程とを有して、薄膜トランジスタを有する半導体装置を製造する。 （もっと読む）

【課題】格子定数が異なる複数種類の半導体素子を同一の基板上に混載することが可能な半導体装置とその製造方法。
【解決手段】少なくとも第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層１４ａ，１４ｂ，１４ｃが絶縁膜１３上に形成されている。第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層上に対応して少なくとも第１、第２の材料層１５，１６，１７が形成されている。第１、第２のＳｉ_1-ｘＧｅ_ｘ（０≦ｘ≦１）層層１４ａ，１４ｂ，１４ｃの格子定数はその上の第１、第２の材料層１５，１６，１７の格子定数に整合されている。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同歩留まりの向上を図る。
【解決手段】基板面内の半導体素子の半導体接合界面領域は、支持基板側から、すなわち基板の素子が形成されていない面からレーザを直接照射し加熱することができるよう配置される。１層目の半導体素子層、２層目の半導体素子層が形成された後、支持基板側からレーザを照射することで、１層目の半導体素子層及び２層目の半導体素子層の、半導体接合界面領域の活性化を同時に行う。支持基板と前記半導体素子層との間の層は光透過性とし、レーザを減衰しない構造とする。 （もっと読む）

本発明は、ナノワイヤ、トランジスタおよび他の構造などの半導体素子を始めとする基板素子を形成する方法、ならびにこのような方法によって形成される素子に関する。 （もっと読む）

位置が制御される結晶粒の領域を備える結晶半導体膜と、位置が制御される結晶粒の位置を基準として規定される位置にある結晶半導体膜の中に位置するデバイスとを含む、結晶膜の中の既知の位置に位置付けられる電子デバイスに関係する方法および装置が説明される。この方法は、各照射ステップが、膜のリソグラフィで画成される領域を少なくとも部分的に融解させ、横方向に結晶化させ、横方向成長長さに垂直である少なくとも１つの長い粒子境界を有する横方向に成長した結晶粒の領域を得る、３つ以上の重複する照射ステップを使用して半導体膜の少なくとも一部を照射することと、少なくとも１つの長い粒子境界の位置を識別することと、長い粒子境界の位置を基準にして規定される位置にある半導体膜の中に電子デバイスを製造することとを含む。
（もっと読む）

【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。
【解決手段】島状の半導体領域と、前記島状の半導体領域の側面及び上面を覆って設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記島状の半導体領域の前記側面及び前記上面を覆って設けられたゲート電極とを有し、前記島状の半導体領域の前記側面及び前記上面はチャネル形成領域として機能する半導体装置である。 （もっと読む）

金属材料で作られた電極（３）が、誘電体材料（２）の層上に形成される。少なくとも１つの電極（３）の最下層は、誘電体材料（２）の層と直接接触する触媒材料（４）を構成する。ナノワイヤ（６）は、触媒（４）を用いることにより、電極（３）間に、誘電体材料（２）の層に並行して成長する。次いで、２つの電極（３）を接続するナノワイヤ（６）は、単結晶半導体材料で作られ、誘電体材料（２）の層と接触する。
（もっと読む）