【課題】良好な特性を維持しつつ、微細化を達成した、酸化物半導体を用いた半導体装置
を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極およびド
レイン電極と、酸化物半導体層、ソース電極およびドレイン電極を覆うゲート絶縁層と、
ゲート絶縁層上のゲート電極と、を有し、酸化物半導体層の厚さは１ｎｍ以上１０ｎｍ以
下であり、ゲート絶縁層は、ゲート絶縁層に用いられる材料の比誘電率をε_ｒ、ゲート絶
縁層の厚さをｄとして、ε_ｒ／ｄが、０．０８（ｎｍ^−１）以上７．９（ｎｍ^−１）以下
の関係を満たし、ソース電極とドレイン電極との間隔は１０ｎｍ以上１μｍ以下である半
導体装置である。 （もっと読む）

【課題】光照射時のＴＦＴ特性を安定化する。
【解決手段】ゲート電極１４上に配置されたゲート絶縁層１６上に、第一の酸化物半導体膜２４を成膜する第一工程と、第一の酸化物半導体膜２４とカチオン組成が異なり、且つ第一の酸化物半導体膜２４より低い電気伝導度を有する第二の酸化物半導体膜２６を成膜する第二工程と、酸化性雰囲気の下３００℃超で熱処理する第三工程と、第一の酸化物半導体膜２４とカチオン組成が異なり、且つ第一の酸化物半導体膜２４より低い電気伝導度を有する第三の酸化物半導体膜２８を成膜する第四工程と、酸化性雰囲気の下３００℃超で熱処理する第五工程と、第三の酸化物半導体膜２８上に、ソース電極２０及びドレイン電極２２を形成する電極形成工程と、を有している。 （もっと読む）

【課題】密着性と剥離性とを兼ね備えた薄膜デバイス用基板、及び薄膜デバイスを歩留まり良く製造することができる製造方法を提供する。
【解決手段】支持基材上に、樹脂基材が設けられてなる薄膜デバイス用基材であって、支持基材側の樹脂基材の表面と、該樹脂基材の表面と接する面と、の界面が、ＪＩＳＫ５６００−５−７に準拠した付着性で、（Ａ)０．０３ＭＰａ以上０．１２ＭＰａ以下の領域と、（Ｂ)０．１４ＭＰａ以上の領域と、を有するように支持基材上の全部または一部に剥離調整層が設けられている。 （もっと読む）

【課題】信頼性の高い導電膜パターンの製造方法を提供する。
【解決手段】本発明に係る導電膜パターンの製造方法は、基板１０上に導電膜２１を成膜し、導電膜２１の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、表面処理した導電膜２１上に、当該導電膜２１をパターン形成するためのマスクパターン３０を形成する。次いで、マスクパターン３０を用いて導電膜２１をウェットエッチングによりパターン形成する。基板１０は、半導体基板であることが好ましい。導電膜パターンは、例えば、配線、電極パッド等である。 （もっと読む）

【課題】酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供することを課題とする。
【解決手段】第１の酸化物半導体層上に、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層を包むように第２の酸化物半導体層の側面及び上面を覆う第３の酸化物半導体層を形成する。 （もっと読む）

【課題】用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたトランジスタ、及び該トランジスタを有する半導体装置を提供する。
【解決手段】酸化物絶縁膜上に、半導体層、ソース電極層又はドレイン電極層、ゲート絶縁膜、及びゲート電極層が順に積層されたトランジスタにおいて、該半導体層としてバンドギャップの異なる少なくとも２層の酸化物半導体層を含む酸化物半導体積層を用いる。酸化物半導体積層には、酸素又は／及びドーパントを導入してもよい。 （もっと読む）

【課題】酸化物半導体膜と該酸化物半導体膜と接する下地となる膜との界面の電子状態が良好なトランジスタ。
【解決手段】下地となる膜は酸化物半導体膜と同様の原子配列を有し、下地となる膜と酸化物半導体膜とが接している面において、面内の下地膜の最隣接原子間距離と酸化物半導体の格子定数の差を、下地となる膜の同面内における最隣接原子間距離で除した値は０．１５以下、好ましくは０．１２以下、さらに好ましくは０．１０以下、さらに好ましくは０．０８以下とする。例えば、立方晶系の結晶構造を有し（１１１）面に配向する安定化ジルコニアを含む下地となる膜上に酸化物半導体膜を成膜することで、下地となる膜の直上においても結晶化度の高い結晶領域を有する酸化物半導体膜が得られる。 （もっと読む）

【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第１の素子の出力が第２の素子の入力に電気的に接続され、第２の素子の出力が第１の素子の入力に電気的に接続されるループ構造を有するラッチ部と、ラッチ部のデータを保持するデータ保持部とを有し、このラッチ部とデータ保持部とにより不揮発性のラッチ回路が構成される。データ保持部は、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用いている。またこのトランジスタのソース電極又はドレイン電極に電気的に接続されたインバータを有している。上記トランジスタを用いて、ラッチ部に保持されているデータをインバータのゲート容量あるいは別に用意した容量に書き込むことができる。 （もっと読む）

【課題】良好な特性を有する複数の有機トランジスタを備えた有機半導体素子の製造方法を提供する。
【解決手段】有機半導体素子１０は、基板１１と、基板１１上に設けられ、各々が有機半導体材料を含む有機半導体領域４を有する複数の有機トランジスタ２０と、を備えている。このうち有機半導体領域４は、少なくとも基板１１を含む支持部材１７によって支持されている。そして、有機半導体素子１０の製造方法は、支持部材１７を準備する工程と、支持部材１７上に有機半導体材料を含む連続的な有機半導体層３０を設ける工程と、有機半導体層３０をパターニングして複数の有機半導体領域４を形成するパターニング工程と、を備えている。ここで、パターニング工程は、凹部４２および凸部４１を有する凹凸版４０を準備する工程と、凹凸版４０の凸部４１を支持部材１７上の有機半導体層３０に当接させることにより有機半導体層３０をパターニングする当接工程と、を有している。 （もっと読む）

【課題】本発明の一態様は、酸化物半導体を用いたデバイスにおいて高い移動度を達成し
、信頼性の高い表示装置を提供する。
【解決手段】表面と略垂直な方向にｃ軸が配向する結晶領域を有する酸化物半導体層を形
成し、酸化物半導体層上に接する酸化物絶縁層を形成し、第３の加熱処理を行うことによ
り、酸化物半導体層に酸素を供給し、酸化物絶縁層上に、水素を含む窒化物絶縁層を形成
し、第４の加熱処理を行うことにより、少なくとも酸化物半導体層と酸化物絶縁層の界面
に水素を供給する。 （もっと読む）

【課題】本発明は、アクティブマトリクス基板にマトリクス状に配列された各々の有機半導体トランジスタの形成面積が小さく、かつ表示装置に用いた場合に均一で視認性に優れた画像表示を行うことを可能とするアクティブマトリクス基板を提供することを主目的とする。
【解決手段】樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているアクティブマトリクス基板であって、隣接する２つの上記有機半導体トランジスタが、１つの上記有機半導体層のみを共有していることを特徴とするアクティブマトリクス基板を提供することにより上記課題を解決する。 （もっと読む）

【課題】酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造を提供する。
【解決手段】異なるエネルギーギャップを有する、少なくとも第１の酸化物半導体層及び第２の酸化物半導体層を積層させた酸化物半導体積層であって、化学量論的組成比よりも過剰に酸素を含む領域を有する酸化物半導体積層を用いてトランジスタを形成する。 （もっと読む）

【課題】消費電力の増大を抑制し且つ微細化を達成した半導体装置および当該半導体装置の作製方法を提供する。また、安定した電気的特性が付与された、信頼性の高い半導体装置および当該半導体装置の作製方法を提供する。
【解決手段】酸化物半導体膜に電界で加速されたイオンを照射して、当該酸化物半導体膜の表面の平均面粗さを低減することにより、トランジスタのリーク電流の増大および消費電力の増大を抑制することができる。さらに、加熱処理を行って、酸化物半導体膜が当該酸化物半導体膜表面に垂直なｃ軸を有する結晶を含むように形成することにより、酸化物半導体膜の可視光や紫外光の照射による電気的特性の変化を抑制することができる。 （もっと読む）

【課題】信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、コンタクト抵抗が小さい半導体装置を提供する。
【解決手段】酸化物半導体膜により形成されるトランジスタの電極膜上に酸化物半導体膜に接して設けられた第１の絶縁膜、及び第２の絶縁膜を積層して形成し、第２の絶縁膜上にエッチングマスクを形成し、エッチングマスクの開口部と重畳する部分の第１の絶縁膜及び第２の絶縁膜をエッチングして電極膜を露出する開口部を形成し、第１の絶縁膜及び第２の絶縁膜の開口部をアルゴンプラズマに曝し、エッチングマスクを除去し、第１の絶縁膜及び第２の絶縁膜の開口部に導電膜を形成し、第１の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、第２の絶縁膜は第１の絶縁膜よりもエッチングされにくく、第１の絶縁膜よりもガス透過性が低い。または逆スパッタリングを行ってもよい。 （もっと読む）

【課題】ケイ素含有膜を調製するための方法を提供する。
【解決手段】ケイ素、酸化物そして任意選択で窒素、炭素、水素およびホウ素を含む誘電体膜を形成する方法が提供される。さらに、例えば半導体ウェハーなどの加工対象物の上に誘電体膜またはコーティングを形成するための方法が提供される。 （もっと読む）

【課題】良好な特性を有する複数の有機トランジスタを備えた有機半導体素子の製造方法を提供する。
【解決手段】有機半導体素子１０は、基板１１と、基板１１上に設けられ、各々が液晶性有機半導体材料を含む有機半導体領域４を有する複数の有機トランジスタ２０と、を備えている。このうち有機半導体領域４は、少なくとも基板１１を含む支持部材１７によって支持されている。そして、有機半導体素子１０の製造方法は、支持部材１７を準備する工程と、支持部材１７上に液晶性有機半導体材料を含む連続的な有機半導体層３０を設ける工程と、有機半導体層３０をパターニングして複数の有機半導体領域４を形成するパターニング工程と、を備えている。ここで、パターニング工程は、凹部４２および凸部４１を有する凹凸版４０を準備する工程と、凹凸版４０の凸部４１を支持部材１７上の有機半導体層３０に当接させることにより有機半導体層３０をパターニングする当接工程と、を有している。 （もっと読む）

【課題】バンク層の形成のために専用のマスクを用いたリソグラフィー工程が不要であり、製造工程を簡素化することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基体１１上にゲート電極１２を形成した後、基体１１及びゲート電極１２上に絶縁層１３を形成し、次いで、絶縁層１３上に感光性絶縁材料から成るバンク層２０を形成し、その後、基体側から、ゲート電極１２を露光用マスクとして用いてバンク層２０を露光し、ゲート電極１２の上方のバンク層２０を除去して、バンク層２０に、ゲート電極の上方に位置する開口領域２１を形成した後、塗布法に基づき、開口領域２１内に半導体材料から成るチャネル形成領域１４を形成し、その後、バンク層２０上に一対のソース／ドレイン電極１５を形成する各工程を備えている。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層に形成された第１チャネル型の第１ＭＩＳＦＥＴの第１ソースおよび第１ドレインと、第２半導体結晶層に形成された第２チャネル型の第２ＭＩＳＦＥＴの第２ソースおよび第２ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φ_Ｍが、数１および数２の少なくとも一方の関係を満たす。
（数１） φ_１＜Φ_Ｍ＜φ_２＋Ｅ_ｇ２
（数２） ｜Φ_Ｍ−φ_１｜≦０．１ｅＶ、かつ、｜（φ_２＋Ｅ_ｇ２）−Φ_Ｍ｜≦０．１ｅＶ
ただし、φ_１は、Ｎ型半導体結晶層の電子親和力、φ_２およびＥ_ｇ２は、Ｐ型半導体結晶層の電子親和力および禁制帯幅。 （もっと読む）

【課題】消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提
供を目的の一つとする。
【解決手段】記憶素子として機能するトランジスタに蓄積された電荷を保持するためのス
イッチング素子として、酸化物半導体膜を活性層として用いたトランジスタを、記憶装置
の各メモリセルに設ける。また、記憶素子として用いるトランジスタは、第１のゲート電
極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体
膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と
半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極
と、を有する。 （もっと読む）

【課題】半導体素子の電気的な特性のバラツキを低減し、鮮明な多階調カラー表示を可能
にすることを目的とする。
【解決手段】半導体素子に用いられる半導体層の一部を抵抗体として利用する。具体的に
は、半導体素子と、前記半導体素子の有する半導体層と電気的に接続された発光素子と、
を有する表示装置であり、前記半導体層には、前記半導体素子と前記発光素子との間に設
けられた抵抗体とみなせる領域が含まれる。抵抗体とみなせる領域が存在することによっ
て半導体素子の電気的な特性のバラツキの影響を低減することができる。 （もっと読む）