導電膜パターンの形成方法
【課題】信頼性の高い導電膜パターンの製造方法を提供する。
【解決手段】本発明に係る導電膜パターンの製造方法は、基板１０上に導電膜２１を成膜し、導電膜２１の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、表面処理した導電膜２１上に、当該導電膜２１をパターン形成するためのマスクパターン３０を形成する。次いで、マスクパターン３０を用いて導電膜２１をウェットエッチングによりパターン形成する。基板１０は、半導体基板であることが好ましい。導電膜パターンは、例えば、配線、電極パッド等である。
【解決手段】本発明に係る導電膜パターンの製造方法は、基板１０上に導電膜２１を成膜し、導電膜２１の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、表面処理した導電膜２１上に、当該導電膜２１をパターン形成するためのマスクパターン３０を形成する。次いで、マスクパターン３０を用いて導電膜２１をウェットエッチングによりパターン形成する。基板１０は、半導体基板であることが好ましい。導電膜パターンは、例えば、配線、電極パッド等である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線、電極パッド等の導電膜パターンの形成方法に関する。
【背景技術】
【０００２】
半導体集積技術は、目覚ましい進展により、あらゆる産業の基幹を担うまでに至っている。さらなる高品質化・高性能化を実現すべく、半導体集積回路や薄膜トランジスタ等がアレイ状に形成された薄膜トランジスタアレイ基板等のプロセス開発が続けられており、種々の提案がなされている（例えば、特許文献１、２）。
【０００３】
特許文献１には、配線材料層の上層に形成する保護層等の被覆性を良好にするために、配線材料に表面処理を施し、配線材料層の表面のエッチング速度を、表面以外の配線材料層のエッチング速度よりも高める方法が開示されている。
【０００４】
特許文献１に記載された回路基板の製造方法の一例を、図７の製造工程断面図を用いつつ説明する。まず、Ｓｉウェハ上に絶縁性表面２０１を熱酸化により形成し、その上に抵抗材料層２０２を形成し、さらにその上層にＣｕを０．５％含むＡｌを用いて電極材料層２０３を成膜する（図７（ａ））。次に、電極材料層２０３の上にレジスト層（Ｉ）２０４を形成し、パターニングする（図７（ｂ））。続いて、ＲＩＥによって電極材料層２０３及び抵抗材料層２０２をドライエッチングして素子分離を行い、配線層２０３ａ及び抵抗層２０２ａを形成する（図７（ｃ））。
【０００５】
その後、ＣＦ４、Ｏ２、メタノールガスを用いたプラズマアッシングにより、レジスト層（Ｉ）２０４を除去する。このとき、配線層２０３ａ表面には、アッシング条件によっては一部フッ化アルミニウムが形成される（不図示）。その後、配線層２０３ａ表面に残存したレジスト層（Ｉ）２０４の灰化物やエッチング時の付着物などを除去して、レジスト層（ＩＩ）２０５を形成し、パターニングする（図７（ｄ））。
【０００６】
続いて、発熱素子の発熱部２０６となる配線層２０３ａをウェットエッチングにて除去する（図７（ｅ））。次に、レジスト層（ＩＩ）２０５を除去した後、保護層２０７をプラズマＣＶＤ法により成膜し（図７（ｆ））、その上に更に耐キャビテーション膜２０８を成膜する。そして、耐キャビテーション膜２００８の不要な部分をドライエッチング法により除去することにより回路基板とする（図７（ｇ））。アルミニウムを主成分とする配線層２０３ａ表面にフッ化アルミニウムを形成することにより、配線層２０３ａ表面のエッチング速度を上昇させ、テーパー形状とすることによって、その上層に形成する保護層２０７等の被覆性を良好にできることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３２０００２号公報
【特許文献２】特開２００７−２０６１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、本発明者が鋭意検討を重ねたところ、配線層２０３ａに粒子レベルの欠けが生じやすいことがわかった。この欠けは、配線パターンが細線化するにつれて断線等の問題が生じやすくなるので深刻となる。なお、上記においては、配線パターンにおける問題点について述べたが、基板上に形成する配線以外の電極パッド等の導電膜パターン全般において同様の課題が生じ得る。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、信頼性の高い導電膜パターンの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る導電膜パターンの形成方法は、基板上に導電膜を成膜し、前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成するものである。前記基板の好ましい例は、半導体基板である。また、導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、前記導電膜は、前記絶縁膜上に成膜されたものとしてもよい。
【００１１】
本発明によれば、プラズマアッシング処理を行うことにより、成膜された導電膜の表面を酸化し、粒子間の隙間中に存在する酸素、窒素等のガスがプラズマの酸素と結合して導電膜外に放出される。このため、導電膜の粒子間を密にして、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。
【００１２】
また、本発明の基板の好適な例は、半導体基板である。また、本発明は、上記態様において、前記導電膜を成膜する前に前記基板上に絶縁膜を成膜し、前記絶縁膜上に前記導電膜を成膜するようにしてもよい。
【発明の効果】
【００１３】
本発によれば、信頼性の高い導電膜パターンの製造方法、及び半導体装置の製造方法を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る導電膜パターンの形成方法のフローチャート図。
【図２】本発明に係る導電膜パターンの形成方法の製造工程断面図。
【図３】本発明に係る導電膜パターンの模式的断面図。
【図４】本発明に係る導電膜パターンの部分拡大断面図。
【図５】本実施例に係る導電膜パターンの模式的断面図。
【図６】本実施例に係る導電膜パターンの製造工程断面図。
【図７】従来例に係る導電膜パターンの形成方法の製造工程断面図。
【図８】比較例に係る導電膜パターンの部分拡大断面図。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。また、同一の要素には、同一の符号を付し、適宜その説明を省略する。
【００１６】
図１に、本発明に係る導電膜パターンの形成方法のフローチャート図を、図２に、本発明に係る導電膜パターンの形成方法の製造工程断面図を示す。本発明に係る導電膜パターンの形成方法は、図１に示すように、少なくとも以下のステップを有する。まず、ステップ１として、基板１０上に導電膜２１を成膜する（図２（ａ）参照）。次いで、ステップ２として、導電膜２１上に他の積層膜を形成する前に、導電膜２１表面にプラズマアッシング処理を施す（図２（ｂ）参照）。その後，ステップ３として、プラズマアッシング処理後に、導電膜の表面に当該導電膜をパターン形成するためのマスクパターン３０を形成する（図２（ｃ）参照）。そして、ステップ４として、形成したマスクパターン３０を用いて導電膜を等方性ウェットエッチングによりパターン形成する（図２（ｄ））。以上の工程を経て、導電膜パターン２０を得る。
【００１７】
基板１０は、特に限定されないが、通常、シリコンウェハ等の半導体基板や、ガラス基板、プラスチック基板等の絶縁性基板である。基板１０は、板状の他、シート状、フィルム状であってもよく、また、平面状の他、曲面状でもよい。基板１０は、通常、導電膜２１を成膜する前に、洗浄して表面を清浄化する。基板１０の厚みは、任意でよいが、各種の成膜やプロセスの熱履歴等によって基板のひずみが生じて、パターニング精度が低下することのないよう厚みを考慮する。
【００１８】
導電膜パターン２０は、例えば、配線、電極パッド、ゲート電極、ソース電極、ドレイン電極などである。導電膜パターン２０の材料は、特に限定されないが、アルミニウム、銅、銀、金、タンタル、チタン、モリブテン、クロム，又はこれらの金属を主成分とする合金等が挙げられる。また、ＩＴＯ等の導電膜であってもよい。導電膜２１の成膜方法は、スパッタリング法等の公知の技術を制限なく利用できる。膜厚は、用途に応じて、適宜選定可能である。例えば、１０〜５００ｎｍ程度である。導電膜２１は、単層でもよいし、複数層の積層体であってもよい。例えば、導電膜２１は、その下層に、基板と導電膜パターン間の相互拡散を防止するためのバリアメタル（例えば、ＴｉＮ、ＷＮ、Ｔｉ、ＴａＮ、Ｔａなど）を設けた積層構造としてもよい。
【００１９】
導電膜パターン２０のパターン形成は、フォトリソグラフィー工程によって行う。具体的には、フォトレジスト材料を塗布して乾燥した後に、所定のパターンが形成されたフォトマスクを通して露光し、現像することで所定のパターンを塗膜に転写する。得られたフォトレジストのマスクパターン３０は、通常、加熱して硬化させる。導電膜パターン２０は、マスクパターン３０越しにウェットエッチングすることにより得られる。導電膜パターン２０を形成した後は、通常、マスクパターン３０は、除去する。なお、マスクパターン３０を除去せずに保護膜等として残しておいてもよい。
【００２０】
導電膜パターン２０を形成するためのウェットエッチング処理の用いる薬液（エッチャント）は、公知の材料を制限なく利用できる。例えば、フッ酸：フッ化アンモニウムを含有した純水や、リン酸、酢酸、硝酸を主成分とした溶液、第２硝酸セリウムアンモン及び硝酸が混合されてなる水溶液等が挙げられる。なお、導電膜パターン２０の上層の被覆性が問題となる場合には、パターンエッジがテーパー形状となるようにすることが好ましい。
【００２１】
なお、本発明の趣旨を逸脱しない範囲において、上記ステップ以外の他の工程が含まれていてもよい。例えば、上記ステップ４の後、必要に応じて導電膜パターン２０の上層に保護膜、絶縁膜、層間絶縁膜、半導体層などを積層してもよい。
【００２２】
本発明に係る導電膜パターン２０は、半導体集積回路や薄膜トランジスタアレイ基板等の素子を構成する種々の配線、電極等に利用できる。例えば、図３（ａ）に示すように、基板１０上であって、導電膜パターン２０ａの下層に絶縁膜４０を形成してもよい。絶縁膜を設けることにより、導電膜パターン２０ａと基板１０間に大きな寄生容量が生じるのを防止できる。絶縁膜としては、公知の材料を制限なく利用できる。酸化シリコン、BPSG（Boron Phosphorus Silicon Glass)、誘電率の高いＨｉｇｈ−ｋ材料、誘電率の低いＬｏｗ−ｋ材料などが挙げられる。絶縁膜４０は、単層であってもよいし、複数層の積層体であってもよい。また、導電膜パターン２０ａを被覆する保護膜５０が形成されていてもよい。保護膜５０は、ＳｉＮや、ポリイミド膜等の公知の材料を制限なく利用できる。
【００２３】
また、本発明に係る導電膜パターンは、図３（ｂ）に示すように、多層配線構造の配線や電極の導電膜パターン２０ａとして利用してもよい。層間絶縁膜としては、特に限定されないが、誘電率の低いＬｏｗ−ｋ材料などが挙げられる。図３（ｂ）の例では、導電膜パターン２０ａの上層に、層間絶縁膜５１を介して第２導電膜パターン２０ｂが、第２導電膜パターン２０ｂ上に層間絶縁膜５２を介して第３導電膜パターン２０ｃが積層されている。
【００２４】
さらに、本発明に係る導電膜パターンは、図３（ｃ）に示すように、薄膜トランジスタアレイ基板の薄膜トランジスタ構造のゲート電極、ゲート配線等の導電膜パターン２０ｄ、ソース電極、ソース配線等の導電膜パターン２０ｅとして利用してもよい。図３（ｃ）において、例えば、基板１０はラス等の絶縁性基板であり、符号６１は半導体層、符号６２はオーミックコンタクト層である。本発明の導電膜パターンは、上述した例以外にも種々の導電膜パターンの製造に利用することができる。
【００２５】
次に、本発明に係る導電膜パターンの形成方法によって品質の高い導電膜パターンが得られる理由について、比較例を参照しつつ説明する。
＜比較例＞ 比較例に係る導電膜パターンの形成方法は、上述した図１のステップ２の工程を省略した以外は、図１、図２を用いて説明した方法と同様である。すなわち、比較例に係る導電膜パターンは、図２（ｂ）に示すプラズマアッシング工程を行わずに導電膜パターンを形成したものである。
【００２６】
図８は、比較例に係る導電膜パターンの模式的断面図である。比較例に係る導電膜パターン１２０は、本発明者が鋭意検討を重ねたところ、図８に示すように、ウェットエッチングプロセスの際に粒子ごと欠け１２３が生じて不良品となりやすいことがわかった。これは、ウェットエッチング処理の際に用いる薬液が、マスクパターン１３０と導電膜パターン１２０の界面や、導電膜パターン１２０の粒子（グレイン）境界に染み込み、グレインごと消失してしまうためである。このため、所定の導電膜パターンを確保することができない。導電膜パターン１２０が細線の配線である場合には、上述の欠け１２３は、配線の一部の消失につながり断線となってしまう。
【００２７】
これに対し、本発明に係る導電膜パターンの形成方法によれば、プラズマアッシング処理（ステップ２）を行っているので、導電膜パターン２０の品質を向上させることができる。これは、プラズマアッシング処理を行う前には、図４（ａ）に示すように、導電膜２１の粒子間に隙間が存在して酸素等のガスが存在しているが、プラズマアッシング処理後には、図４（ｂ）に示すように、粒子間隔を狭めることができるためである。これは、プラズマアッシング処理によって、成膜された導電膜２１の表面を酸化し、粒子間の隙間２２中に存在する酸素、窒素等のガスがプラズマの酸素と結合して外に放出されるからである。酸素等を放出させることによって、粒子間を密にし、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。
【００２８】
また、導電膜パターン２０の粒子間を密にすることによって、その上層に形成するマスクパターン３０と導電膜パターン２０との間に隙間部ができるのを防止することができる。すなわち、導電膜パターン２０とマスクパターン３０との密着性を良好に保つことができる。その結果、ウェットエッチング時にエッチャントが導電膜パターン２０とマスクパターン３０の界面に侵入するのを防止して、導電膜パターンの欠けや一部が消失することを防止できる。本発明によれば、品質の高い導電膜パターンが得られるので、細線の配線等において特に有用である。
【００２９】
＜実施例＞
図５は、実施例に係る導電膜パターンの一例を示す模式的断面図である。基板１０上に、絶縁膜４０、配線を形成するための導電膜パターン２０がこの順で積層されている。基板１０は、半導体基板である。絶縁膜４０は、酸化シリコンとし、導電膜パターン２０は、アルミニウムとする。
【００３０】
次に、本実施例に係る導電膜パターンの製造方法の一例について図６を用いつつ説明する。まず、基板１０として半導体基板を用意して洗浄し、その上層に絶縁膜４０として酸化シリコンをスパッタリング法により成膜する。次いで、導電膜パターン２０を形成するために導電材料としてＡｌをＰＶＤ（Physical Vapor Deposition）スパッタリング法により成膜する（図６（ａ）参照）。
【００３１】
次いで、導電膜２１中の酸素等のガスを除去するように、当該導電膜２１表面に酸素をプラズマ化したプラズマアッシング処理を施す（図６（ｂ）参照）。その後、フォトレジスト膜を成膜し、フォトリソグラフィー工程によってマスクパターン３０を形成する（図６（ｃ）参照）。そして、ウェットエッチング処理（エッチャント：リン酸、酢酸、硝酸を主成分とした溶液）によって導電膜パターン２０を形成する（図６（ｄ）参照）。その後、マスクパターン３０をプラズマ処理等の公知の方法により除去する（不図示）。これにより、図５に示すアルミニウムからなる配線構造である導電膜パターン２０を得る。
【００３２】
本実施例によれば、アルミ配線の不良となる欠けや消失といった不具合を防止することができる。なお、実施例においては、導電膜２１の材料としてアルミニウムの例を挙げたが、これに代えて銅、金、銀等や、これらを主成分とする合金を用いてもよい。また、図５の上記絶縁膜４０は、用途に応じてバリアメタル等の他の層に変更してもよい。また、基板上に導電膜２１のパターンを直接形成してもよい。
【符号の説明】
【００３３】
１０ 基板
２０ 導電膜パターン
２１ 導電膜
２２ 隙間
３０ マスクパターン
４０ 絶縁膜
５０ 保護膜
５１、５２、５３ 層間絶縁膜
６１ 半導体層
６２ オーミックコンタクト層
【技術分野】
【０００１】
本発明は、配線、電極パッド等の導電膜パターンの形成方法に関する。
【背景技術】
【０００２】
半導体集積技術は、目覚ましい進展により、あらゆる産業の基幹を担うまでに至っている。さらなる高品質化・高性能化を実現すべく、半導体集積回路や薄膜トランジスタ等がアレイ状に形成された薄膜トランジスタアレイ基板等のプロセス開発が続けられており、種々の提案がなされている（例えば、特許文献１、２）。
【０００３】
特許文献１には、配線材料層の上層に形成する保護層等の被覆性を良好にするために、配線材料に表面処理を施し、配線材料層の表面のエッチング速度を、表面以外の配線材料層のエッチング速度よりも高める方法が開示されている。
【０００４】
特許文献１に記載された回路基板の製造方法の一例を、図７の製造工程断面図を用いつつ説明する。まず、Ｓｉウェハ上に絶縁性表面２０１を熱酸化により形成し、その上に抵抗材料層２０２を形成し、さらにその上層にＣｕを０．５％含むＡｌを用いて電極材料層２０３を成膜する（図７（ａ））。次に、電極材料層２０３の上にレジスト層（Ｉ）２０４を形成し、パターニングする（図７（ｂ））。続いて、ＲＩＥによって電極材料層２０３及び抵抗材料層２０２をドライエッチングして素子分離を行い、配線層２０３ａ及び抵抗層２０２ａを形成する（図７（ｃ））。
【０００５】
その後、ＣＦ４、Ｏ２、メタノールガスを用いたプラズマアッシングにより、レジスト層（Ｉ）２０４を除去する。このとき、配線層２０３ａ表面には、アッシング条件によっては一部フッ化アルミニウムが形成される（不図示）。その後、配線層２０３ａ表面に残存したレジスト層（Ｉ）２０４の灰化物やエッチング時の付着物などを除去して、レジスト層（ＩＩ）２０５を形成し、パターニングする（図７（ｄ））。
【０００６】
続いて、発熱素子の発熱部２０６となる配線層２０３ａをウェットエッチングにて除去する（図７（ｅ））。次に、レジスト層（ＩＩ）２０５を除去した後、保護層２０７をプラズマＣＶＤ法により成膜し（図７（ｆ））、その上に更に耐キャビテーション膜２０８を成膜する。そして、耐キャビテーション膜２００８の不要な部分をドライエッチング法により除去することにより回路基板とする（図７（ｇ））。アルミニウムを主成分とする配線層２０３ａ表面にフッ化アルミニウムを形成することにより、配線層２０３ａ表面のエッチング速度を上昇させ、テーパー形状とすることによって、その上層に形成する保護層２０７等の被覆性を良好にできることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３２０００２号公報
【特許文献２】特開２００７−２０６１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、本発明者が鋭意検討を重ねたところ、配線層２０３ａに粒子レベルの欠けが生じやすいことがわかった。この欠けは、配線パターンが細線化するにつれて断線等の問題が生じやすくなるので深刻となる。なお、上記においては、配線パターンにおける問題点について述べたが、基板上に形成する配線以外の電極パッド等の導電膜パターン全般において同様の課題が生じ得る。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、信頼性の高い導電膜パターンの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る導電膜パターンの形成方法は、基板上に導電膜を成膜し、前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成するものである。前記基板の好ましい例は、半導体基板である。また、導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、前記導電膜は、前記絶縁膜上に成膜されたものとしてもよい。
【００１１】
本発明によれば、プラズマアッシング処理を行うことにより、成膜された導電膜の表面を酸化し、粒子間の隙間中に存在する酸素、窒素等のガスがプラズマの酸素と結合して導電膜外に放出される。このため、導電膜の粒子間を密にして、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。
【００１２】
また、本発明の基板の好適な例は、半導体基板である。また、本発明は、上記態様において、前記導電膜を成膜する前に前記基板上に絶縁膜を成膜し、前記絶縁膜上に前記導電膜を成膜するようにしてもよい。
【発明の効果】
【００１３】
本発によれば、信頼性の高い導電膜パターンの製造方法、及び半導体装置の製造方法を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る導電膜パターンの形成方法のフローチャート図。
【図２】本発明に係る導電膜パターンの形成方法の製造工程断面図。
【図３】本発明に係る導電膜パターンの模式的断面図。
【図４】本発明に係る導電膜パターンの部分拡大断面図。
【図５】本実施例に係る導電膜パターンの模式的断面図。
【図６】本実施例に係る導電膜パターンの製造工程断面図。
【図７】従来例に係る導電膜パターンの形成方法の製造工程断面図。
【図８】比較例に係る導電膜パターンの部分拡大断面図。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。また、同一の要素には、同一の符号を付し、適宜その説明を省略する。
【００１６】
図１に、本発明に係る導電膜パターンの形成方法のフローチャート図を、図２に、本発明に係る導電膜パターンの形成方法の製造工程断面図を示す。本発明に係る導電膜パターンの形成方法は、図１に示すように、少なくとも以下のステップを有する。まず、ステップ１として、基板１０上に導電膜２１を成膜する（図２（ａ）参照）。次いで、ステップ２として、導電膜２１上に他の積層膜を形成する前に、導電膜２１表面にプラズマアッシング処理を施す（図２（ｂ）参照）。その後，ステップ３として、プラズマアッシング処理後に、導電膜の表面に当該導電膜をパターン形成するためのマスクパターン３０を形成する（図２（ｃ）参照）。そして、ステップ４として、形成したマスクパターン３０を用いて導電膜を等方性ウェットエッチングによりパターン形成する（図２（ｄ））。以上の工程を経て、導電膜パターン２０を得る。
【００１７】
基板１０は、特に限定されないが、通常、シリコンウェハ等の半導体基板や、ガラス基板、プラスチック基板等の絶縁性基板である。基板１０は、板状の他、シート状、フィルム状であってもよく、また、平面状の他、曲面状でもよい。基板１０は、通常、導電膜２１を成膜する前に、洗浄して表面を清浄化する。基板１０の厚みは、任意でよいが、各種の成膜やプロセスの熱履歴等によって基板のひずみが生じて、パターニング精度が低下することのないよう厚みを考慮する。
【００１８】
導電膜パターン２０は、例えば、配線、電極パッド、ゲート電極、ソース電極、ドレイン電極などである。導電膜パターン２０の材料は、特に限定されないが、アルミニウム、銅、銀、金、タンタル、チタン、モリブテン、クロム，又はこれらの金属を主成分とする合金等が挙げられる。また、ＩＴＯ等の導電膜であってもよい。導電膜２１の成膜方法は、スパッタリング法等の公知の技術を制限なく利用できる。膜厚は、用途に応じて、適宜選定可能である。例えば、１０〜５００ｎｍ程度である。導電膜２１は、単層でもよいし、複数層の積層体であってもよい。例えば、導電膜２１は、その下層に、基板と導電膜パターン間の相互拡散を防止するためのバリアメタル（例えば、ＴｉＮ、ＷＮ、Ｔｉ、ＴａＮ、Ｔａなど）を設けた積層構造としてもよい。
【００１９】
導電膜パターン２０のパターン形成は、フォトリソグラフィー工程によって行う。具体的には、フォトレジスト材料を塗布して乾燥した後に、所定のパターンが形成されたフォトマスクを通して露光し、現像することで所定のパターンを塗膜に転写する。得られたフォトレジストのマスクパターン３０は、通常、加熱して硬化させる。導電膜パターン２０は、マスクパターン３０越しにウェットエッチングすることにより得られる。導電膜パターン２０を形成した後は、通常、マスクパターン３０は、除去する。なお、マスクパターン３０を除去せずに保護膜等として残しておいてもよい。
【００２０】
導電膜パターン２０を形成するためのウェットエッチング処理の用いる薬液（エッチャント）は、公知の材料を制限なく利用できる。例えば、フッ酸：フッ化アンモニウムを含有した純水や、リン酸、酢酸、硝酸を主成分とした溶液、第２硝酸セリウムアンモン及び硝酸が混合されてなる水溶液等が挙げられる。なお、導電膜パターン２０の上層の被覆性が問題となる場合には、パターンエッジがテーパー形状となるようにすることが好ましい。
【００２１】
なお、本発明の趣旨を逸脱しない範囲において、上記ステップ以外の他の工程が含まれていてもよい。例えば、上記ステップ４の後、必要に応じて導電膜パターン２０の上層に保護膜、絶縁膜、層間絶縁膜、半導体層などを積層してもよい。
【００２２】
本発明に係る導電膜パターン２０は、半導体集積回路や薄膜トランジスタアレイ基板等の素子を構成する種々の配線、電極等に利用できる。例えば、図３（ａ）に示すように、基板１０上であって、導電膜パターン２０ａの下層に絶縁膜４０を形成してもよい。絶縁膜を設けることにより、導電膜パターン２０ａと基板１０間に大きな寄生容量が生じるのを防止できる。絶縁膜としては、公知の材料を制限なく利用できる。酸化シリコン、BPSG（Boron Phosphorus Silicon Glass)、誘電率の高いＨｉｇｈ−ｋ材料、誘電率の低いＬｏｗ−ｋ材料などが挙げられる。絶縁膜４０は、単層であってもよいし、複数層の積層体であってもよい。また、導電膜パターン２０ａを被覆する保護膜５０が形成されていてもよい。保護膜５０は、ＳｉＮや、ポリイミド膜等の公知の材料を制限なく利用できる。
【００２３】
また、本発明に係る導電膜パターンは、図３（ｂ）に示すように、多層配線構造の配線や電極の導電膜パターン２０ａとして利用してもよい。層間絶縁膜としては、特に限定されないが、誘電率の低いＬｏｗ−ｋ材料などが挙げられる。図３（ｂ）の例では、導電膜パターン２０ａの上層に、層間絶縁膜５１を介して第２導電膜パターン２０ｂが、第２導電膜パターン２０ｂ上に層間絶縁膜５２を介して第３導電膜パターン２０ｃが積層されている。
【００２４】
さらに、本発明に係る導電膜パターンは、図３（ｃ）に示すように、薄膜トランジスタアレイ基板の薄膜トランジスタ構造のゲート電極、ゲート配線等の導電膜パターン２０ｄ、ソース電極、ソース配線等の導電膜パターン２０ｅとして利用してもよい。図３（ｃ）において、例えば、基板１０はラス等の絶縁性基板であり、符号６１は半導体層、符号６２はオーミックコンタクト層である。本発明の導電膜パターンは、上述した例以外にも種々の導電膜パターンの製造に利用することができる。
【００２５】
次に、本発明に係る導電膜パターンの形成方法によって品質の高い導電膜パターンが得られる理由について、比較例を参照しつつ説明する。
＜比較例＞ 比較例に係る導電膜パターンの形成方法は、上述した図１のステップ２の工程を省略した以外は、図１、図２を用いて説明した方法と同様である。すなわち、比較例に係る導電膜パターンは、図２（ｂ）に示すプラズマアッシング工程を行わずに導電膜パターンを形成したものである。
【００２６】
図８は、比較例に係る導電膜パターンの模式的断面図である。比較例に係る導電膜パターン１２０は、本発明者が鋭意検討を重ねたところ、図８に示すように、ウェットエッチングプロセスの際に粒子ごと欠け１２３が生じて不良品となりやすいことがわかった。これは、ウェットエッチング処理の際に用いる薬液が、マスクパターン１３０と導電膜パターン１２０の界面や、導電膜パターン１２０の粒子（グレイン）境界に染み込み、グレインごと消失してしまうためである。このため、所定の導電膜パターンを確保することができない。導電膜パターン１２０が細線の配線である場合には、上述の欠け１２３は、配線の一部の消失につながり断線となってしまう。
【００２７】
これに対し、本発明に係る導電膜パターンの形成方法によれば、プラズマアッシング処理（ステップ２）を行っているので、導電膜パターン２０の品質を向上させることができる。これは、プラズマアッシング処理を行う前には、図４（ａ）に示すように、導電膜２１の粒子間に隙間が存在して酸素等のガスが存在しているが、プラズマアッシング処理後には、図４（ｂ）に示すように、粒子間隔を狭めることができるためである。これは、プラズマアッシング処理によって、成膜された導電膜２１の表面を酸化し、粒子間の隙間２２中に存在する酸素、窒素等のガスがプラズマの酸素と結合して外に放出されるからである。酸素等を放出させることによって、粒子間を密にし、ウェットエッチング時にエッチャントが粒子間に侵入するのを防止できる。
【００２８】
また、導電膜パターン２０の粒子間を密にすることによって、その上層に形成するマスクパターン３０と導電膜パターン２０との間に隙間部ができるのを防止することができる。すなわち、導電膜パターン２０とマスクパターン３０との密着性を良好に保つことができる。その結果、ウェットエッチング時にエッチャントが導電膜パターン２０とマスクパターン３０の界面に侵入するのを防止して、導電膜パターンの欠けや一部が消失することを防止できる。本発明によれば、品質の高い導電膜パターンが得られるので、細線の配線等において特に有用である。
【００２９】
＜実施例＞
図５は、実施例に係る導電膜パターンの一例を示す模式的断面図である。基板１０上に、絶縁膜４０、配線を形成するための導電膜パターン２０がこの順で積層されている。基板１０は、半導体基板である。絶縁膜４０は、酸化シリコンとし、導電膜パターン２０は、アルミニウムとする。
【００３０】
次に、本実施例に係る導電膜パターンの製造方法の一例について図６を用いつつ説明する。まず、基板１０として半導体基板を用意して洗浄し、その上層に絶縁膜４０として酸化シリコンをスパッタリング法により成膜する。次いで、導電膜パターン２０を形成するために導電材料としてＡｌをＰＶＤ（Physical Vapor Deposition）スパッタリング法により成膜する（図６（ａ）参照）。
【００３１】
次いで、導電膜２１中の酸素等のガスを除去するように、当該導電膜２１表面に酸素をプラズマ化したプラズマアッシング処理を施す（図６（ｂ）参照）。その後、フォトレジスト膜を成膜し、フォトリソグラフィー工程によってマスクパターン３０を形成する（図６（ｃ）参照）。そして、ウェットエッチング処理（エッチャント：リン酸、酢酸、硝酸を主成分とした溶液）によって導電膜パターン２０を形成する（図６（ｄ）参照）。その後、マスクパターン３０をプラズマ処理等の公知の方法により除去する（不図示）。これにより、図５に示すアルミニウムからなる配線構造である導電膜パターン２０を得る。
【００３２】
本実施例によれば、アルミ配線の不良となる欠けや消失といった不具合を防止することができる。なお、実施例においては、導電膜２１の材料としてアルミニウムの例を挙げたが、これに代えて銅、金、銀等や、これらを主成分とする合金を用いてもよい。また、図５の上記絶縁膜４０は、用途に応じてバリアメタル等の他の層に変更してもよい。また、基板上に導電膜２１のパターンを直接形成してもよい。
【符号の説明】
【００３３】
１０ 基板
２０ 導電膜パターン
２１ 導電膜
２２ 隙間
３０ マスクパターン
４０ 絶縁膜
５０ 保護膜
５１、５２、５３ 層間絶縁膜
６１ 半導体層
６２ オーミックコンタクト層
【特許請求の範囲】
【請求項１】
基板上に導電膜を成膜し、
前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、
前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、
前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成する導電膜パターンの形成方法。
【請求項２】
前記基板は、半導体基板であることを特徴とする請求項１に記載の導電膜パターンの製造方法。
【請求項３】
前記導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、
前記導電膜は、前記絶縁膜上に成膜することを特徴とする請求項１又は２に記載の導電膜パターンの製造方法。
【請求項１】
基板上に導電膜を成膜し、
前記導電膜の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、
前記表面処理した前記導電膜上に、当該導電膜をパターン形成するためのマスクパターンを形成し、
前記マスクパターンを用いて前記導電膜をウェットエッチングによりパターン形成する導電膜パターンの形成方法。
【請求項２】
前記基板は、半導体基板であることを特徴とする請求項１に記載の導電膜パターンの製造方法。
【請求項３】
前記導電膜を成膜する前に、前記基板上に絶縁膜を成膜し、
前記導電膜は、前記絶縁膜上に成膜することを特徴とする請求項１又は２に記載の導電膜パターンの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−２６３８８（Ｐ２０１３−２６３８８Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５８９５１（Ｐ２０１１−１５８９５１）
【出願日】平成２３年７月２０日（２０１１．７．２０）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２０日（２０１１．７．２０）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]