半導体装置およびその作製方法
【課題】酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供することを課題とする。
【解決手段】第１の酸化物半導体層上に、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層を包むように第２の酸化物半導体層の側面及び上面を覆う第３の酸化物半導体層を形成する。
【解決手段】第１の酸化物半導体層上に、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層を包むように第２の酸化物半導体層の側面及び上面を覆う第３の酸化物半導体層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供することを課題とする。
【０００８】
トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いるトランジスタとしては不向きである。
【０００９】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値がマイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づける構成およびその作製方法を提供することも課題の一つとする。
【００１０】
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することも課題の一つとする。
【００１１】
また、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を低減する構成を提供することも課題の一つとする。トランジスタのリーク電流も半導体装置の消費電力を左右するため、リーク電流を低減することも低消費電力の半導体装置を実現する上で重要である。
【課題を解決するための手段】
【００１２】
異なる材料を用いた酸化物半導体層の積層を用いてトランジスタを構成し、トランジスタのオン特性を向上させる。酸化物半導体層の積層構造は、具体的には、第１の酸化物半導体層上に、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層を包むように第２の酸化物半導体層の側面及び上面を覆う第３の酸化物半導体層を形成する。なお、第３の酸化物半導体層の電子親和力とエネルギーギャップは、第１の酸化物半導体層の電子親和力とエネルギーギャップと同等とする。ここで、電子親和力とは真空準位と酸化物半導体の伝導帯とのエネルギー差を表す。
【００１３】
具体的には、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップは、３ｅＶ以上とし、第２の酸化物半導体層のエネルギーギャップは、３ｅＶ未満とする。なお、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や、「禁制帯幅」と同じ意味で用いている。
【００１４】
第２の酸化物半導体層の周囲を第１の酸化物半導体層と第３の酸化物半導体層で覆うことで、第２の酸化物半導体層の酸素欠損の増加を抑え、トランジスタのしきい値電圧をゼロに近づける構成とすることができる。さらには、第２の酸化物半導体層が埋め込みチャネルとなることでチャネル形成領域を絶縁膜界面から遠ざけることができ、これによりキャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
【００１５】
本明細書で開示する本発明の一態様は、第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層と、第２の酸化物半導体層上に第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、第３の酸化物半導体層上にソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上にゲート絶縁膜と、ゲート絶縁膜上に第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層と重なるゲート電極層とを有し、第２の酸化物半導体層は、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きい電子親和力を有し、または第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置である。
【００１６】
上記構成において、第１の酸化物半導体層と第２の酸化物半導体層は同じマスクを用いて形成することができ、第３の酸化物半導体層は、第２の酸化物半導体層と重なり、且つ、第２の酸化物半導体層の面積よりも広い面積とすることで、第２の酸化物半導体層を包むような構成とすることができる。そのような一態様は、第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層と、第２の酸化物半導体層上に第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、第３の酸化物半導体層上にソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上にゲート絶縁膜と、ゲート絶縁膜上に第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層と重なるゲート電極層とを有し、第２の酸化物半導体層は、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置である。
【００１７】
上記構成は、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を接して覆うように第３の酸化物半導体層が設けられているため、第３の酸化物半導体層上に接して形成されるソース電極層またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構造となっており、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を低減する。
【００１８】
また、ソース電極層またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構造であれば特に限定されず、例えば、第１の酸化物半導体層の側面が、第２の酸化物半導体層の側面から突出した構造とし、第３の酸化物半導体層が第１の酸化物半導体層の上面の一部と接する構成としてもよい。
【００１９】
また、酸化物半導体積層を有するトランジスタは、ゲート絶縁膜を介してゲート電極層と重なるチャネル形成領域を有し、チャネル長方向にそのチャネル形成領域を挟んで一対の低抵抗領域を設けることが好ましい。この低抵抗領域は、酸化物半導体積層とゲート絶縁膜を介して重なるゲート電極層をマスクとし、酸化物半導体積層に対して自己整合的にドーパントを導入して形成する。
【００２０】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体積層を形成することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、低抵抗領域は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低減することに繋がる。
【００２１】
また、低抵抗領域を形成するためのドーパントは、酸化物半導体膜の導電率を変化させる不純物（ドーパントともいう）である。ドーパントとしては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【００２２】
ドーパントは、注入法により、金属元素を含む膜（金属膜、金属酸化物膜、又は金属窒化物膜）を通過して、酸化物半導体膜に導入する。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【００２３】
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００２４】
また、ソース電極層及びドレイン電極層の膜厚やドーパントの導入条件にもよるが、ソース電極層またはドレイン電極層を通過させて、これらのドーパントを酸化物半導体積層に対して添加してもよい。チャネル形成領域にはドーパントが添加されないようにすることが重要であるため、ソース電極層及びドレイン電極層の膜厚は、ゲート電極層の膜厚よりも薄い膜厚とする。
【００２５】
また、上記各構成において、第１の酸化物半導体層は、酸化物絶縁膜上に接して形成され、酸化物絶縁膜において、第３の酸化物半導体層と接する領域の膜厚は、第１の酸化物半導体層と接する領域の膜厚よりも薄い構成とする。この酸化物絶縁膜の一部を薄くする構成は、例えば、第１の酸化物半導体層のアイランドを形成するマスクを用いて酸化物絶縁膜の一部をエッチングすることによって形成することができる。このように酸化物絶縁膜の一部までエッチングすることによって第１の酸化物半導体層の残渣などのエッチング残りを除去し、リーク電流の発生を低減することができる。
【００２６】
また、酸化物絶縁膜において、第１の酸化物半導体層と接する領域の膜厚は、１００ｎｍ以上とする。第１の酸化物半導体層に接して酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を１００ｎｍ以上設けることによって、該酸化物絶縁膜から第１の酸化物半導体層へ酸素を供給することができる。上記構成において、第１の酸化物半導体層及び酸化物絶縁膜を少なくとも一部が接した状態で加熱工程を行うことによって第１の酸化物半導体層およびその層を含む酸化物半導体積層への酸素の供給を行ってもよい。
【００２７】
また、トランジスタの作製方法も本発明の一つであり、その作製方法は、酸化物絶縁膜上に第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層を形成し、第２の酸化物半導体層上に第２の酸化物半導体層の側面を覆う第３の酸化物半導体層を形成し、第３の酸化物半導体層上にドレイン電極層及びソース電極層を形成し、ドレイン電極層及びソース電極層を覆うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成し、ゲート電極層をマスクとして少なくとも第３の酸化物半導体層に自己整合的にドーパントを導入する半導体装置の作製方法である。
【００２８】
上記作製方法において、酸化物絶縁膜は、シリコンをチャネル形成領域として用いたトランジスタを含む半導体基板上に形成した酸素を多く（過剰に）含む酸化物絶縁膜である。
【００２９】
また、上記作製方法において、ドレイン電極層及びソース電極層を形成した後、ゲート電極層を形成する前にドレイン電極層及びソース電極層をマスクとして少なくとも第３の酸化物半導体層に自己整合的に酸素を導入する作製方法とすることが好ましい。酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、少なくとも第３の酸化物半導体層中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【発明の効果】
【００３０】
トランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させることができる。
【００３１】
また、ノーマリーオフのトランジスタを実現することができる。また、トランジスタがノーマリーオンであっても、トランジスタのしきい値をゼロに近づけることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一態様を示す半導体装置の上面図、断面図、およびエネルギーバンド図である。
【図２】本発明の一態様を示す半導体装置の工程断面図である。
【図３】本発明の一態様を示す断面図の他の一例である。
【図４】半導体装置の一形態を説明する上面図。
【図５】半導体装置の一形態を説明する断面図。
【図６】半導体装置の一形態を説明する回路図及び断面図。
【図７】電子機器を示す図。
【図８】イオン化ポテンシャルを示す図である。
【図９】エネルギーバンド図である。
【図１０】サンプル２のＴＥＭ写真図およびその模式図である。
【発明を実施するための形態】
【００３３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３４】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、及び図２を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体積層を有するトランジスタを示す。
【００３５】
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示すトランジスタは、トップゲート構造のトランジスタの一例である。なお、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）ではトップゲート構造のトランジスタの例を示したが特に限定されず、例えば、ボトムゲート構造のトランジスタを作製することもできる。また、デュアルゲート構造も作製できる。デュアルゲート構造は酸化物半導体積層の上下にゲート電極を設けることによって作製できる。図１（Ａ）は上面図であり、図１（Ａ）中の鎖線ＸＹで切断した断面が図１（Ｂ）に相当し、図１（Ａ）中の鎖線ＶＷで切断した断面が図１（Ｃ）に相当する。図１（Ｂ）及び図１（Ｃ）において、酸化物半導体層の界面を実線で図示しているが、模式的に示したものである。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸化物半導体層の混合領域または混合層と呼ぶことのできる箇所が形成されることもある。
【００３６】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタは、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層を有し、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁膜４０２、ゲート電極層４０１を有する。第１の酸化物半導体層は、酸化物絶縁膜４３６上に接して形成され、第２の酸化物半導体層は、第１の酸化物半導体層上に形成される。また、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆って第３の酸化物半導体層を有する。なお、第３の酸化物半導体層の周縁部は、酸化物絶縁膜４３６と接する。
【００３７】
なお、第３の酸化物半導体層のエネルギーギャップは、第１の酸化物半導体層のエネルギーギャップとほぼ同じであり、第２の酸化物半導体層のエネルギーギャップより大きい。
【００３８】
ゲート電極層４０１とゲート絶縁膜４０２を介して重なるチャネル形成領域は、３層で形成され、第１のチャネル形成領域１２１ｃ、第２のチャネル形成領域１２２ｃ、及び第３のチャネル形成領域１２３ｃが積層されている。
【００３９】
また、チャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂを有する。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂを有する。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂを有する。
【００４０】
また、ソース電極層４０５ａまたはドレイン電極層４０５ｂと重なる第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、第３の領域１２３ｄ、１２３ｅを有する。
【００４１】
図１（Ｃ）は、チャネル幅方向の断面図であり、図１（Ｂ）と同様に第２の酸化物半導体層の端部、即ち、第２の領域１２２ｄ、１２２ｅの側面が第３の酸化物半導体層の端部、即ち、第３の領域１２３ｄ、１２３ｅで覆われ、ソース電極層４０５ａまたはドレイン電極層４０５ｂと接していない構造としている。このような構造とすることで、トランジスタのソース電極層４０５ａおよびドレイン電極層４０５ｂのリーク電流（寄生チャネル）の発生を低減している。
【００４２】
また、図１（Ｄ）は、図１（Ｂ）における膜厚方向（Ｄ−Ｄ’間）のエネルギーバンド図を示す図である。本実施の形態では、図１（Ｄ）に示すエネルギーバンド図となるように、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料を選択する。ただし、埋め込みチャネルが形成されれば十分な効果が得られるため、必ずしも図１（Ｄ）のように伝導帯と価電子帯の両方に凹部を有するエネルギーバンド図に限定しなくともよく、例えば伝導帯のみに凹部を有するエネルギーバンド図が得られる構成としてもよい。
【００４３】
図２（Ａ）、図２（Ｂ）、図２（Ｃ）、及び図２（Ｄ）にトランジスタの作製方法の一例を示す。
【００４４】
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２を形成する。
【００４５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００４６】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体積層を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体積層を含むトランジスタを作製し、その後剥離し、可撓性基板に転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体積層を含むトランジスタとの間に剥離層を設けるとよい。
【００４７】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化酸化シリコン、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。酸化物絶縁膜４３６は、単層でも積層でもよい。本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【００４８】
酸化物絶縁膜４３６は、酸化物半導体積層の最下層及び最上層と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いることで、上方に形成する酸化物半導体積層に酸素を供給することができ、特性を良好にすることができる。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００４９】
酸化物絶縁膜４３６上に形成する酸化物半導体積層の形成工程において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に水素、又は水がなるべく含まれないようにするために、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００５０】
酸化物半導体積層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５３】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。なお、同じ材料でも単結晶と、非単結晶ではエネルギーギャップが異なることがあるため、適宜結晶状態を選択することが重要である。図１（Ｄ）に示すエネルギーバンド図となるように、第１の酸化物半導体層１０１や第２の酸化物半導体層１０２の材料を選択する。
【００５４】
また、酸化物半導体積層として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
【００５５】
例えば、結晶性酸化物半導体膜として、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を用いることができる。
【００５６】
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ−ＯＳともいう）である。
【００５７】
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである。
【００５８】
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む材料をいう。
【００５９】
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【００６０】
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面やＣＡＡＣ−ＯＳの表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
【００６１】
該結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００６２】
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の膜厚は、５ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。
【００６３】
なお、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００６４】
なお、本実施の形態において、第１の酸化物半導体層１０１を、スパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
【００６５】
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００６６】
また、酸化物絶縁膜４３６と酸化物半導体積層とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６と酸化物半導体積層とを大気に曝露せずに連続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【００６７】
本実施の形態では、図２（Ａ）に示すように、成膜された酸化物半導体積層を第１のフォトリソグラフィ工程により島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２に加工する。また、島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００６８】
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００６９】
次いで、島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２を覆う第３の酸化物半導体層１０３を形成する。第３の酸化物半導体層１０３は、第１の酸化物半導体層１０１と同じターゲットを用いて形成する。第３の酸化物半導体層１０３の成膜条件は、第１の酸化物半導体層１０１と同じであるため、ここでは説明を省略する。なお、第２のフォトリソグラフィ工程により第２の酸化物半導体層１０２と重なり、且つ、第２の酸化物半導体層１０２の平面面積よりも広い上面面積の第３の酸化物半導体層１０３を形成する。
【００７０】
次いで、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【００７１】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００７２】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００７３】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７４】
また、加熱処理で第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を高純度化及び電気的にＩ型（真性）化することができる。
【００７５】
次いで、第３の酸化物半導体層１０３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７６】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。この段階での断面が図２（Ｂ）である。本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン電極層４０５ｂの膜厚が薄いと、上に形成されるゲート絶縁膜４０２の被覆性が良好となる他、ソース電極層４０５ａ、ドレイン電極層４０５ｂを通過してソース電極層４０５ａ、ドレイン電極層４０５ｂ下方の少なくとも第３の酸化物半導体層１０３にドーパントを導入することができる。
【００７７】
次いで、第３の酸化物半導体層１０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを覆うゲート絶縁膜４０２を形成する。
【００７８】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
【００７９】
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
【００８０】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
【００８１】
次いで、図２（Ｃ）に示すように、ソース電極層４０５ａ、及びドレイン電極層４０５ｂをマスクとして少なくとも第３の酸化物半導体層１０３に、少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む酸素４３１を導入する。図２（Ｃ）に示すように、第１の酸素過剰領域１１１、第２の酸素過剰領域１１２、第３の酸素過剰領域１１３は、ソース電極層４０５ａ、及びドレイン電極層４０５ｂと重なる領域よりも酸素を多く含んでいる。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００８２】
そして、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート絶縁膜４０２上に形成する。ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８３】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００８４】
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００８５】
次に、ドーパント４２１を選択的に導入する工程を行う。この工程で、ゲート電極層４０１をマスクとして、ドーパント４２１をゲート絶縁膜４０２を通過させて酸化物半導体積層に導入して、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂを形成する。この工程でチャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂが自己整合的に形成される。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂが自己整合的に形成される。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂが自己整合的に形成される。
【００８６】
さらに、この工程で、ゲート絶縁膜４０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通過して少なくとも第３の酸化物半導体層１０３にドーパント４２１を選択的に導入し、第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、及び第３の領域１２３ｄ、１２３ｅを形成する（図２（Ｄ）参照）。ソース電極層４０５ａ、及びドレイン電極層４０５ｂの下方の酸化物半導体積層にもドーパント４２１を導入することで第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、及び第３の領域１２３ｄ、１２３ｅの低抵抗化を図ることができる。
【００８７】
本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜とするため、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層にもドーパント４２１が導入される。ソース電極層４０５ａ、及びドレイン電極層４０５ｂの膜厚や、ドーパント４２１の導入条件によってはソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層にはドーパント４２１が導入されない構成とすることもできる。
【００８８】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁膜４０２の膜厚を適宜設定して制御すればよい。例えば、ホウ素を用いて、イオン注入法でホウ素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【００８９】
第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂにおけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００９０】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【００９１】
なお、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂにドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【００９２】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【００９３】
酸化物半導体積層の少なくとも一層を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体積層の結晶性を回復することができる。
【００９４】
本実施の形態では、ドーパント４２１としてホウ素を用いたため、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂはホウ素が含まれる。
【００９５】
以上の工程で、本実施の形態のトランジスタが作製される。本実施の形態のトランジスタにおいて、高純度化され、酸素欠損が補填された酸化物半導体積層は、水素、水などの不純物が十分に除去されており、酸化物半導体積層中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、酸化物半導体積層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【００９６】
そして、トランジスタを覆うように絶縁膜４０７を形成する（図１（Ｂ）、及び図１（Ｃ）参照）。
【００９７】
絶縁膜４０７は、酸化シリコン膜の他に、代表的に酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。例えば、絶縁膜４０７として酸化シリコン膜と酸化アルミニウム膜との積層を用いることができる。
【００９８】
絶縁膜４０７として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００９９】
また、絶縁膜４０７として平坦化絶縁膜を用いてもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１００】
次いで、絶縁膜４０７にソース電極層４０５ａ、ドレイン電極層４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線層を形成する。この配線層を用いて他のトランジスタと接続させ、様々な回路を構成することができる。
【０１０１】
こうして得られる電気特性の高いトランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
【０１０２】
また、本実施の形態を用いてチャネル形成領域に酸化物半導体積層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることもできる。
【０１０３】
（実施の形態２）
本実施の形態では、実施の形態１の工程を一部変更して得られるトランジスタの一例を図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示す。実施の形態１と一部異なるだけであるため、簡略化のため同一の符号を用いて説明し、同一の部分の詳細な説明は、ここでは省略することとする。
【０１０４】
図３（Ａ）は、酸化物半導体積層のエッチングの際に、酸化物半導体積層と重ならない酸化物絶縁膜４３６の領域をエッチングして一部を薄くした構成である。酸化物絶縁膜の一部までエッチングすることによって第１の酸化物半導体層の残渣などのエッチング残りを除去し、リーク電流の発生を低減することができる。また、図３（Ａ）のトランジスタ構造は、酸素の導入時またはドーパント導入時の条件を変えることで、第１の酸化物半導体層１０１にほとんど導入されないようにしている。このような構成とすることで、酸素の導入時またはドーパント導入時のダメージを抑えることができる。また、酸素の導入時またはドーパント導入時の条件を変えることで、第２の酸化物半導体層にもほとんど導入されないようにする構成としてもよい。
【０１０５】
また、図３（Ｂ）は、第１の酸化物半導体層のエッチングに用いた第１のマスクと、第２の酸化物半導体層のエッチングに用いた第２のマスクと、第３の酸化物半導体層のエッチングに用いた第３のマスクとを用いる３回のフォトリソグラフィ工程により、第１の酸化物半導体層の側面が、第２の酸化物半導体層の側面から突出した構造とし、第３の酸化物半導体層が第１の酸化物半導体層の上面の一部と接する構成とした例である。第３の酸化物半導体層の端部に相当する第３の領域１２３ｄ、１２３ｅは、第１の酸化物半導体層の端部に相当する第１の領域１２１ｄ、１２１ｅと接して重なる。
【０１０６】
また、図３（Ｃ）は、ソース電極層及びドレイン電極層を積層構造とし、下層である導電膜に達する配線層４６５ａ、配線層４６５ｂを形成する例である。本実施の形態では、下層のソース電極層４０５ｃ及びドレイン電極層４０５ｄとしてタングステン膜、または窒化タンタル膜を用い、下層よりも厚い上層のソース電極層４０５ａ及びドレイン電極層４０５ｂとして銅膜またはアルミニウム膜を用いる。図３（Ｃ）における、ソース電極層４０５ａ、４０５ｃ及びドレイン電極層４０５ｂ、４０５ｄの膜厚は５ｎｍ以上１５ｎｍ以下とすることで、その上に形成されるゲート絶縁膜４０２の被覆性を良好なものとすることができる。なお、本実施の形態では、配線層４６５ａ、配線層４６５ｂは、窒化タンタル膜と銅膜の積層、或いは窒化タンタル膜とタングステン膜の積層とすることで接触抵抗の低減を図っている。
【０１０７】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０１０８】
（実施の形態３）
実施の形態１または実施の形態２に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１０９】
図４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０１１０】
図４（Ｂ）、及び図４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）、及び図４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１１１】
また図４（Ｂ）、及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０１１２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１１３】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１１４】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１１５】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１１６】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１または実施の形態２に示したトランジスタを適用することができる。
【０１１７】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１１８】
半導体装置の一形態について、図４及び図５を用いて説明する。図５は、図４（Ａ）のＭ−Ｎにおける断面図に相当する。
【０１１９】
図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１２０】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０４０、４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１２１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図４及び図５では、画素部４００２に含まれるトランジスタ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図５（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図５（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０１２２】
走査線駆動回路４００４に含まれるトランジスタ４０１１としては、実施の形態１または実施の形態２で示した埋め込みチャネルを有するトランジスタを適用することができる。埋め込みチャネルを有するトランジスタは、オン特性（例えば、オン電流及び電界効果移動度）が高く、走査線駆動回路４００４の高速動作、高速応答を可能とする。本実施の形態では、実施の形態１で示したトランジスタと同様な構造を有するトランジスタを適用する例を示す。
【０１２３】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０１２４】
また、画素部４００２に含まれるトランジスタ４０４０としては、特に埋め込みチャネルを必要としないため、単層の酸化物半導体層をチャネル形成領域とするトランジスタ４０４０を設ける。このトランジスタ４０４０は、工程数を増やすことなく、トランジスタ４０１１を作製する工程と同じ工程で作製することができる。このトランジスタ４０４０の酸化物半導体層は、トランジスタ４０１１の第３の酸化物半導体層と同じ工程で形成することができる。トランジスタ４０４０は、大型の表示装置でない場合、特にオン特性を高くしなくてもよい。トランジスタ４０４０は、酸化物半導体層を単層とすることで、トランジスタ４０１１よりもオフ電流値を低くすることができ、低消費電力の表示装置を実現できる。
【０１２５】
図５（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図５（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１２６】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０１２７】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１２８】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【０１２９】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１３０】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１３１】
本明細書に開示する酸化物半導体膜を用いたトランジスタ４０４０は、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１３２】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタ４０１１は、電界効果移動度を高く制御することができるため、走査線駆動回路４００４の高速駆動が可能である。本実施の形態によると、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。
【０１３３】
また、画素部においても、トランジスタ４０１１と同じ酸化物半導体層の積層を有するトランジスタを用いてもよく、画素部においても高速駆動が可能なトランジスタを用いることで、高画質な画像や、大面積の表示を提供することもできる。
【０１３４】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１３５】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１３６】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１３７】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１３８】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１３９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１４０】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１４１】
図５（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１４２】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１４３】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０１４４】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０１４５】
また、発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０１４６】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ、発光素子４５１３などが密封されている。このように発光素子４５１３は、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１４７】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）樹脂、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）樹脂またはＥＶＡ（エチレンビニルアセテート）樹脂を用いることができる。例えば充填材として窒素を用いればよい。
【０１４８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１４９】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１５０】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１５１】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１５２】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１５３】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１５４】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１５５】
なお、図４及び図５において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１５６】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。
【０１５７】
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１５８】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１５９】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４０２１を形成してもよい。
【０１６０】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１６１】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０１６２】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０１６３】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１６４】
以上のように実施の形態１または実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０１６５】
（実施の形態４）
実施の形態１または実施の形態２に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０１６６】
図６（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図６（Ａ）はフォトセンサの等価回路であり、図６（Ｂ）はフォトセンサの一部を示す断面図である。
【０１６７】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０１６８】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図６（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１または実施の形態２に示したトランジスタが適用でき、酸化物半導体積層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタと同様な構造を有するトランジスタを適用する例を示す。
【０１６９】
図６（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０１７０】
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０１７１】
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０１７２】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０１７３】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０１７４】
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０１７５】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０１７６】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０１７７】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０１７８】
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０１７９】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１８０】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１８１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１８２】
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０１８３】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０１８４】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０１８５】
以上のように、埋め込みチャネルを有する酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よって、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【０１８６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８７】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図７に示す。
【０１８８】
図７（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０１８９】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０１９０】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０１９１】
図７（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０１９２】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０１９３】
図７（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１９４】
先の実施の形態に示した埋め込みチャネルを有する半導体装置を利用すれば、当該半導体装置をテレビジョン装置の表示部９１０３に用いることで、従来に比べて表示品質の高いテレビジョン装置とすることができる。
【０１９５】
図７（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。
【０１９６】
また、先の実施の形態に示した半導体装置を利用すれば、当該半導体装置をコンピュータの表示部９２０３に用いることで、従来に比べて表示品質の高い表示部とすることが可能となる。
【０１９７】
図７（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１に組み込まれた表示部９５０２の他、操作ボタン９５０３、外部接続ポート９５０４、スピーカ９５０５、マイク９５０６などを備えている。携帯電話機９５００は、本発明の一態様を用いて作製される半導体装置を表示部９５０２に用いることにより作製される。
【０１９８】
図７（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情報を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
【０１９９】
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合したものである。
【０２００】
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２０１】
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
【０２０２】
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボタン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２０３】
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２０４】
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２０５】
先の実施の形態に示した半導体装置を利用すれば、表示における色のにじみ、色ずれなどが生じにくいため、当該半導体装置を携帯電話機の表示部９５０２に用いることで、従来に比べて表示品質の高い携帯電話機とすることが可能となる。
【０２０６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２０７】
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸化物半導体層を形成したサンプル１を作製し、そのサンプル１のイオン化ポテンシャルの測定を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップの値は、材料の単膜のエリプソで測定して得られる値を用いる。
【０２０８】
サンプル１は、単結晶シリコン基板上に膜厚５ｎｍのＩＧＺＯ膜、膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、膜厚５ｎｍのＩＧＺＯ膜を積層成膜した。それぞれの成膜条件は、スパッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、ＩＧＺＯ膜を成膜する。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３［原子数比］の酸化物ターゲットを用いる。
【０２０９】
また、基板を石英基板として、同じ成膜条件で積層成膜して得られたサンプル２の断面を撮影したＴＥＭ写真が図１０（Ａ）である。なお、模式図を図１０（Ｂ）に示す。図１０（Ｂ）において、酸化物半導体層の界面を点線で図示しているが、模式的に示したものである。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場合もある。図１０（Ａ）の撮影されたサンプル２は、石英基板１０００上に膜厚５ｎｍの第１のＩＧＺＯ膜１００１、膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜１００２、膜厚５ｎｍの第２のＩＧＺＯ膜１００３を積層成膜したものであり、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜とＩＧＺＯ膜の界面が確認できる。また、図１０（Ａ）では、第２のＩＧＺＯ膜１００３と、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜１００２は、結晶を含んでおり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）であることが確認できる。また、図１０（Ａ）において第１のＩＧＺＯ膜１００１は結晶を含んでおり、界面が非晶質構造である。なお、図１０（Ａ）では、３層全てが結晶構造を有している酸化物半導体膜となっているが特に限定されず、第２のＩＧＺＯ膜１００３のみが結晶構造を有してもよいし、３層のうち、２層が結晶構造を有してもよいし、３層全て非晶質構造であってもよい。
【０２１０】
サンプル１の表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるイオン化ポテンシャルを測定した結果を図８に示す。
【０２１１】
図８において、横軸はサンプル１表面からのスパッタリング時間を表し、縦軸はイオン化ポテンシャルを表している。なお、ＩＧＺＯ膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のスパッタレートは等しいと仮定して試料の境界を表示している。この図８から、ＩＧＺＯ膜に挟まれたＩｎ−Ｓｎ−Ｚｎ系酸化物膜でイオン化ポテンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
【０２１２】
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯のエネルギーを算出し、この積層膜のバンド構造を作成した。ただし、ＩＧＺＯ膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その結果が図９になる。図９には、図１（Ｄ）に示したエネルギーバンド図のように埋め込みチャネルが形成されていることがわかる。
【０２１３】
本実施例では、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きいイオン化ポテンシャルを有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ−Ｓｎ−Ｚｎ系酸化物膜を用いた積層は、図９または図１（Ｄ）に示すエネルギーバンド図で表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図９または図１（Ｄ）に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考慮して適宜材料を選択し、組み合わせればよく、例えば、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い、第２の酸化物半導体層としてＩｎ−Ｚｎ系酸化物膜（Ｉｎ−Ｚｎ−Ｏ膜）を用いた積層を用いてもよい。
【符号の説明】
【０２１４】
１０１ 第１の酸化物半導体層
１０２ 第２の酸化物半導体層
１０３ 第３の酸化物半導体層
１１１ 第１の酸素過剰領域
１１２ 第２の酸素過剰領域
１１３ 第３の酸素過剰領域
１２１ａ、１２１ｂ 第１の低抵抗領域
１２１ｃ チャネル形成領域
１２１ｄ、１２１ｅ 第１の領域
１２２ａ、１２２ｂ 第２の低抵抗領域
１２２ｃ チャネル形成領域
１２２ｄ、１２２ｅ 第２の領域
１２３ａ、１２３ｂ 第３の低抵抗領域
１２３ｃ チャネル形成領域
１２３ｄ、１２３ｅ 第３の領域
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０５ｃ ソース電極層
４０５ｄ ドレイン電極層
４０７ 絶縁膜
４２１ ドーパント
４３１ 酸素
４３６ 酸化物絶縁膜
４６５ａ 配線層
４６５ｂ 配線層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 石英基板
１００１ 第１のＩＧＺＯ膜
１００２ Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜
１００３ 第２のＩＧＺＯ膜
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ａ、４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０４０ トランジスタ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９５００ 携帯電話機
９５０１ 筐体
９５０２ 表示部
９５０３ 操作ボタン
９５０４ 外部接続ポート
９５０５ スピーカ
９５０６ マイク
【技術分野】
【０００１】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。ＣＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
また、チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を提供することを課題とする。
【０００８】
トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いるトランジスタとしては不向きである。
【０００９】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値がマイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づける構成およびその作製方法を提供することも課題の一つとする。
【００１０】
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することも課題の一つとする。
【００１１】
また、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を低減する構成を提供することも課題の一つとする。トランジスタのリーク電流も半導体装置の消費電力を左右するため、リーク電流を低減することも低消費電力の半導体装置を実現する上で重要である。
【課題を解決するための手段】
【００１２】
異なる材料を用いた酸化物半導体層の積層を用いてトランジスタを構成し、トランジスタのオン特性を向上させる。酸化物半導体層の積層構造は、具体的には、第１の酸化物半導体層上に、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層を包むように第２の酸化物半導体層の側面及び上面を覆う第３の酸化物半導体層を形成する。なお、第３の酸化物半導体層の電子親和力とエネルギーギャップは、第１の酸化物半導体層の電子親和力とエネルギーギャップと同等とする。ここで、電子親和力とは真空準位と酸化物半導体の伝導帯とのエネルギー差を表す。
【００１３】
具体的には、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップは、３ｅＶ以上とし、第２の酸化物半導体層のエネルギーギャップは、３ｅＶ未満とする。なお、本明細書において、「エネルギーギャップ」という用語は、「バンドギャップ」や、「禁制帯幅」と同じ意味で用いている。
【００１４】
第２の酸化物半導体層の周囲を第１の酸化物半導体層と第３の酸化物半導体層で覆うことで、第２の酸化物半導体層の酸素欠損の増加を抑え、トランジスタのしきい値電圧をゼロに近づける構成とすることができる。さらには、第２の酸化物半導体層が埋め込みチャネルとなることでチャネル形成領域を絶縁膜界面から遠ざけることができ、これによりキャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
【００１５】
本明細書で開示する本発明の一態様は、第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層と、第２の酸化物半導体層上に第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、第３の酸化物半導体層上にソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上にゲート絶縁膜と、ゲート絶縁膜上に第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層と重なるゲート電極層とを有し、第２の酸化物半導体層は、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きい電子親和力を有し、または第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置である。
【００１６】
上記構成において、第１の酸化物半導体層と第２の酸化物半導体層は同じマスクを用いて形成することができ、第３の酸化物半導体層は、第２の酸化物半導体層と重なり、且つ、第２の酸化物半導体層の面積よりも広い面積とすることで、第２の酸化物半導体層を包むような構成とすることができる。そのような一態様は、第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層と、第２の酸化物半導体層上に第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、第３の酸化物半導体層上にソース電極層またはドレイン電極層と、ソース電極層またはドレイン電極層上にゲート絶縁膜と、ゲート絶縁膜上に第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層と重なるゲート電極層とを有し、第２の酸化物半導体層は、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置である。
【００１７】
上記構成は、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を接して覆うように第３の酸化物半導体層が設けられているため、第３の酸化物半導体層上に接して形成されるソース電極層またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構造となっており、トランジスタのソース電極層およびドレイン電極層のリーク電流（寄生チャネル）の発生を低減する。
【００１８】
また、ソース電極層またはドレイン電極層が、第２の酸化物半導体層の側面と接しない構造であれば特に限定されず、例えば、第１の酸化物半導体層の側面が、第２の酸化物半導体層の側面から突出した構造とし、第３の酸化物半導体層が第１の酸化物半導体層の上面の一部と接する構成としてもよい。
【００１９】
また、酸化物半導体積層を有するトランジスタは、ゲート絶縁膜を介してゲート電極層と重なるチャネル形成領域を有し、チャネル長方向にそのチャネル形成領域を挟んで一対の低抵抗領域を設けることが好ましい。この低抵抗領域は、酸化物半導体積層とゲート絶縁膜を介して重なるゲート電極層をマスクとし、酸化物半導体積層に対して自己整合的にドーパントを導入して形成する。
【００２０】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体積層を形成することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、低抵抗領域は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低減することに繋がる。
【００２１】
また、低抵抗領域を形成するためのドーパントは、酸化物半導体膜の導電率を変化させる不純物（ドーパントともいう）である。ドーパントとしては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【００２２】
ドーパントは、注入法により、金属元素を含む膜（金属膜、金属酸化物膜、又は金属窒化物膜）を通過して、酸化物半導体膜に導入する。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【００２３】
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００２４】
また、ソース電極層及びドレイン電極層の膜厚やドーパントの導入条件にもよるが、ソース電極層またはドレイン電極層を通過させて、これらのドーパントを酸化物半導体積層に対して添加してもよい。チャネル形成領域にはドーパントが添加されないようにすることが重要であるため、ソース電極層及びドレイン電極層の膜厚は、ゲート電極層の膜厚よりも薄い膜厚とする。
【００２５】
また、上記各構成において、第１の酸化物半導体層は、酸化物絶縁膜上に接して形成され、酸化物絶縁膜において、第３の酸化物半導体層と接する領域の膜厚は、第１の酸化物半導体層と接する領域の膜厚よりも薄い構成とする。この酸化物絶縁膜の一部を薄くする構成は、例えば、第１の酸化物半導体層のアイランドを形成するマスクを用いて酸化物絶縁膜の一部をエッチングすることによって形成することができる。このように酸化物絶縁膜の一部までエッチングすることによって第１の酸化物半導体層の残渣などのエッチング残りを除去し、リーク電流の発生を低減することができる。
【００２６】
また、酸化物絶縁膜において、第１の酸化物半導体層と接する領域の膜厚は、１００ｎｍ以上とする。第１の酸化物半導体層に接して酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を１００ｎｍ以上設けることによって、該酸化物絶縁膜から第１の酸化物半導体層へ酸素を供給することができる。上記構成において、第１の酸化物半導体層及び酸化物絶縁膜を少なくとも一部が接した状態で加熱工程を行うことによって第１の酸化物半導体層およびその層を含む酸化物半導体積層への酸素の供給を行ってもよい。
【００２７】
また、トランジスタの作製方法も本発明の一つであり、その作製方法は、酸化物絶縁膜上に第１の酸化物半導体層と、第１の酸化物半導体層上に第２の酸化物半導体層を形成し、第２の酸化物半導体層上に第２の酸化物半導体層の側面を覆う第３の酸化物半導体層を形成し、第３の酸化物半導体層上にドレイン電極層及びソース電極層を形成し、ドレイン電極層及びソース電極層を覆うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成し、ゲート電極層をマスクとして少なくとも第３の酸化物半導体層に自己整合的にドーパントを導入する半導体装置の作製方法である。
【００２８】
上記作製方法において、酸化物絶縁膜は、シリコンをチャネル形成領域として用いたトランジスタを含む半導体基板上に形成した酸素を多く（過剰に）含む酸化物絶縁膜である。
【００２９】
また、上記作製方法において、ドレイン電極層及びソース電極層を形成した後、ゲート電極層を形成する前にドレイン電極層及びソース電極層をマスクとして少なくとも第３の酸化物半導体層に自己整合的に酸素を導入する作製方法とすることが好ましい。酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、少なくとも第３の酸化物半導体層中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【発明の効果】
【００３０】
トランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させることができる。
【００３１】
また、ノーマリーオフのトランジスタを実現することができる。また、トランジスタがノーマリーオンであっても、トランジスタのしきい値をゼロに近づけることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一態様を示す半導体装置の上面図、断面図、およびエネルギーバンド図である。
【図２】本発明の一態様を示す半導体装置の工程断面図である。
【図３】本発明の一態様を示す断面図の他の一例である。
【図４】半導体装置の一形態を説明する上面図。
【図５】半導体装置の一形態を説明する断面図。
【図６】半導体装置の一形態を説明する回路図及び断面図。
【図７】電子機器を示す図。
【図８】イオン化ポテンシャルを示す図である。
【図９】エネルギーバンド図である。
【図１０】サンプル２のＴＥＭ写真図およびその模式図である。
【発明を実施するための形態】
【００３３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３４】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、及び図２を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体積層を有するトランジスタを示す。
【００３５】
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示すトランジスタは、トップゲート構造のトランジスタの一例である。なお、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）ではトップゲート構造のトランジスタの例を示したが特に限定されず、例えば、ボトムゲート構造のトランジスタを作製することもできる。また、デュアルゲート構造も作製できる。デュアルゲート構造は酸化物半導体積層の上下にゲート電極を設けることによって作製できる。図１（Ａ）は上面図であり、図１（Ａ）中の鎖線ＸＹで切断した断面が図１（Ｂ）に相当し、図１（Ａ）中の鎖線ＶＷで切断した断面が図１（Ｃ）に相当する。図１（Ｂ）及び図１（Ｃ）において、酸化物半導体層の界面を実線で図示しているが、模式的に示したものである。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場合もある。不明確になる場合、異なる複数の酸化物半導体層の混合領域または混合層と呼ぶことのできる箇所が形成されることもある。
【００３６】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタは、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層を有し、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁膜４０２、ゲート電極層４０１を有する。第１の酸化物半導体層は、酸化物絶縁膜４３６上に接して形成され、第２の酸化物半導体層は、第１の酸化物半導体層上に形成される。また、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆って第３の酸化物半導体層を有する。なお、第３の酸化物半導体層の周縁部は、酸化物絶縁膜４３６と接する。
【００３７】
なお、第３の酸化物半導体層のエネルギーギャップは、第１の酸化物半導体層のエネルギーギャップとほぼ同じであり、第２の酸化物半導体層のエネルギーギャップより大きい。
【００３８】
ゲート電極層４０１とゲート絶縁膜４０２を介して重なるチャネル形成領域は、３層で形成され、第１のチャネル形成領域１２１ｃ、第２のチャネル形成領域１２２ｃ、及び第３のチャネル形成領域１２３ｃが積層されている。
【００３９】
また、チャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂを有する。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂを有する。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂを有する。
【００４０】
また、ソース電極層４０５ａまたはドレイン電極層４０５ｂと重なる第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、第３の領域１２３ｄ、１２３ｅを有する。
【００４１】
図１（Ｃ）は、チャネル幅方向の断面図であり、図１（Ｂ）と同様に第２の酸化物半導体層の端部、即ち、第２の領域１２２ｄ、１２２ｅの側面が第３の酸化物半導体層の端部、即ち、第３の領域１２３ｄ、１２３ｅで覆われ、ソース電極層４０５ａまたはドレイン電極層４０５ｂと接していない構造としている。このような構造とすることで、トランジスタのソース電極層４０５ａおよびドレイン電極層４０５ｂのリーク電流（寄生チャネル）の発生を低減している。
【００４２】
また、図１（Ｄ）は、図１（Ｂ）における膜厚方向（Ｄ−Ｄ’間）のエネルギーバンド図を示す図である。本実施の形態では、図１（Ｄ）に示すエネルギーバンド図となるように、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料を選択する。ただし、埋め込みチャネルが形成されれば十分な効果が得られるため、必ずしも図１（Ｄ）のように伝導帯と価電子帯の両方に凹部を有するエネルギーバンド図に限定しなくともよく、例えば伝導帯のみに凹部を有するエネルギーバンド図が得られる構成としてもよい。
【００４３】
図２（Ａ）、図２（Ｂ）、図２（Ｃ）、及び図２（Ｄ）にトランジスタの作製方法の一例を示す。
【００４４】
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２を形成する。
【００４５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００４６】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体積層を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体積層を含むトランジスタを作製し、その後剥離し、可撓性基板に転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体積層を含むトランジスタとの間に剥離層を設けるとよい。
【００４７】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化酸化シリコン、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。酸化物絶縁膜４３６は、単層でも積層でもよい。本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【００４８】
酸化物絶縁膜４３６は、酸化物半導体積層の最下層及び最上層と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いることで、上方に形成する酸化物半導体積層に酸素を供給することができ、特性を良好にすることができる。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００４９】
酸化物絶縁膜４３６上に形成する酸化物半導体積層の形成工程において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に水素、又は水がなるべく含まれないようにするために、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００５０】
酸化物半導体積層に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５３】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。なお、同じ材料でも単結晶と、非単結晶ではエネルギーギャップが異なることがあるため、適宜結晶状態を選択することが重要である。図１（Ｄ）に示すエネルギーバンド図となるように、第１の酸化物半導体層１０１や第２の酸化物半導体層１０２の材料を選択する。
【００５４】
また、酸化物半導体積層として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
【００５５】
例えば、結晶性酸化物半導体膜として、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を用いることができる。
【００５６】
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ−ＯＳともいう）である。
【００５７】
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである。
【００５８】
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む材料をいう。
【００５９】
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【００６０】
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面やＣＡＡＣ−ＯＳの表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
【００６１】
該結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００６２】
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の膜厚は、５ｎｍ以上１００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。
【００６３】
なお、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００６４】
なお、本実施の形態において、第１の酸化物半導体層１０１を、スパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
【００６５】
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００６６】
また、酸化物絶縁膜４３６と酸化物半導体積層とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６と酸化物半導体積層とを大気に曝露せずに連続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【００６７】
本実施の形態では、図２（Ａ）に示すように、成膜された酸化物半導体積層を第１のフォトリソグラフィ工程により島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２に加工する。また、島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００６８】
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【００６９】
次いで、島状の第１の酸化物半導体層１０１及び島状の第２の酸化物半導体層１０２を覆う第３の酸化物半導体層１０３を形成する。第３の酸化物半導体層１０３は、第１の酸化物半導体層１０１と同じターゲットを用いて形成する。第３の酸化物半導体層１０３の成膜条件は、第１の酸化物半導体層１０１と同じであるため、ここでは説明を省略する。なお、第２のフォトリソグラフィ工程により第２の酸化物半導体層１０２と重なり、且つ、第２の酸化物半導体層１０２の平面面積よりも広い上面面積の第３の酸化物半導体層１０３を形成する。
【００７０】
次いで、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【００７１】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００７２】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００７３】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７４】
また、加熱処理で第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３を高純度化及び電気的にＩ型（真性）化することができる。
【００７５】
次いで、第３の酸化物半導体層１０３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７６】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する。この段階での断面が図２（Ｂ）である。本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン電極層４０５ｂの膜厚が薄いと、上に形成されるゲート絶縁膜４０２の被覆性が良好となる他、ソース電極層４０５ａ、ドレイン電極層４０５ｂを通過してソース電極層４０５ａ、ドレイン電極層４０５ｂ下方の少なくとも第３の酸化物半導体層１０３にドーパントを導入することができる。
【００７７】
次いで、第３の酸化物半導体層１０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを覆うゲート絶縁膜４０２を形成する。
【００７８】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
【００７９】
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
【００８０】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
【００８１】
次いで、図２（Ｃ）に示すように、ソース電極層４０５ａ、及びドレイン電極層４０５ｂをマスクとして少なくとも第３の酸化物半導体層１０３に、少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む酸素４３１を導入する。図２（Ｃ）に示すように、第１の酸素過剰領域１１１、第２の酸素過剰領域１１２、第３の酸素過剰領域１１３は、ソース電極層４０５ａ、及びドレイン電極層４０５ｂと重なる領域よりも酸素を多く含んでいる。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００８２】
そして、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート絶縁膜４０２上に形成する。ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８３】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００８４】
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００８５】
次に、ドーパント４２１を選択的に導入する工程を行う。この工程で、ゲート電極層４０１をマスクとして、ドーパント４２１をゲート絶縁膜４０２を通過させて酸化物半導体積層に導入して、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂを形成する。この工程でチャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂが自己整合的に形成される。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂが自己整合的に形成される。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂが自己整合的に形成される。
【００８６】
さらに、この工程で、ゲート絶縁膜４０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通過して少なくとも第３の酸化物半導体層１０３にドーパント４２１を選択的に導入し、第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、及び第３の領域１２３ｄ、１２３ｅを形成する（図２（Ｄ）参照）。ソース電極層４０５ａ、及びドレイン電極層４０５ｂの下方の酸化物半導体積層にもドーパント４２１を導入することで第１の領域１２１ｄ、１２１ｅ、第２の領域１２２ｄ、１２２ｅ、及び第３の領域１２３ｄ、１２３ｅの低抵抗化を図ることができる。
【００８７】
本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜とするため、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層にもドーパント４２１が導入される。ソース電極層４０５ａ、及びドレイン電極層４０５ｂの膜厚や、ドーパント４２１の導入条件によってはソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体積層にはドーパント４２１が導入されない構成とすることもできる。
【００８８】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁膜４０２の膜厚を適宜設定して制御すればよい。例えば、ホウ素を用いて、イオン注入法でホウ素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【００８９】
第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂにおけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００９０】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【００９１】
なお、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂにドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【００９２】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【００９３】
酸化物半導体積層の少なくとも一層を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体積層の結晶性を回復することができる。
【００９４】
本実施の形態では、ドーパント４２１としてホウ素を用いたため、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂはホウ素が含まれる。
【００９５】
以上の工程で、本実施の形態のトランジスタが作製される。本実施の形態のトランジスタにおいて、高純度化され、酸素欠損が補填された酸化物半導体積層は、水素、水などの不純物が十分に除去されており、酸化物半導体積層中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、酸化物半導体積層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【００９６】
そして、トランジスタを覆うように絶縁膜４０７を形成する（図１（Ｂ）、及び図１（Ｃ）参照）。
【００９７】
絶縁膜４０７は、酸化シリコン膜の他に、代表的に酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。例えば、絶縁膜４０７として酸化シリコン膜と酸化アルミニウム膜との積層を用いることができる。
【００９８】
絶縁膜４０７として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００９９】
また、絶縁膜４０７として平坦化絶縁膜を用いてもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１００】
次いで、絶縁膜４０７にソース電極層４０５ａ、ドレイン電極層４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線層を形成する。この配線層を用いて他のトランジスタと接続させ、様々な回路を構成することができる。
【０１０１】
こうして得られる電気特性の高いトランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
【０１０２】
また、本実施の形態を用いてチャネル形成領域に酸化物半導体積層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることもできる。
【０１０３】
（実施の形態２）
本実施の形態では、実施の形態１の工程を一部変更して得られるトランジスタの一例を図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示す。実施の形態１と一部異なるだけであるため、簡略化のため同一の符号を用いて説明し、同一の部分の詳細な説明は、ここでは省略することとする。
【０１０４】
図３（Ａ）は、酸化物半導体積層のエッチングの際に、酸化物半導体積層と重ならない酸化物絶縁膜４３６の領域をエッチングして一部を薄くした構成である。酸化物絶縁膜の一部までエッチングすることによって第１の酸化物半導体層の残渣などのエッチング残りを除去し、リーク電流の発生を低減することができる。また、図３（Ａ）のトランジスタ構造は、酸素の導入時またはドーパント導入時の条件を変えることで、第１の酸化物半導体層１０１にほとんど導入されないようにしている。このような構成とすることで、酸素の導入時またはドーパント導入時のダメージを抑えることができる。また、酸素の導入時またはドーパント導入時の条件を変えることで、第２の酸化物半導体層にもほとんど導入されないようにする構成としてもよい。
【０１０５】
また、図３（Ｂ）は、第１の酸化物半導体層のエッチングに用いた第１のマスクと、第２の酸化物半導体層のエッチングに用いた第２のマスクと、第３の酸化物半導体層のエッチングに用いた第３のマスクとを用いる３回のフォトリソグラフィ工程により、第１の酸化物半導体層の側面が、第２の酸化物半導体層の側面から突出した構造とし、第３の酸化物半導体層が第１の酸化物半導体層の上面の一部と接する構成とした例である。第３の酸化物半導体層の端部に相当する第３の領域１２３ｄ、１２３ｅは、第１の酸化物半導体層の端部に相当する第１の領域１２１ｄ、１２１ｅと接して重なる。
【０１０６】
また、図３（Ｃ）は、ソース電極層及びドレイン電極層を積層構造とし、下層である導電膜に達する配線層４６５ａ、配線層４６５ｂを形成する例である。本実施の形態では、下層のソース電極層４０５ｃ及びドレイン電極層４０５ｄとしてタングステン膜、または窒化タンタル膜を用い、下層よりも厚い上層のソース電極層４０５ａ及びドレイン電極層４０５ｂとして銅膜またはアルミニウム膜を用いる。図３（Ｃ）における、ソース電極層４０５ａ、４０５ｃ及びドレイン電極層４０５ｂ、４０５ｄの膜厚は５ｎｍ以上１５ｎｍ以下とすることで、その上に形成されるゲート絶縁膜４０２の被覆性を良好なものとすることができる。なお、本実施の形態では、配線層４６５ａ、配線層４６５ｂは、窒化タンタル膜と銅膜の積層、或いは窒化タンタル膜とタングステン膜の積層とすることで接触抵抗の低減を図っている。
【０１０７】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【０１０８】
（実施の形態３）
実施の形態１または実施の形態２に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１０９】
図４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０１１０】
図４（Ｂ）、及び図４（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）、及び図４（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１１１】
また図４（Ｂ）、及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０１１２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１１３】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１１４】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１１５】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１１６】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１または実施の形態２に示したトランジスタを適用することができる。
【０１１７】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１１８】
半導体装置の一形態について、図４及び図５を用いて説明する。図５は、図４（Ａ）のＭ−Ｎにおける断面図に相当する。
【０１１９】
図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１２０】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０４０、４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１２１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図４及び図５では、画素部４００２に含まれるトランジスタ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図５（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図５（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０１２２】
走査線駆動回路４００４に含まれるトランジスタ４０１１としては、実施の形態１または実施の形態２で示した埋め込みチャネルを有するトランジスタを適用することができる。埋め込みチャネルを有するトランジスタは、オン特性（例えば、オン電流及び電界効果移動度）が高く、走査線駆動回路４００４の高速動作、高速応答を可能とする。本実施の形態では、実施の形態１で示したトランジスタと同様な構造を有するトランジスタを適用する例を示す。
【０１２３】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０１２４】
また、画素部４００２に含まれるトランジスタ４０４０としては、特に埋め込みチャネルを必要としないため、単層の酸化物半導体層をチャネル形成領域とするトランジスタ４０４０を設ける。このトランジスタ４０４０は、工程数を増やすことなく、トランジスタ４０１１を作製する工程と同じ工程で作製することができる。このトランジスタ４０４０の酸化物半導体層は、トランジスタ４０１１の第３の酸化物半導体層と同じ工程で形成することができる。トランジスタ４０４０は、大型の表示装置でない場合、特にオン特性を高くしなくてもよい。トランジスタ４０４０は、酸化物半導体層を単層とすることで、トランジスタ４０１１よりもオフ電流値を低くすることができ、低消費電力の表示装置を実現できる。
【０１２５】
図５（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図５（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１２６】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０１２７】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１２８】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【０１２９】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１３０】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１３１】
本明細書に開示する酸化物半導体膜を用いたトランジスタ４０４０は、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１３２】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタ４０１１は、電界効果移動度を高く制御することができるため、走査線駆動回路４００４の高速駆動が可能である。本実施の形態によると、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。
【０１３３】
また、画素部においても、トランジスタ４０１１と同じ酸化物半導体層の積層を有するトランジスタを用いてもよく、画素部においても高速駆動が可能なトランジスタを用いることで、高画質な画像や、大面積の表示を提供することもできる。
【０１３４】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１３５】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１３６】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１３７】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１３８】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１３９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１４０】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１４１】
図５（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１４２】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１４３】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０１４４】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０１４５】
また、発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０１４６】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ、発光素子４５１３などが密封されている。このように発光素子４５１３は、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１４７】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）樹脂、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）樹脂またはＥＶＡ（エチレンビニルアセテート）樹脂を用いることができる。例えば充填材として窒素を用いればよい。
【０１４８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１４９】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１５０】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１５１】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１５２】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１５３】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１５４】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１５５】
なお、図４及び図５において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１５６】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。
【０１５７】
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１５８】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１５９】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４０２１を形成してもよい。
【０１６０】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１６１】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０１６２】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０１６３】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１６４】
以上のように実施の形態１または実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０１６５】
（実施の形態４）
実施の形態１または実施の形態２に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０１６６】
図６（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図６（Ａ）はフォトセンサの等価回路であり、図６（Ｂ）はフォトセンサの一部を示す断面図である。
【０１６７】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０１６８】
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図６（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１または実施の形態２に示したトランジスタが適用でき、酸化物半導体積層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタと同様な構造を有するトランジスタを適用する例を示す。
【０１６９】
図６（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０１７０】
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０１７１】
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０１７２】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０１７３】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０１７４】
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０１７５】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０１７６】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０１７７】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０１７８】
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０１７９】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１８０】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１８１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０１８２】
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０１８３】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０１８４】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０１８５】
以上のように、埋め込みチャネルを有する酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よって、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【０１８６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８７】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図７に示す。
【０１８８】
図７（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０１８９】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０１９０】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０１９１】
図７（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０１９２】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０１９３】
図７（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１９４】
先の実施の形態に示した埋め込みチャネルを有する半導体装置を利用すれば、当該半導体装置をテレビジョン装置の表示部９１０３に用いることで、従来に比べて表示品質の高いテレビジョン装置とすることができる。
【０１９５】
図７（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。
【０１９６】
また、先の実施の形態に示した半導体装置を利用すれば、当該半導体装置をコンピュータの表示部９２０３に用いることで、従来に比べて表示品質の高い表示部とすることが可能となる。
【０１９７】
図７（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１に組み込まれた表示部９５０２の他、操作ボタン９５０３、外部接続ポート９５０４、スピーカ９５０５、マイク９５０６などを備えている。携帯電話機９５００は、本発明の一態様を用いて作製される半導体装置を表示部９５０２に用いることにより作製される。
【０１９８】
図７（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情報を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
【０１９９】
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合したものである。
【０２００】
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２０１】
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
【０２０２】
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボタン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２０３】
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２０４】
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２０５】
先の実施の形態に示した半導体装置を利用すれば、表示における色のにじみ、色ずれなどが生じにくいため、当該半導体装置を携帯電話機の表示部９５０２に用いることで、従来に比べて表示品質の高い携帯電話機とすることが可能となる。
【０２０６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２０７】
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸化物半導体層を形成したサンプル１を作製し、そのサンプル１のイオン化ポテンシャルの測定を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップの値は、材料の単膜のエリプソで測定して得られる値を用いる。
【０２０８】
サンプル１は、単結晶シリコン基板上に膜厚５ｎｍのＩＧＺＯ膜、膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜、膜厚５ｎｍのＩＧＺＯ膜を積層成膜した。それぞれの成膜条件は、スパッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、ＩＧＺＯ膜を成膜する。また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜は、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３［原子数比］の酸化物ターゲットを用いる。
【０２０９】
また、基板を石英基板として、同じ成膜条件で積層成膜して得られたサンプル２の断面を撮影したＴＥＭ写真が図１０（Ａ）である。なお、模式図を図１０（Ｂ）に示す。図１０（Ｂ）において、酸化物半導体層の界面を点線で図示しているが、模式的に示したものである。材料や成膜条件や加熱処理によっては、各酸化物半導体層との界面が不明確になる場合もある。図１０（Ａ）の撮影されたサンプル２は、石英基板１０００上に膜厚５ｎｍの第１のＩＧＺＯ膜１００１、膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜１００２、膜厚５ｎｍの第２のＩＧＺＯ膜１００３を積層成膜したものであり、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜とＩＧＺＯ膜の界面が確認できる。また、図１０（Ａ）では、第２のＩＧＺＯ膜１００３と、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜１００２は、結晶を含んでおり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）であることが確認できる。また、図１０（Ａ）において第１のＩＧＺＯ膜１００１は結晶を含んでおり、界面が非晶質構造である。なお、図１０（Ａ）では、３層全てが結晶構造を有している酸化物半導体膜となっているが特に限定されず、第２のＩＧＺＯ膜１００３のみが結晶構造を有してもよいし、３層のうち、２層が結晶構造を有してもよいし、３層全て非晶質構造であってもよい。
【０２１０】
サンプル１の表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるイオン化ポテンシャルを測定した結果を図８に示す。
【０２１１】
図８において、横軸はサンプル１表面からのスパッタリング時間を表し、縦軸はイオン化ポテンシャルを表している。なお、ＩＧＺＯ膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のスパッタレートは等しいと仮定して試料の境界を表示している。この図８から、ＩＧＺＯ膜に挟まれたＩｎ−Ｓｎ−Ｚｎ系酸化物膜でイオン化ポテンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
【０２１２】
イオン化ポテンシャルの値からエリプソで測定したバンドギャップを引くことで伝導帯のエネルギーを算出し、この積層膜のバンド構造を作成した。ただし、ＩＧＺＯ膜とＩｎ−Ｓｎ−Ｚｎ系酸化物膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その結果が図９になる。図９には、図１（Ｄ）に示したエネルギーバンド図のように埋め込みチャネルが形成されていることがわかる。
【０２１３】
本実施例では、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い、第１の酸化物半導体層及び第３の酸化物半導体層よりも大きいイオン化ポテンシャルを有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ−Ｓｎ−Ｚｎ系酸化物膜を用いた積層は、図９または図１（Ｄ）に示すエネルギーバンド図で表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図９または図１（Ｄ）に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考慮して適宜材料を選択し、組み合わせればよく、例えば、第１の酸化物半導体層及び第３の酸化物半導体層としてＩＧＺＯ膜を用い、第２の酸化物半導体層としてＩｎ−Ｚｎ系酸化物膜（Ｉｎ−Ｚｎ−Ｏ膜）を用いた積層を用いてもよい。
【符号の説明】
【０２１４】
１０１ 第１の酸化物半導体層
１０２ 第２の酸化物半導体層
１０３ 第３の酸化物半導体層
１１１ 第１の酸素過剰領域
１１２ 第２の酸素過剰領域
１１３ 第３の酸素過剰領域
１２１ａ、１２１ｂ 第１の低抵抗領域
１２１ｃ チャネル形成領域
１２１ｄ、１２１ｅ 第１の領域
１２２ａ、１２２ｂ 第２の低抵抗領域
１２２ｃ チャネル形成領域
１２２ｄ、１２２ｅ 第２の領域
１２３ａ、１２３ｂ 第３の低抵抗領域
１２３ｃ チャネル形成領域
１２３ｄ、１２３ｅ 第３の領域
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０５ｃ ソース電極層
４０５ｄ ドレイン電極層
４０７ 絶縁膜
４２１ ドーパント
４３１ 酸素
４３６ 酸化物絶縁膜
４６５ａ 配線層
４６５ｂ 配線層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３２ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
１０００ 石英基板
１００１ 第１のＩＧＺＯ膜
１００２ Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜
１００３ 第２のＩＧＺＯ膜
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ａ、４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０２３ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０４０ トランジスタ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９５００ 携帯電話機
９５０１ 筐体
９５０２ 表示部
９５０３ 操作ボタン
９５０４ 外部接続ポート
９５０５ スピーカ
９５０６ マイク
【特許請求の範囲】
【請求項１】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項２】
請求項１において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【請求項３】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、前記第１の酸化物半導体層は、酸化物絶縁膜上に接して形成され、
前記酸化物絶縁膜において、前記第３の酸化物半導体層と接する領域の膜厚は、前記第１の酸化物半導体層と接する領域の膜厚よりも薄いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層の電子親和力より大きい半導体装置。
【請求項６】
酸化物絶縁膜上に第１の酸化物半導体層と、前記第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層を形成し、
前記第３の酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極層を形成し、
前記ゲート電極層をマスクとして少なくとも前記第３の酸化物半導体層に自己整合的にドーパントを導入する半導体装置の作製方法。
【請求項７】
請求項６において、前記酸化物絶縁膜は、トランジスタを有する半導体基板上に形成する半導体装置の作製方法。
【請求項８】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層と、
ゲート電極層と酸化物半導体積層との間にゲート絶縁膜と
を有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項９】
請求項８において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【請求項１０】
第１のゲート電極層と、
前記第１のゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上に第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なる第２のゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項１１】
請求項１０において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【請求項１】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項２】
請求項１において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【請求項３】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、前記第１の酸化物半導体層は、酸化物絶縁膜上に接して形成され、
前記酸化物絶縁膜において、前記第３の酸化物半導体層と接する領域の膜厚は、前記第１の酸化物半導体層と接する領域の膜厚よりも薄いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層の電子親和力より大きい半導体装置。
【請求項６】
酸化物絶縁膜上に第１の酸化物半導体層と、前記第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層を形成し、
前記第３の酸化物半導体層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極層を形成し、
前記ゲート電極層をマスクとして少なくとも前記第３の酸化物半導体層に自己整合的にドーパントを導入する半導体装置の作製方法。
【請求項７】
請求項６において、前記酸化物絶縁膜は、トランジスタを有する半導体基板上に形成する半導体装置の作製方法。
【請求項８】
第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なるゲート電極層と、
ゲート電極層と酸化物半導体積層との間にゲート絶縁膜と
を有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項９】
請求項８において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【請求項１０】
第１のゲート電極層と、
前記第１のゲート電極層上にゲート絶縁膜と、
前記ゲート絶縁膜上に第１の酸化物半導体層と、
前記第１の酸化物半導体層上に第２の酸化物半導体層と、
前記第２の酸化物半導体層上に前記第２の酸化物半導体層の側面を覆う第３の酸化物半導体層と、
前記第３の酸化物半導体層上にソース電極層またはドレイン電極層と、
前記ソース電極層または前記ドレイン電極層上に第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記第３の酸化物半導体層と重なる第２のゲート電極層とを有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層及び前記第３の酸化物半導体層のエネルギーギャップより小さいエネルギーギャップを有する半導体装置。
【請求項１１】
請求項１０において、前記第３の酸化物半導体層は、前記第１の酸化物半導体層の上面の一部と接することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−２１３１５（Ｐ２０１３−２１３１５Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−１３４６６７（Ｐ２０１２−１３４６６７）
【出願日】平成２４年６月１４日（２０１２．６．１４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２４年６月１４日（２０１２．６．１４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]