【課題】データの書込み速度を高く維持しつつ、非選択セルのデータの劣化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体層３０と、半導体層内に設けられたソース層Ｓおよびドレイン層Ｄと、ソース層とドレイン層との間の半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域Ｂと、ボディ領域上に設けられたゲート絶縁膜５０と、或る１つのボディ領域上にゲート絶縁膜を介して設けられ、ソース層、ドレイン層およびボディ領域を含むメモリセルのチャネル長方向に互いに分離された第１のゲート電極Ｇ１および第２のゲート電極Ｇ２とを備えている。 （もっと読む）

【課題】多重ゲートＴＦＴような、多重ゲート構造の配置の自由度を高めること。
【解決手段】基板は、第一および第二結合点に延びる第一の線を具備でき、第一および第二結合点にて、第一の線は他の素子と電気的に結合する。第一の線は、半導体材料を含む回路の層にある。別の層にある第二の線は、ゲート信号を受信するように結合できる。第二の線は、複数個のチャネル域にて第一の線と交差し、交差域の各々において、第一の線はチャネルを具備している。チャネルは、第一および第二結合点の間で直列である。第二の線は導電性があり、ゲート信号を全部のチャネル域に伝える。第一の線は、第一および第二結合点のあいだの第一の線の導電性が、第二の線によってチャネル域に伝えられるゲート信号によって制御されるように位置決めされた、電荷キャリヤソースとデスティネーションを具備する。 （もっと読む）

【課題】複数のゲート電極を有する自己整列電界効果トランジスタ構造体を提供する。
【解決手段】本発明は、自己整列電界効果トランジスタ構造体に関することである。本発明の実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域パターンと、活性領域パターンを間に置いて互いに対向する第１ゲート電極及び第２ゲート電極と、活性領域パターンに連結され、第１及び第２ゲート電極を連結する線に対して、対称とされるように配置されたソース電極及びドレーン電極と、を含み、第１及び第２ゲート電極と、ソース及びドレーン電極は、基板の同一の平面上に配置される。 （もっと読む）

【課題】オフ電流を低減することが可能な有機トランジスタアレイ、表示パネル及び表示装置を提供する。
【解決手段】マトリクス状に設けられている走査線１１及び信号線１２と、走査線１１と接続するゲート電極２１と、ゲート電極２１及び走査線１１を覆うように形成されている第１のゲート絶縁膜と、信号線１２と接続するソース電極２３と、チャネル領域Ｃを挟んでソース電極２３と対向して形成されているドレイン電極２４と、チャネル領域Ｃに形成されている有機半導体層２５とを備え、走査線１１及び信号線１２が交差して形成されている画素領域Ａ１、Ａ２に設けられる有機トランジスタ２０とを有する有機トランジスタアレイ１０において、ゲート電極２１は、更に平面視でドレイン電極２４と信号線１２とに挟まれる領域Ｓに形成され、有機半導体層２５は、更に平面視でドレイン電極２４と信号線１２に挟まれる領域Ｓ１に形成されている。 （もっと読む）

【課題】温度上昇を低減し、寿命を長くし、オン電流と電流移動度を高めることができるトランジスタを提供する。
【解決手段】半導体層１は、ソース領域１ｓ、チャネル領域１ｃｈおよびドレイン領域１ｄを含む拡散領域１１の幅方向の一方端および他方端にそれぞれ接する第１非拡散領域１２および第２非拡散領域１３を有する。ゲート電極３は、チャネル領域１ｃｈを内包するように配置された第１電極部分３１と、第１非拡散領域１２の長さ方向の一方端１２ａおよび他方端１２ｂのそれぞれの一部を内包し、かつ、第１非拡散領域１２の幅方向の端部１２ｃを内包するように配置された第２電極部分３２と、第２非拡散領域１３の長さ方向の一方端１３ａおよび他方端１３ｂのそれぞれの一部を内包し、かつ、第２非拡散領域１３の幅方向の端部１３ｃを内包するように配置された第３電極部分３３とを有する。 （もっと読む）

【課題】ＳＯＩ層のばらつきによる耐圧の依存性が低く、素子面積を小さくすることが可能なＥＳＤ保護素子を提供すること。
【解決手段】ＢＯＸ酸化膜、Ｎ＋埋込層、及びＰ型ＳＯＩ層が順に積層された略直方体形状のＳＯＩ基板と、前記ＳＯＩ基板におけるＰ型ＳＯＩ層側の第１の矩形面において、対向する二辺に沿ってそれぞれ形成されたドレイン及びソースと、前記ＳＯＩ基板における、前記第１の面の前記ドレイン及びソースが沿って形成された二辺に直交する二面に形成された絶縁ゲートと、保護対象装置の入力端子における電圧を検出する電圧検出手段と、を備え、前記電圧検出手段により閾値電圧を超える電圧が検出されたときに、前記絶縁ゲートが駆動されることを特徴とする、ＥＳＤ保護素子。 （もっと読む）

【課題】塗布プロセス（印刷やＩＪ）により製造が可能であって、電磁波照射による異常放電がなく、生産効率及び生産安定性が高く、かつキャリア移動度及びｏｎ／ｏｆｆ比が向上した電子デバイス及びその製造方法を提供することにある。
【解決手段】基板上に、電極を有し、少なくとも１部に熱変換材料または熱変換材料を含むエリアと、前記熱変換材料または熱変換材料を含むエリアに隣接もしくは近接して電磁波吸収能を持つ物質または電磁波吸収能を持つ物質を含むエリアを配置し、電磁波を照射して、該電磁波吸収能を持つ物質が発生する熱により、熱変換材料を機能材料に変換する電子デバイスの製造方法において、前記電極の辺が形成する角が全て９０°より大きく１８０°より小さい、または、曲面であることを特徴とする電子デバイスの製造方法。 （もっと読む）

【課題】オン電流を維持したままオフ電流を下げることができ、かつ、安価で優れた表示品位を得ることができるＴＦＴを提供する。
【解決手段】本発明のＴＦＴ１１は、絶縁基板１上に、ゲート電極１２、ゲート絶縁層１３、半導体層１４が、絶縁基板１側からこの順に積層されたボトムゲート型のＴＦＴである。半導体層１４は微結晶シリコンを含み、ＴＦＴ１１を絶縁基板１の法線方向から視たときに、ゲート電極１２を挟んで対向するソース電極１６およびドレイン電極１７におけるゲート電極１２側の各端面１６ａ・１７ａとゲート電極１２の端面１２ａ・１２ｂとがそれぞれ面一である。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】しきい値電圧の制御が可能であり、且つオン電流が高く、オフ電流の低い薄膜トランジスタを提供する。
【解決手段】ゲート電極と、ゲート電極上に形成される第１のゲート絶縁層と、第１のゲート絶縁層上に形成される微結晶半導体層と、微結晶半導体層上に形成される一対のバッファ層と、一対のバッファ層上に形成される不純物半導体層と、一対の不純物半導体層上に形成される配線と、微結晶半導体層及び配線上に形成される第２のゲート絶縁層と、第２のゲート絶縁層上に形成されるバックゲート電極を有する薄膜トランジスタであり、微結晶半導体層の一対のバッファ層と接する側の面が凹凸状である。 （もっと読む）

【課題】 本発明は基板上での同軸トランジスタを開示する。
【解決手段】同軸構造のＭＯＳＦEＴであって、チップ或いは基板（Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）を積層し、軸心貫通孔により貫通し接続してより高い集積度及びラッチ効果のない同軸全対称のＣＭＯＳＦＥＴの集積回路を形成することができる。 （もっと読む）

【課題】高温特性を改善した高集積、高速且つ高性能なＭＩＳＦＥＴを得ること。
【解決手段】半導体基板に絶縁膜を埋め込んだトレンチ素子分離領域を選択的に設け、この絶縁分離された半導体基板上に、半導体基板と同じ第１の半導体を、筒状構造を有して縦方向にエピタキシャル成長させ、この第１の半導体層に自己整合して、格子定数がやや大きい第２の半導体を内側面の横方向にエピタキシャル成長させることにより、第１の半導体層に歪みを加える。この第２の半導体層の上部内側面を除く内側面に接して絶縁膜を設け、この絶縁膜の側面間を空孔となし、この空孔に栓をするように、第２の半導体層の上部内側面間に導電膜を設ける。歪み半導体層の外側面にはゲート絶縁膜を介してゲート電極を設ける。歪み半導体層及び第２の半導体層の上部にはドレイン領域を設け、歪み半導体層及び第２の半導体層の下部且つ半導体基板の表面にはソース領域を設けておき、配線体をそれぞれの領域に接続した縦型のＭＩＳＦＥＴを構成すること。 （もっと読む）

【課題】パネル構造体、パネル構造体を含む表示装置及びその製造方法を提供する。
【解決手段】パネル構造体、パネル構造体を含む表示装置及びその製造方法に係り、該パネル構造体の構成要素間連結のためのビアホールは、１回の工程で形成されうる。例えば、該パネル構造体で、トランジスタとそれと離隔された導電層との連結のためのビアホールは、１回の工程で形成されうる。 （もっと読む）

【課題】バルク基板を用いてもショートチャネル効果の抑制を効果的に発揮することができるＦｉｎＦＥＴ構造を有する半導体装置及びその製造方法を得る。
【解決手段】Ｓｉ基板１上にＳｉＣエピタキシャル層２が形成され、ＳｉＣエピタキシャル層２の突出部２ｔ上にＳｉエピタキシャル層３が形成される。突出部２ｔ及びＳｉエピタキシャル層３は共に第１の方向に延びて、一方向延在形状を呈している。Ｓｉエピタキシャル層３の上面上及び両側面上には酸化膜８，窒化膜９及びゲート酸化膜２０が形成される。酸化膜８，窒化膜９及びゲート酸化膜２０を介して、Ｓｉエピタキシャル層３の上面上及び側面上にゲート電極Ｇ２が形成される。 （もっと読む）

【課題】液晶装置等の電気光学装置において、画素スイッチング用ＴＦＴの光リーク電流の発生を低減し表示画像の高品質化を図る。
【解決手段】基板上に、走査線１１、走査線に交差するデータ線６、画素電極、第１及び第２の方向のうち一方の方向に沿ったチャネル長を有するチャネル領域３０ａ３、第２の方向に沿ったソース長を有するソース領域３０ａ１、第１の方向に沿ったドレイン長を有するドレイン領域３０ａ５、チャネル領域及びソース領域間に形成された第１の接合領域３０ａ２、並びにチャネル領域及びドレイン間に形成された第２の接合領域３０ａ４を有し、ドレイン領域で折れ曲がっている半導体層３０ａ、チャネル領域に対向する本体部３０ｂ１、折れ曲がった部分に沿って少なくとも第２の接合領域を包囲する包囲部３０ｂ２を有するゲート電極３０ｂと、包囲部から立ち上がり又は立ち下がっており、第２の接合領域を囲む側壁部３１とを備える。 （もっと読む）

【課題】ＭＯＳＦＥＴダイオードのチャネル幅を効率良く広げることができ、レイアウトの利用効率を向上できるようにした半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第１環状体１１及び第２環状体１２を有するゲート電極１０と、平面視で第１環状体１１の内側に形成されたＳ／Ｄ層２１と、平面視で第２環状体１２の内側に形成されたＳ／Ｄ層２２と、Ｓ／Ｄ層２２とゲート電極１０とを接続する配線４２と、を備え、第１環状体１１及び第２環状体１２の平面視による形状はそれぞれ三角形であり、第１環状体１１及び第２環状体１２は互いに三角形の一辺を共有し合うように隣接した状態で配置されている。このような構成であれば、例えば正方形或いは長方形のアクティブ領域に、三角形の辺に沿ってチャネル領域を形成することができ、チャネル幅を効率良く広げることができる。 （もっと読む）

【課題】一つの分子素子を印加電界の制御によってダイオード、トランジスタまたはメモリとして使うことができ、必要な機能を有する素子を安価に得ることができる分子素子を提供する。
【解決手段】ソース電極１３およびドレイン電極１４の間の間隙１５に機能性分子１６を架橋して分子素子１０を構成する。機能性分子１６は、誘電率異方性および／または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、そのペンダント分子の配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合したものである。ゲート電極１７、１８により機能性分子１６のペンダント分子に印加する電界によって分子素子１０をダイオード、トランジスタまたはメモリとして働かせる。 （もっと読む）

【課題】電気光学装置の遮光性能を向上させると共に開口率を高め、更に、非動作時におけるチャネル電流を抑制する。
【解決手段】電気光学装置用基板は、画素電極（９ａ）と電気的に接続された画素電極側ソース・ドレイン領域（１ｅ）とチャネル領域（１ａ´）との間に形成された第１接合領域（１ｃ）と、データ線（６ａ）と電気的に接続されたデータ線側ソース・ドレイン領域（１ｄ）とチャネル領域との間に形成された第２接合領域（１ｂ）とを有する半導体層（１ａ）、及び基板（１０）上で平面的に見て、チャネル領域に重なるように配置されたゲート電極（３１）を有するトランジスタ（３０）と、ゲート電極と、第１絶縁膜（４１）を介して互いに異なる層に配置されており、基板上で平面的に見て、第１接合領域に少なくとも部分的に重なるように形成されると共に、ゲート電極と電気的に接続された導電性遮光膜（７１０）とを備える。 （もっと読む）

【課題】半導体層の段切れの発生を防止して製造歩留りを向上できる薄膜トランジスタを提供すること。
【解決手段】ＴＦＴ素子２０は、基板１１と、基板１１上に形成された遮光層２２と、遮光層２２を覆う絶縁層２４と、絶縁層２４上に形成されており、チャネル領域２１ｃを有する半導体層２１と、を備え、遮光層２２は、半導体層２１と平面的に交差する方向に直線状に延在するとともに、チャネル領域２１ｃの少なくとも一部に平面的に重なるように配置された第１の部分２２ａと、第１の部分２２ａの延在方向に沿うとともに、半導体層２１に平面的に重なるように配置された第２の部分２２ｂと、を有することを特徴とする。 （もっと読む）

【課題】高圧金属電極と低圧電極との間の絶縁耐圧を上昇させることができる。
【解決手段】支持基板５、この支持基板に積層された絶縁膜６、及び絶縁膜に積層された第一半導体層８を備えた高耐圧半導体２１０と、制御回路とを備える半導体集積回路装置において、高耐圧半導体２１０は、第一半導体層を取り囲むように、閉ループ状の絶縁膜が形成された内側誘電体分離領域７０１と、内側誘電体分離領域の外周に、閉ループ状の絶縁膜が形成された外側誘電体分離領域７０２と、絶縁膜の表面であって、内側誘電体分離領域と外側誘電体分離領域との間に形成された第二半導体層８１と、内側誘電体分離領域、外側誘電体分離領域、及び第二半導体層の表面に積層されたフィールド酸化膜５０と、第一半導体層に接続され、フィールド酸化膜の表面に形成された金属電極３とを備えている。 （もっと読む）