【課題】柱状半導体層の周囲にゲート電極が形成される縦型トランジスタにおいては、各々の縦型トランジスタのゲート長より大きいゲート長を持つトランジスタを形成することが困難である。
【解決手段】基板上に形成された第１の拡散層上に２個の柱状半導体層によって形成された縦型トランジスタが隣接して形成されており、それらの縦型トランジスタは共通なゲート電極を備え、第１の柱状半導体層の上部に形成された第１の上部拡散層はソース電極に接続され、第２の柱状半導体層の上部に形成された第２の上部拡散層はドレイン電極に接続され、２個の縦型トランジスタが直列に接続されることによって、各々の縦型トランジスタの２倍のゲート長を持つトランジスタとして機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】極めて簡単な構成にも拘わらず、半導体層への光照射を低減し、オフ電流の発生の抑制を図った薄膜トランジスタを具備する表示装置の提供。
【解決手段】画像表示部が形成された基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を被って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上であって前記ゲート電極に重畳して形成される半導体層と、
前記半導体層上に形成され互いに対向して配置された一対の電極と、
を備え、
前記半導体層は、平面的に観た場合、前記ゲート電極の形成領域内に配置され、前記ゲート電極側から、結晶性半導体層および非晶質半導体層の順次積層体から構成され、
前記ゲート電極は、少なくとも前記半導体層と対向する領域において、光透過率が０．３％以下となる膜厚で形成されている。 （もっと読む）

【課題】ウェル電位固定用のウェル給電用素子を設ける際に、縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要とせず、素子分離用の埋込絶縁層の形成に必要な面積を削減して、半導体装置の高集積化を図る。
【解決手段】半導体基板１に形成された第１導電型のウェル２内に、ウェル給電用素子Ｘと縦型ＭＯＳトランジスタＹとが備えられ、ウェル給電用素子Ｘは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ１を有し、ピラー部Ｐ１の上部には、第１導電型のウェル２の濃度よりも高い濃度を有する第１導電型の第１不純物拡散層１３を備え、縦型ＭＯＳトランジスタＹは、ウェル２と同じ導電型のボディ領域からなるピラー部Ｐ２を有し、かつ縦型ＭＯＳトランジスタＹのピラー部Ｐ２の上部には、第２導電型の第２不純物拡散層７を備えることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】低温プロセスで製造でき、リーク電流が抑制された電子素子を提供する。
【解決手段】基板１０上に、端部断面のテーパー角度が６０°以下である下部電極２２と、前記下部電極２２上に配置され、水素原子の含有率が３原子％以下であり、波長６５０ｎｍにおける屈折率ｎが１．４７５以下であるＳｉＯ_２膜２４と、前記ＳｉＯ_２膜２４上に配置され、前記下部電極２２と重なり部を有する上部電極２６と、を有する電子素子である。 （もっと読む）

【課題】１個の島状半導体を用いてインバータを構成することにより、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲むゲート電極と、ゲート電極の周囲を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲を取り囲む筒状半導体層と、島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、島状半導体層の下部に配置された第２の第１導電型高濃度半導体層と、筒状半導体層の上部に配置された第１の第２導電型高濃度半導体層と、筒状半導体層の下部に配置された第２の第２導電型高濃度半導体層と、を有することを特徴とする半導体装置により、上記課題を解決する。 （もっと読む）

【課題】ＳＯＩ構造の半導体デバイスにおいて、ＳＯＩ層の端部に発生する応力の影響がチャネル領域に及ぶことにより、Ｎ型トランジスタとＰ型トランジスタとの間でトランジスタ特性に偏りが生じることを改善し、一定のトランジスタ特性を有するＳＯＩ構造の半導体装置を提供する。
【解決手段】ＢＯＸ層２０の表面に形成された素子分離酸化膜により、互いに分離されているＮ型トランジスタＮｃｈおよびＰ型トランジスタＰｃｈにおいて。Ｎ型トランジスタＮｃｈのゲート電極４０ｎの形成位置からＰ型半導体領域であるＳＯＩ層３０ｎの端部までの距離が、Ｐ型トランジスタＰｃｈのゲート電極４０ｐの形成位置からＮ型半導体領域であるＳＯＩ層３０ｐの端部までの距離よりも大きい。 （もっと読む）

【課題】電流特性の低下を防ぐ半導体装置を提供する。
【解決手段】ｎチャネル型の横型ＩＧＢＴ１０では、Ｎ-エピタキシャル層４とはｐベース１１を介在させて隔てられているＰ+拡散層１２と、エミッタ領域としてのＮ+拡散層１３とには、金属シリサイド層９ａが形成されている。一方、Ｎ-エピタキシャル層４との接合面がｐｎ接合面となるコレクタ領域としてのＰ+拡散層１４には、金属シリサイド層は形成されていない。 （もっと読む）

【課題】リーク電流を低減し、クロストークの発生を防止する有機薄膜トランジスタを提供する。
【解決手段】基板上に形成される第１電極配線と、基板および第１電極配線上に形成される層間絶縁膜と、層間絶縁膜上に中空状に形成されるゲート電極と、層間絶縁膜およびゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される有機半導体膜と、ゲート電極の中空部より内側に配置され、有機半導体膜、ゲート絶縁膜および層間絶縁膜を貫通し、かつ第１電極配線に達するコンタクトホールと、ゲート電極の内周部に沿って一部重なって有機半導体膜上に形成され、かつコンタクトホールを通って第１電極配線に接続する第１電極と、第１電極を有機半導体膜上で取り囲むとともにゲート電極の外周部に沿って一部重なって中空状に形成される第２電極と、ゲート絶縁膜、有機半導体膜、第１電極および第２電極上に形成される表面保護膜とを備える有機薄膜トランジスタ。 （もっと読む）

【課題】炭化珪素半導体を含む半導体装置を提供すること、又は炭化珪素半導体を含む半導体装置の生産性の向上を図ることを目的とする。
【解決手段】半導体層若しくは半導体基板の少なくとも一部がエネルギーギャップの大きな半導体領域で構成する。該エネルギーギャップの大きな半導体領域は、好ましくは炭化珪素で形成され、少なくとも絶縁層を介して設けられるゲート電極と重なる位置に設けられる。該半導体領域がチャネル形成領域に含まれる構成することで絶縁破壊耐圧を向上させる。 （もっと読む）

【課題】ＥＳＤ保護素子が集積された回路全体の製造コストを低減する。
【解決手段】ＥＳＤ保護素子１００は、ｎチャネルＧＧＦＥＴ構造を有している。ＥＳＤ保護素子１００において、第１ｐ⁺低抵抗領域４１は、第１ｐウエル領域４の一部に、第１ｐ⁺⁺コンタクト領域５とその下の領域、ｎ⁺⁺ソース領域８とその下の領域、第１ＬＤＤ領域６とその下の領域、第１ゲート絶縁膜１２の下の領域、第２ＬＤＤ領域７とその下の領域、およびｎ⁺⁺ドレイン領域９の一部とその下の領域に設けられている。第１ｐ⁺低抵抗領域４１のｎ⁺⁺ドレイン領域９側の端部から、第１ゲート電極１３のｎ⁺⁺ドレイン領域９側の端部までの第１エクステンション距離（ＬＢＰ１）は、０〜０．３μｍの範囲内にある。ＥＳＤ保護素子１００の第１ｐ⁺低抵抗領域４１は、高耐圧デバイスの低抵抗領域と同時に形成される。 （もっと読む）

【課題】製造プロセスによるコスト増を抑えつつ、必要なオン電流を確保しながらオフ電流を抑制した薄膜トランジスタを備えた表示装置を提供する。
【解決手段】ゲート電極ＧＴと、ゲート電極ＧＴの上側に積層されるドレイン電極ＤＴ及びソース電極ＳＴと、ゲート電極ＧＴの上側でドレイン電極ＤＴ及びソース電極ＳＴの下側に積層される半導体膜Ｓと、半導体膜Ｓの上側に接してテーパ状に形成されて、半導体膜Ｓのドレイン電極ＤＴの側の第１端部ＤＲとソース電極ＳＴ側の第２端部ＳＲを露出させる絶縁膜ＥＳを含み、ドレイン電極ＤＴは、絶縁膜ＥＳの一部に跨って第１端部ＤＲを上側から覆うように配置され、ソース電極ＳＴは、絶縁膜ＥＳの一部に跨って第２端部ＳＲを上側から覆うように配置され、半導体膜Ｓとゲート電極ＧＴは、第１端部ＤＲから所定間隔を離された領域において平面的に重複する、ことを特徴とする薄膜トランジスタＴＦＴを有した表示装置。 （もっと読む）

【課題】 ソース・ドレイン電極に対して、ゲート電極を正確に位置合わせし、寄生容量の発生を抑制する。
【解決手段】 透明ガラス基板１１０上に金属からなるソース電極１２０，ドレイン電極１３０を形成し、その上に、ＩｎＧａＺｎＯ_４からなる透明な酸化物半導体チャネル層１４０を形成し、その上面に透明な絶縁層１５０を形成する（図８(a) ）。その上に、ＩＴＯからなる導電層１８５を形成し、その上面をネガ型レジスト層１９１で覆う（図８(b) ）。基板下面にゲート形成用マスクＭ３を配置して下方から光を照射し、マスクＭ３の遮光領域によって生じる影とソース電極１２０およびドレイン電極１３０によって生じる影とが、レジスト層１９１の非露光領域となるような背面露光を行い、パターニングしてゲート電極層を形成する。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜と、絶縁膜と、半導体膜と、不純物半導体膜と、第２の導電膜とを積層し、この上にレジストマスクを形成し、第１のエッチングを行って薄膜積層体を形成し、該第１の導電膜に対してサイドエッチングを伴う第２のエッチングをドライエッチングにより行ってゲート電極層を形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。ドライエッチングを行う前に、少なくともエッチングされた半導体膜の側壁を酸化処理することが好ましい。 （もっと読む）

【課題】大量生産可能の電気化学トランジスタを提供する。
【解決手段】電気化学トランジスタ装置は、ソース接点１と、ドレイン接点２と、少なくとも１つのゲート電極４と、ソース、ドレイン接点間に配置されており、それらと直接的に電気接触している電気化学的にアクティブな要素であるトランジスタ・チャネル３を含み、そのレドックス状態の変化を通じてその導電率を電気化学的に変える能力を有する有機材料からなる材料で作られている電気化学的にアクティブな要素と、電気化学的にアクティブな要素および前記少なくとも１つのゲート電極の間に介在し、それらと直接的に電気接触している凝固電解液５とを含み、電気化学的にアクティブな要素、前記ゲート電極間の電子流が阻止されるようになっている。この装置において、ソース接点およびドレイン接点間の電子の流れは、前記ゲート電極に印加された電圧によって制御可能である。 （もっと読む）

【課題】Cdsubの低減化を通じて、出力容量Ｃossの低減化に寄与する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と前記半導体基板上に絶縁層を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、前記第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴにおいて、前記ドレイン領域の側方の少なくとも一部に、前記絶縁層に到達するように形成され、前記第１導電型の半導体層と絶縁分離する絶縁分離領域を形成している。 （もっと読む）

【課題】ＧＯＬＤ構造を持つＴＦＴを形成した場合、中間濃度層とゲート電極とが重なる領域の長さ（以下、「ＧＯＬＤ長」と呼ぶ）が長くなるにつれて、トランジスターを構成するチャネル領域を挟む、ソース−ドレイン間の漏れ電流が増加し、消費電力の増加が生じる。また、液晶装置や有機ＥＬ装置に適用した場合に顕著となる、映像信号の保持を可能とする時間の低下による映像品質の低下が生じるという課題がある。
【解決手段】ＴＦＴのＧＯＬＤ長をＴＦＴ幅方向の両端での長さを中央部の長さと比べて短くした。島状のシリコン層の幅方向の端部には、キャリアを発生させる欠陥準位が幅方向の中央部と比べ多く存在する。この領域でのＧＯＬＤ長を中央部と比べ短縮することで、この欠陥準位からのキャリア発生を抑制し、漏れ電流を減らした。 （もっと読む）

【課題】簡単なエッチングレートの管理により所望の形状のコンタクトホールを形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板１０上にソース電極１１ｓ及びドレイン電極ｄを形成する工程と、ソース電極１１ｓとドレイン電極１１ｄとの間の領域を含む領域に半導体層１２を形成する工程と、半導体層１２上にゲート絶縁膜１３を形成する工程と、ゲート絶縁膜１３上にゲート電極１４を形成する工程と、ゲート電極１４をマスクとして用い、ゲート電極１４と重ならない領域のゲート絶縁膜１３及び半導体層１２をエッチングによって除去する工程と、基板１０上に感光性材料１５を形成する工程と、感光性材料１５をフォトリソグラフィ法によりパターニングしてドレイン電極１１ｄの表面の一部を露出させる孔１６を形成する工程と、孔１６及び感光性材料１５上に画素電極１８を形成する工程とを有する。 （もっと読む）

【課題】ゲートパルスストレスによる耐圧劣化およびしきい値電圧の変動を抑制できる半導体装置を提供する。
【解決手段】ゲート電極ＧＥは、ソース領域およびドリフト領域ＤＲに挟まれる領域上に絶縁層ＦＯを介在して形成されている。フィールドプレートＦＰは、ゲート電極ＧＥおよびドリフト領域ＤＲ上を延在し、かつゲート電極ＧＥに電気的に接続されている。ダミー導電層ＤＣは、フィールドプレートＦＰとドリフト領域ＤＲとの間において絶縁層ＦＯ上に形成され、かつソース領域に電気的に接続されている。 （もっと読む）

【課題】 第１不純物領域−第２不純物領域間（たとえば、ソース−ドレイン間）の電位分布を均一にすること。
【解決手段】半導体装置１のＬＤＭＯＳＦＥＴ１０において、ドレイン領域１５とボディ領域１１との間の部分に、ボディ領域１１と間隔を空けてフィールド絶縁膜１６を形成する。フィールド絶縁膜１６上に、第１フローティングプレート２２および第２フローティングプレート２５を、平面視で交互に配置し、関係式：Ｌ／ｄ＝一定（Ｌ：平面視で隣接する第１フローティングプレート２２および第２フローティングプレート２５のうち内側のプレートの外周、ｄ：Ｌを定義するプレートの外周とその外周に対向して隣接する第１フローティングプレート２２または第２フローティングプレート２５の内周との距離）を満たすように形成する。 （もっと読む）

【課題】 電極の位置ずれが非常に小さい有機ＴＦＴを短時間で容易に形成する。
【解決手段】 前記絶縁基板の上に第１の導電層を形成する第１の工程と、ゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上に感光性シランカップリング剤でなる単分子膜を形成する第３の工程と、前記単分子膜のうちの、あらかじめ定められた領域のみを感光させる第４の工程と、前記単分子膜のうちの、前記第４の工程で感光させた領域の上に第２の導電層を形成する第５の工程と、前記第５の工程の後、または前記第１の工程と前記第２の工程との間のいずれかで行う、有機半導体でなる半導体層を形成する第６の工程とを有し、前記第５の工程は、溶液状の導電性材料を用いて前記第２の導電層を形成し、前記第３の工程は、前記感光性シランカップリング剤と有機酸とを、有機溶媒に溶かした溶液を用いて前記単分子膜を形成する半導体装置の製造方法。 （もっと読む）