薄膜トランジスタおよび電気光学装置
【課題】半導体層の段切れの発生を防止して製造歩留りを向上できる薄膜トランジスタを提供すること。
【解決手段】TFT素子20は、基板11と、基板11上に形成された遮光層22と、遮光層22を覆う絶縁層24と、絶縁層24上に形成されており、チャネル領域21cを有する半導体層21と、を備え、遮光層22は、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cの少なくとも一部に平面的に重なるように配置された第1の部分22aと、第1の部分22aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置された第2の部分22bと、を有することを特徴とする。
【解決手段】TFT素子20は、基板11と、基板11上に形成された遮光層22と、遮光層22を覆う絶縁層24と、絶縁層24上に形成されており、チャネル領域21cを有する半導体層21と、を備え、遮光層22は、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cの少なくとも一部に平面的に重なるように配置された第1の部分22aと、第1の部分22aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置された第2の部分22bと、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタおよび電気光学装置に関する。
【背景技術】
【0002】
薄膜トランジスタを備えたアクティブマトリクス方式の電気光学装置が知られている。薄膜トランジスタの半導体層は、例えば、基板上に成膜した非晶質シリコンをレーザ光照射等により加熱溶融した後に結晶化させて形成された多結晶シリコン(ポリシリコン)からなる。この薄膜トランジスタの半導体層のチャネル領域に、例えばバックライト等の照明装置から発せられた光が入射すると、光電効果等によりリーク電流が発生する場合がある。これを防止するため、チャネル領域に入射する光を遮蔽する遮光層を、例えば高融点の金属を材料として、半導体層と基板との間に設ける構成が知られている。
【0003】
このような遮光層の端部の段差に跨って半導体層が形成されると、非晶質シリコンを結晶化する際に、遮光層の段差に重なる部分で半導体層が切れる所謂「段切れ」が発生し易い。段切れの発生は、薄膜トランジスタの製造歩留りを大きく低下させる要因となる。この「段切れ」を防止するため、遮光層の端部を緩やかなテーパ状にする方法が提案されている(例えば、特許文献1および特許文献2参照)。このような方法によれば、半導体層の皮膜性が改善され、段切れの発生が低減される。
【0004】
【特許文献1】特開平11−111997号公報
【特許文献2】特開2008−76824号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、金属を材料とする遮光層と、ガラス等を材料とする基板とでは放熱性が異なる。このため、非晶質シリコンを溶融した後結晶化する際に、遮光層上と基板上とで非晶質シリコン内に温度分布の差が生じるので、非晶質シリコンの結晶化する速度が異なってしまう。これが、半導体層の段切れを発生させる要因の一つであると考えられる。したがって、薄膜トランジスタの製造歩留りを向上させるため、このような非晶質シリコンの結晶化速度の差に起因する段切れの発生を防止する効果的な方法が求められている。
【課題を解決するための手段】
【0006】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0007】
[適用例1]本適用例に係る薄膜トランジスタは、基板と、前記基板上に形成された金属層と、前記金属層を覆う第1の絶縁層と、前記第1の絶縁層上に形成されており、チャネル領域を有する半導体層と、を備え、前記金属層は、前記半導体層と平面的に交差する方向に直線状に延在するとともに、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1の部分と、前記第1の部分の延在方向に沿うとともに、前記半導体層に平面的に重なるように配置された第2の部分と、を有することを特徴とする。
【0008】
この構成によれば、薄膜トランジスタの半導体層は、第1の絶縁層を介して金属層の第1の部分と第2の部分とに平面的に重なっている。このため、非晶質の半導体層を加熱融解して結晶化する際に、第1の部分に沿うように位置する第2の部分により、基板と金属層とに跨る部分における半導体層内の温度分布の差が緩やかになる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が小さくなるので、半導体層の段切れの発生を抑制できる。この結果、薄膜トランジスタの製造歩留りを向上させることができる。
【0009】
[適用例2]上記適用例に係る薄膜トランジスタであって、前記第2の部分の厚さは、前記第1の部分の厚さよりも薄くてもよい。
【0010】
この構成によれば、金属層の第2の部分の熱容量は第1の部分の熱容量よりも小さくなる。このため、基板と金属層とに跨る部分で半導体層に生じる温度分布の差は、第1の部分上と第2の部分上とで段階的に小さくなる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が段階的に小さくなるので、半導体層の段切れの発生をより効果的に抑制できる。
【0011】
[適用例3]上記適用例に係る薄膜トランジスタであって、前記第1の部分の延在方向と直交する方向における前記第2の部分の幅は、前記第1の部分から離れるほど狭くてもよい。
【0012】
この構成によれば、基板と金属層とに跨る部分で半導体層に生じる温度分布の差は、第2の部分上において第1の部分から離れるほど小さくなる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が、金属層の第1の部分から離れるほど小さくなるので、半導体層の段切れの発生をより効果的に抑制できる。
【0013】
[適用例4]上記適用例に係る薄膜トランジスタであって、前記第1の部分と前記第2の部分とが一体で形成されていてもよい。
【0014】
この構成によれば、第1の部分と第2の部分とに同電位を与えることができる。これにより、チャネル電位の制御を容易にできる。
【0015】
[適用例5]上記適用例に係る薄膜トランジスタであって、前記第1の部分と前記第2の部分とが個別に形成されていてもよい。
【0016】
この構成によれば、第1の部分と第2の部分とに別電位を与えることができる。これにより、チャネル領域周囲の電界強度を緩和することができるので、オフリーク電流を低減できる。
【0017】
[適用例6]上記適用例に係る薄膜トランジスタであって、前記金属層はゲート電極であってもよい。
【0018】
この構成によれば、ゲート電極が半導体層よりも基板側に配置されたボトムゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0019】
[適用例7]上記適用例に係る薄膜トランジスタであって、前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置されたゲート電極とをさらに備え、前記金属層は、前記基板側から前記チャネル領域に入射する光を遮る遮光層であってもよい。
【0020】
この構成によれば、ゲート電極が半導体層よりも基板から遠くに配置されたトップゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0021】
[適用例8]上記適用例に係る薄膜トランジスタであって、前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1のゲート電極と、をさらに備え、前記金属層は第2のゲート電極であってもよい。
【0022】
この構成によれば、2つのゲート電極が半導体層よりも基板側とその反対側とに対向配置されたダブルゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0023】
[適用例9]本適用例に係る電気光学装置は、上記に記載の薄膜トランジスタを備えたことを特徴とする。
【0024】
この構成によれば、上記の特徴を有する薄膜トランジスタを備えた電気光学装置を提供できる。
【発明を実施するための最良の形態】
【0025】
以下に、本実施の形態について図面を参照して説明する。なお、参照する各図面において、構成をわかりやすく示すため、各構成要素の層厚や寸法の比率、角度等は適宜異ならせてある。
【0026】
<薄膜トランジスタ>
(第1の実施形態)
まず、第1の実施形態に係る薄膜トランジスタ(以下、TFT(Thin Film Transistor)素子と呼ぶ)の構成について図を参照して説明する。図1は、第1の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図1(a)は摸式平面図であり、図1(b)は図1(a)中のA−A’線に沿った断面図である。なお、図1(a)では、平面的な位置関係の説明に必要な構成要素のみを図示している。
【0027】
図1(a)に示すように、TFT素子20は、半導体層21と、ゲート電極20gと、ソース電極20sと、ドレイン電極20dとを備えている。半導体層21は、島状に形成されている。半導体層21は、チャネル領域21cと、チャネル領域21cの両側に位置するソース領域21sおよびドレイン領域21dとを有している。
【0028】
ゲート電極20gは、半導体層21と平面的に交差する方向に直線状に延在している。ゲート電極20gは、半導体層21のチャネル領域21cの少なくとも一部に平面的に重なるように配置されている。ソース電極20sは、半導体層21のソース領域21sに平面的に重なるように配置されている。ドレイン電極20dは、半導体層21のドレイン領域21dに平面的に重なるように配置されている。
【0029】
図1(b)に示すように、TFT素子20は基板11上に設けられている。TFT素子20は、ゲート電極20gが半導体層21よりも基板11から遠くに位置するトップゲート構造を有している。基板11は、透光性を有する材料からなり、例えばガラスからなる。基板11の材料は、石英や樹脂であってもよい。基板11は、シリコン酸化膜等からなる絶縁層に覆われていてもよい。
【0030】
基板11上には、金属層としての遮光層22が設けられている。トップゲート構造を有するTFT素子20では、基板11側から半導体層21のチャネル領域21cに、例えばバックライト等の照明装置から発せられた光が入射すると、光電効果等によりリーク電流が発生してTFT素子20が誤動作する場合がある。遮光層22は、基板11側から半導体層21のチャネル領域21cに入射する光を遮蔽するためのものである。
【0031】
図1(a)に示すように、遮光層22は、第1の部分22aと第2の部分22bとを有している。第1の部分22aは、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cに平面的に重なるように配置されている。また、第1の部分22aは、ゲート電極20gの少なくとも一部に平面的に重なっている。第2の部分22bは、第1の部分22aの延在方向の両側に設けられており、第1の部分22aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置されている。遮光層22の第1の部分22aと第2の部分22bとは一体で形成されている。遮光層22は、例えば、ゲート電極20gに電気的に接続されている。遮光層22は、所定の電位が与えられていてもよいし、電気的に浮遊していてもよい。
【0032】
遮光層22は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、チタン、タングステン等からなる。遮光層22の層厚は、例えば50nm〜150nm程度である。遮光層22は、例えばスパッタリング法により基板11上に遮光層22の材料からなる金属膜を形成し、例えばフォトリソグラフィ法によりフォトレジストを介してその金属膜をエッチングすることにより形成される。
【0033】
図1(b)に示すように、基板11と遮光層22とを覆うように、第1の絶縁層としての絶縁層24が形成されている。絶縁層24は、例えばシリコン酸化膜からなる。絶縁層24は、シリコン窒化膜であってもよいし、シリコン酸化膜とシリコン窒化膜とが積層されたものであってもよい。絶縁層24の層厚は、例えば200nm〜500nm程度である。
【0034】
半導体層21は、絶縁層24上に、遮光層22と平面的に交差するように形成されている。したがって、半導体層21は、絶縁層24を介して基板11と遮光層22との段差に跨るように形成されている。半導体層21は、ポリシリコンからなる。半導体層21の層厚は、例えば50nm程度である。半導体層21は、絶縁層24上に非晶質シリコンからなる半導体膜を形成し、例えばエキシマレーザ光の照射により、この半導体膜をアニールして結晶化させることにより形成される。
【0035】
ところで、一般に、半導体層がこのような基板と遮光層との段差に跨って形成されると、非晶質シリコンを結晶化する際に、基板と遮光層との段差に重なる部分で半導体層が切れる所謂「段切れ」が発生し易い。ガラス等を材料とする基板と金属を材料とする遮光層とでは放熱性が異なるため、非晶質シリコンが溶融された後結晶化する際に、基板上と遮光層上とで非晶質シリコンからなる半導体膜内に温度分布の差が生じる。そうすると、基板上と遮光層上とで非晶質シリコンの結晶化する速度に差が生じる。これが、半導体層の段切れを発生させる要因の一つであると考えられる。本実施形態では、遮光層22が第1の部分22aと第2の部分22bとを有していることにより、半導体層21における断切れの発生が抑制される。これについては後述する。
【0036】
次に、絶縁層24と半導体層21とを覆うように、第2の絶縁層としてのゲート絶縁層25が形成されている。ゲート絶縁層25は、例えばシリコン酸化膜等からなる。ゲート電極20gは、ゲート絶縁層25上に形成されている。ゲート絶縁層25とゲート電極20gとを覆うように、絶縁層26が形成されている。絶縁層26は、例えば、シリコン酸化膜等からなる層とアクリル等の樹脂からなる層とが積層されている。
【0037】
ソース電極20sとドレイン電極20dとは、絶縁層26上に設けられている。ソース電極20sは、絶縁層26とゲート絶縁層25とを貫通するコンタクトホールを介して、ソース領域21sに電気的に接続されている。ドレイン電極20dは、絶縁層26とゲート絶縁層25とを貫通するコンタクトホールを介して、ドレイン領域21dに電気的に接続されている。
【0038】
続いて、図2を参照して、遮光層22についてさらに説明する。図2は、第1の実施形態における遮光層22の構成を示す図である。詳しくは、図2(a)は、図1(a)において半導体層21と遮光層22以外の構成要素の図示を省略した図である。図2(b),(c)は、遮光層22の平面形状が異なる場合の例を示す図である。なお、図2(a),(b),(c)においては、遮光層22に斜線を施してある。
【0039】
上述した通り、図2(a)に示すように、遮光層22は、半導体層21と平面的に交差する方向に直線状に延在する第1の部分22aと、第1の部分22aの延在方向の両側に設けられた第2の部分22bとを有している。このため、非晶質の半導体層を加熱融解し結晶化して半導体層21を形成する際の、基板11と遮光層22との段差に跨る部分における半導体層21内の温度分布の差は、第1の部分22aに沿うように位置する第2の部分22bにより緩やかになる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が小さくなるので、半導体層21の段切れの発生を抑制できる。この結果、TFT素子20の製造歩留りを向上させることができる。
【0040】
また、第2の部分22bは、例えば、三角形の平面形状を有しており、三角形の底辺が第1の部分22aの延在方向の両側に接するように配置されている。したがって、第1の部分22aの延在方向と直交する方向における第2の部分22bの幅は、第1の部分22aから離れるほど狭くなっている。このため、基板11と遮光層22とに跨る部分で半導体層21に生じる温度分布の差は、第2の部分22b上において第1の部分22aから離れるほど小さくなる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が、第1の部分22aから離れるほど小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0041】
ここで、遮光層22の第1の部分22aの延在方向と直交する方向における第2の部分22bの最大幅(ここでは三角形の底辺の長さ)W2と、遮光層22と平面的に交差する部分における半導体層21の幅W1とは、W1≧2×W2であることが好ましい。W1≧2×W2であれば、第1の部分22aの延在方向に沿って2つ以上の第2の部分22bを配置できる。このような構成にすれば、基板11と遮光層22とに跨る部分で半導体層21に生じる温度分布の差が、第1の部分22aの延在方向に沿った方向において小さくなる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が、第1の部分22aの延在方向に沿った方向において小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0042】
遮光層22の第2の部分22bの平面形状は他の形状であってもよい。図2(b)に、第2の部分22bの平面形状が矩形である場合の例を示す。この例では、第2の部分22bの矩形の一辺が第1の部分22aの延在方向の両側に接するように配置されている。第1の部分22aの延在方向と直交する方向における第2の部分22bの最大幅(ここでは矩形の一辺の長さ)W2と半導体層21の幅W1とはW1≧2×W2であり、第1の部分22aの延在方向に沿って2つ以上の第2の部分22bが配置されている。遮光層22が図2(b)に示すような形状であっても、基板11と遮光層22との段差に跨る部分における半導体層21内の温度分布の差を緩やかにすることができる。ただし、第1の部分22aの延在方向と直交する方向における第2の部分22bの幅が第1の部分22aから離れても変わらないので、半導体層21に生じる温度分布の差は第1の部分22aから離れても図2(a)に示す例ほどは変化しない。
【0043】
また、遮光層22は、第1の部分22aと第2の部分22bとの他に第3の部分を有していてもよい。図2(c)に、遮光層22が第2の部分22bの両側にさらに第3の部分22cを有する場合の例を示す。この例では、第2の部分22bと第3の部分22cとはともに平面形状が矩形であり、第3の部分22cの矩形の一辺が第2の部分22bの両外側の一辺に接するように配置されている。また、第3の部分22cの矩形の一辺の長さW3は、第2の部分22bの矩形の一辺の長さW2よりも小さい。したがって、第1の部分22aの延在方向と直交する方向における幅は、第2の部分22bよりも第1の部分22aから離れた第3の部分22cでより狭くなっている。これにより、図2(a)に示す例とほぼ同等に半導体層21の段切れの発生を抑制できる。
【0044】
なお、遮光層22の第2の部分22b、第3の部分22cの平面形状は上記の形状に限定されるものではなく、半円形、半楕円形、多角形等であってもよい。
【0045】
(第2の実施形態)
次に、第2の実施形態について図を参照して説明する。第2の実施形態は、遮光層の構成が第1の実施形態と異なっているが、その他の構成は同様である。第1の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0046】
図3は、第2の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図3(a)は摸式平面図であり、図3(b)は図3(a)中のB−B’線に沿った断面図である。なお、図3(a)では、平面的な位置関係の説明に必要な構成要素のみを図示している。
【0047】
本実施形態に係る金属層としての遮光層23は、図3(a)に示すように、第1の部分23aと第2の部分23bとを有している。遮光層23では、第1の部分23aと第2の部分23bとが個別に形成されており、この点が第1の実施形態の遮光層22と異なっている。第1の部分23aは、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cに平面的に重なるように配置されている。第2の部分23bは、第1の部分23aの延在方向の両側に設けられており、第1の部分23aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置されている。第2の部分23bは、例えば、三角形の平面形状を有しており、三角形の底辺が第1の部分23aの側を向くように島状に形成されている。
【0048】
第1の部分23aは、例えば、ゲート電極20gに電気的に接続されている。第1の部分23aには、所定の電位が与えられていてもよい。第2の部分23bには、例えば、第1の部分23aとは異なる電位が与えられている。第2の部分23bは、電気的に浮遊していてもよい。
【0049】
本実施形態においても、非晶質の半導体層を加熱融解し結晶化して半導体層21を形成する際の、基板11と遮光層23との段差に跨る部分における半導体層21内の温度分布の差は、第1の部分23aに沿うように位置する第2の部分23bにより緩やかになり、第2の部分23bにおいて第1の部分23aから離れるほど小さくなる。また、第2の部分23bの幅(三角形の底辺の長さ)W2と半導体層21の幅W1とはW1≧2×W2であり、第1の部分23aの延在方向に沿って2つ以上の第2の部分23bが配置されている。したがって、本実施形態の構成によれば、第1の実施形態と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20の製造歩留りを向上させることができる。
【0050】
なお、本実施形態では、遮光層23の第1の部分23aと第2の部分23bとが個別に形成されているので、第1の部分23aと第2の部分23bとに異なる電位を与えることができる。第1の実施形態において、遮光層22に所定の電位を与えたときに、第2の部分22bが同電位であるとTFT素子20の電気特性等に影響がある場合、本実施形態の遮光層23の構成によれば、第2の部分23bに第1の部分23aとは異なる電位を与えるか、または第2の部分23bを電気的に浮遊させることで、このような影響を緩和することができる。
【0051】
遮光層23の平面形状は他の形状であってもよい。図4は、第2の実施形態における遮光層23の平面形状が異なる場合の例を示す図である。なお、図4(a),(b),(c)において、遮光層23に斜線を施してある。
【0052】
図4(a)に、第2の部分23bの平面形状が矩形であり、第2の部分23bが第1の部分23aの延在方向に沿って一列に配列されている場合の例を示す。また、図4(b)に、第2の部分23bの平面形状が矩形であり、第2の部分23bが第1の部分23aの延在方向に沿ってジグザグ状に配列されている場合の例を示す。遮光層23が図4(a),(b)に示すような形状であっても、基板11と遮光層23との段差に跨る部分における半導体層21内の温度分布の差を緩やかにすることができる。
【0053】
また、図4(c)に、遮光層23が第2の部分23bの両側にさらに第3の部分23cを有する場合の例を示す。この例では、第2の部分23bと第3の部分23cとはともに平面形状が矩形であり、第2の部分23bと第3の部分23cとのそれぞれが第1の部分23aの延在方向に沿って配列されている。また、第3の部分23cの矩形の一辺の長さW3は第2の部分23bの矩形の一辺の長さW2よりも小さくなっている。遮光層23がこのような形状であれば、図3(a)に示す例とほぼ同等に半導体層21の段切れの発生を抑制できる。
【0054】
(第3の実施形態)
次に、第3の実施形態について図を参照して説明する。第3の実施形態は、遮光層の構成が上記の実施形態と異なっているが、その他の構成は同様である。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0055】
図5および図6は、第3の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図5(a)および図6(a)は断面図であり、図5(b)および図6(b)はそれぞれの遮光層の拡大図である。
【0056】
本実施形態に係る金属層としての遮光層27は、図5(a)に示すように、第1の部分27aと第2の部分27bとを有しており、第1の部分27aと第2の部分27bとは一体で形成されている。図示しないが、遮光層27の平面的な配置および平面形状は、第1の実施形態の遮光層22と同様である。図5(b)に示すように、遮光層27では、第2の部分27bの厚さT2が第1の部分27aの厚さT1よりも薄くなっており、この点が第1の実施形態の遮光層22と異なっている。
【0057】
このような遮光層27を形成する方法として、例えば、第1の部分27aに重なる領域が遮光され第2の部分27bに重なる領域が部分透過するように構成された、所謂グレートーンマスクを用いてフォトレジストを露光する方法を適用することができる。このような方法によれば、露光によりフォトレジストの第2の部分27bに重なる領域の厚さが第1の部分27aに重なる領域の厚さT1よりも薄くなるので、このフォトレジストを介して金属膜をエッチングすれば、第2の部分27bの厚さT2を第1の部分27aの厚さT1よりも薄く形成できる。
【0058】
また、図6(a)に示す金属層としての遮光層28は、第1の部分28aと第2の部分28bとを有しており、第1の部分28aと第2の部分28bとは個別に形成されている。図示しないが、遮光層28の平面的な配置および平面形状は、第2の実施形態の遮光層23と同様である。図6(b)に示すように、遮光層28では、第2の部分28bの厚さT2が第1の部分28aの厚さT1よりも薄くなっており、この点が第2の実施形態の遮光層23と異なっている。
【0059】
本実施形態の遮光層27,28の構成によれば、遮光層22,23と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20の製造歩留りを向上させることができる。さらに、本実施形態の遮光層27,28の構成によれば、第2の部分27b,28bの厚さT2が第1の部分27a,28aの厚さT1よりも薄いので、第2の部分27b,28bの熱容量は第1の部分27a,28aの熱容量よりも小さくなる。このため、基板11と遮光層27,28とに跨る部分で半導体層21に生じる温度分布の差は、第1の部分27a,28aと第2の部分27b,28bとで段階的に小さくなる。これにより、基板11と遮光層27,28とに跨る部分で半導体層21が結晶化する速度の差が段階的に小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0060】
(第4の実施形態)
次に、第4の実施形態について図を参照して説明する。第4の実施形態は、TFT素子の構成が上記の実施形態と異なっている。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。図7は、第4の実施形態に係るTFT素子の概略構成を示す断面図である。
【0061】
図7(a)に示すように、TFT素子30は、半導体層36と、金属層としてのゲート電極34と、ソース電極32sと、ドレイン電極32dとを備えている。半導体層36は、島状に形成されている。半導体層36は、チャネル領域36cと、チャネル領域36cの両側に位置するソース領域36sおよびドレイン領域36dとを有している。TFT素子30は基板11上に設けられている。TFT素子30は、ゲート電極34が半導体層36よりも基板11側に配置されたボトムゲート構造を有している。
【0062】
ゲート電極34は、基板11上に設けられており、第1の部分34aと第2の部分34bとを有している。第1の部分34aは、半導体層36と平面的に交差する方向に直線状に延在するとともに、チャネル領域36cの少なくとも一部に平面的に重なるように配置されている。第2の部分34bは、第1の部分34aの延在方向の両側に設けられており、第1の部分34aの延在方向に沿うとともに、半導体層36に平面的に重なるように配置されている。ゲート電極34の第1の部分34aと第2の部分34bとは一体で形成されている。ゲート電極34は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、チタン、タングステン等からなる。
【0063】
基板11とゲート電極34とを覆うように、第1の絶縁層としてのゲート絶縁層25が形成されている。半導体層36は、ゲート絶縁層25上に、ゲート電極34と平面的に交差するように形成されている。したがって、半導体層36は、ゲート絶縁層25を介して基板11とゲート電極34との段差に跨るように形成されている。
【0064】
ソース電極32sは、半導体層36のソース領域36sに平面的に重なるように配置されている。ドレイン電極32dは、半導体層36のドレイン領域36dに平面的に重なるように配置されている。ゲート絶縁層25と半導体層36とソース電極32sとドレイン電極32dとを覆うように絶縁層26が形成されている。
【0065】
このような構成のTFT素子では、半導体層が基板とゲート電極との段差に跨って形成されているので、非晶質シリコンを結晶化して半導体層を形成する際に、基板とゲート電極との段差に重なる部分で半導体層に段切れが発生し易い。本実施形態に係るTFT素子30では、ゲート電極34が、第1の実施形態における遮光層22と同様に、第1の部分34aと第2の部分34bとを有している。これにより、半導体層36における断切れの発生を、第1の実施形態と同様に抑制することができる。
【0066】
また、TFT素子30は、図7(b)に示すように、金属層としてのゲート電極35を備えていてもよい。ゲート電極35は、第1の部分35aと第2の部分35bとを有しており、第2の実施形態の遮光層23と同様に第1の部分35aと第2の部分35bとが個別に形成されている。したがって、半導体層36における断切れの発生を、第2の実施形態と同様に抑制することができる。
【0067】
さらに、第3の実施形態の遮光層27と同様に、ゲート電極34の第2の部分34bの厚さが第1の部分34aの厚さよりも薄くなっていてもよい。同様に、ゲート電極35の第2の部分35bの厚さが第1の部分35aの厚さよりも薄くなっていてもよい。このような構成によれば,第3の実施形態と同様に、半導体層36の段切れの発生をより効果的に抑制できる。
【0068】
なお、TFT素子30がゲート電極34を備えている場合、第1の部分34aと第2の部分34bとに同電位を与えることができる。これにより、TFT素子30のチャネル電位の制御を容易にできる。一方、TFT素子30がゲート電極35を備えている場合、第1の部分35aと第2の部分35bとに別電位を与えることができる。これにより、TFT素子30のチャネル領域36c周囲の電界強度を緩和することができるので、オフリーク電流を低減できる。
【0069】
(第5の実施形態)
次に、第5の実施形態について図を参照して説明する。第5の実施形態は、TFT素子の構成が上記の実施形態と異なっている。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。図8は、第5の実施形態に係るTFT素子の概略構成を示す断面図である。
【0070】
図8(a)に示すように、TFT素子40は、半導体層46と、第1のゲート電極としての上ゲート電極42gと、第2のゲート電極(金属層)としての下ゲート電極44と、ソース電極42sと、ドレイン電極42dとを備えている。半導体層46は、島状に形成されている。半導体層46は、チャネル領域46cと、チャネル領域46cの両側に位置するソース領域46sおよびドレイン領域46dとを有している。TFT素子40は基板11上に設けられている。TFT素子40は、2つのゲート電極が半導体層46よりも基板11側とその反対側とに対向配置されたダブルゲート構造を有している。
【0071】
下ゲート電極44は、基板11上に設けられており、第1の部分44aと第2の部分44bとを有している。第1の部分44aは、半導体層46と平面的に交差する方向に直線状に延在するとともに、チャネル領域46cの少なくとも一部に平面的に重なるように配置されている。第2の部分44bは、第1の部分44aの延在方向の両側に設けられており、第1の部分44aの延在方向に沿うとともに、半導体層46に平面的に重なるように配置されている。下ゲート電極44の第1の部分44aと第2の部分44bとは一体で形成されている。下ゲート電極44は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、タングステン等からなる。
【0072】
基板11と下ゲート電極44とを覆うように、第1の絶縁層としての下ゲート絶縁層24が形成されている。半導体層46は、下ゲート絶縁層24上に、下ゲート電極44および上ゲート電極42gと平面的に交差するように形成されている。したがって、半導体層46は、下ゲート絶縁層24を介して基板11と下ゲート電極44との段差に跨るように形成されている。
【0073】
下ゲート絶縁層24と半導体層46とを覆うように、第2の絶縁層としての上ゲート絶縁層25が形成されている。上ゲート電極42gは、上ゲート絶縁層25上に形成されている。上ゲート電極42gは、チャネル領域46cと下ゲート電極44とに平面的に重なるように配置されている。上ゲート電極42gは、下ゲート電極44と同じ材料からなる。上ゲート絶縁層25と上ゲート電極42gとを覆うように、絶縁層26が形成されている。
【0074】
ソース電極42sとドレイン電極42dとは、絶縁層26上に設けられている。ソース電極42sは、絶縁層26と上ゲート絶縁層25とを貫通するコンタクトホールを介して、ソース領域46sに電気的に接続されている。ドレイン電極42dは、絶縁層26と上ゲート絶縁層25とを貫通するコンタクトホールを介して、ドレイン領域46dに電気的に接続されている。
【0075】
ダブルゲート構造を有するTFT素子40では、上ゲート電極42gおよび下ゲート電極44によりチャネル領域46cに電界が印加される。これにより、チャネル領域46cの上下両面に反転層が形成されるので、オン電流を増加させることができる。
【0076】
本実施形態に係るTFT素子40では、下ゲート電極44が、第1の実施形態における遮光層22と同様に、第1の部分44aと第2の部分44bとを有している。これにより、半導体層46における断切れの発生を、第1の実施形態と同様に抑制することができる。
【0077】
また、TFT素子40は、図8(b)に示すように、金属層としての下ゲート電極45を備えていてもよい。下ゲート電極45は、第1の部分45aと第2の部分45bとを有しており、第2の実施形態の遮光層23と同様に第1の部分45aと第2の部分45bとが個別に形成されている。したがって、半導体層46における断切れの発生を、第2の実施形態と同様に抑制することができる。
【0078】
なお、下ゲート電極44は、第3の実施形態の遮光層27と同様に、第2の部分44bの厚さが第1の部分44aの厚さよりも薄くなっていてもよい。同様に、下ゲート電極45は、第2の部分45bの厚さが第1の部分45aの厚さよりも薄くなっていてもよい。このような構成によれば,第3の実施形態と同様に、半導体層46の段切れの発生をより効果的に抑制できる。
【0079】
<電気光学装置>
続いて、本実施の形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。図9は、本実施の形態に係る液晶装置の構成を示す図である。詳しくは、図9(a)は斜視図であり、図9(b)は図9(a)中のC−C’線に沿った断面図である。図10は、本実施の形態に係る液晶装置の電気的な構成を示す等価回路図である。図11は、本実施の形態に係る液晶装置の部分断面図である。なお、上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0080】
本実施形態に係る液晶装置は、TFT素子20をスイッチング素子として備えたアクティブマトリクス型の液晶装置である。図9に示すように、液晶装置100は、素子基板10と、素子基板10に対向して配置された対向基板60とを備えている。素子基板10と対向基板60とは、枠状のシール剤56を介して対向して貼り合わされている。
【0081】
素子基板10と対向基板60とシール剤56とによって囲まれた空間には、液晶層50が封入されている。素子基板10の液晶層50とは反対側の面には、偏光板52が配置されており、対向基板60の液晶層50とは反対側の面には、偏光板54が配置されている。素子基板10は、対向基板60より大きく、一部が対向基板60に対して張り出した状態で貼り合わされている。この張り出した部位には、液晶層50を駆動するためのドライバIC58が実装されている。液晶装置100は、液晶層50が封入された表示領域2において表示を行う。
【0082】
図10に示すように、表示領域2には、画素4が配列されている。画素4は、互いに隣り合う画素4同士の間に間隔が空くようにマトリクス状に配置されている。画素4は、赤(R)、緑(G)、青(B)のいずれかの表示に寄与し、R、G、Bのそれぞれの表示に寄与する三つの画素4から一つの画素群が構成されている。液晶装置100では、各画素群において三つの画素4のそれぞれの輝度を適宜変えることで、種々の色の表示を行うことができる。
【0083】
表示領域2には、複数の走査線12と複数のデータ線14とが交差するように形成され、走査線12とデータ線14との交差に対応して画素4が設けられている。画素4のそれぞれには、画素電極16と、画素電極16をスイッチング制御するためのTFT素子20とが形成されている。
【0084】
TFT素子20のソース電極20s(図11参照)は、データ線駆動回路13から延在するデータ線14に電気的に接続されている。データ線14には、データ線駆動回路13からデータ信号S1、S2、…、Snが線順次で供給される。TFT素子20のゲート電極20g(図11参照)は、走査線駆動回路15から延在する走査線12の一部である。走査線12には、走査線駆動回路15から走査信号G1、G2、…、Gmが線順次で供給される。TFT素子20のドレイン電極20d(図11参照)は、画素電極16に電気的に接続されている。
【0085】
データ信号(画素信号)S1、S2、…、Snは、TFT素子20を一定期間だけオン状態とすることにより、データ線14を介して画素電極16に所定のタイミングで書き込まれる。このようにして画素電極16を介して液晶層50に書き込まれた所定レベルの画素信号は、共通電極18(図11参照)との間に形成される液晶容量で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防止するため、走査線12に沿って形成された容量線17と画素電極16との間に蓄積容量19が形成され、液晶容量と並列に配置されている。
【0086】
次に、液晶装置100の詳細な構成について説明する。図11に示すように、素子基板10は、基板11を基体として構成されており、基板11上に、遮光層22と、絶縁層24と、TFT素子20と、ゲート絶縁層25と、絶縁層26と、絶縁層31と、画素電極16と、配向膜33とを備えている。
【0087】
絶縁層31は、絶縁層26と、ソース電極20sと、ドレイン電極20dとを覆うように形成されている。画素電極16は、絶縁層31上に設けられている。画素電極16は、絶縁層31を貫通するコンタクトホールを介して、ドレイン電極20dに電気的に接続されている。画素電極16は、透光性を有する導電材料からなり、例えばITO(Indium Tin Oxide)からなる。
【0088】
配向膜33は、素子基板10の液晶層50に接する側、すなわち絶縁層31と画素電極16とを覆うように形成されている。配向膜33は、例えばポリイミド樹脂からなる。配向膜33の表面には、液晶層50の配向方向を規制するための配向処理が施されている。
【0089】
次に、対向基板60は、液晶装置100の観察側に位置している。対向基板60は、基板61を基体として構成されており、基板61上に、カラーフィルタ層64と、遮光層62と、オーバーコート層66と、共通電極18と、配向膜68とを備えている。基板61は、透光性を有する材料からなり、例えばガラスからなる。基板61の材料は、石英や樹脂であってもよい。
【0090】
カラーフィルタ層64と遮光層62とは、基板61上に形成されている。カラーフィルタ層64は、画素4(図10参照)の領域に対応して配置されている。カラーフィルタ層64は、例えばアクリル樹脂等からなり、画素4で表示するR、G、Bの各色に対応する色材を含有している。遮光層62は、隣り合うカラーフィルタ層64同士の間の領域に配置されている。遮光層62は、例えば、クロム、ニッケル等の金属材料や、カーボン、チタン等をフォトレジストに分散した樹脂ブラック等からなる。遮光層62は、TFT素子20に入射する光を遮光する機能や、画素4同士の間から漏れる光を遮って表示のコントラストを向上させる機能を有する。
【0091】
オーバーコート層66は、カラーフィルタ層64と遮光層62とを覆うように形成されている。オーバーコート層66は、透光性を有する樹脂からなる。共通電極18は、オーバーコート層66上に形成されている。共通電極18は、画素電極16に対向するように配置されている。共通電極18は、透光性を有する導電材料からなり、例えばITOからなる。共通電極18は、画素電極16との間に液晶層50を駆動するための電界を発生させる。
【0092】
配向膜68は、対向基板60の液晶層50に接する側、すなわち共通電極18を覆うように形成されている。配向膜68は、例えばポリイミド樹脂からなる。配向膜68の表面には、液晶層50の配向方向を規制するための配向処理が施されている。
【0093】
液晶層50は、素子基板10と対向基板60との間に配置されている。液晶層50の液晶分子は、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等で動作する。液晶層50の液晶分子は、画素電極16と共通電極18との間に電界が発生していない状態(オフ状態)では、配向膜33と配向膜68とに施された配向処理によって規制される方向に沿って配向する。また、液晶層50の液晶分子は、画素電極16と共通電極18との間に電界が発生している状態(オン状態)では、電界の方向に沿って配向する。
【0094】
偏光板52および偏光板54は、液晶層50の動作モードやノーマリホワイトモード/ノーマリブラックモードの別に応じて配置される。ノーマリホワイトモードであれば、オン状態において、電界が発生している部分で入射光が遮断される。また、ノーマリブラックモードであれば、オン状態において、電界が発生している部分で入射光が通過する。なお、偏光板52および偏光板54の他に、位相差板が配置される構成であってもよい。
【0095】
液晶装置100の偏光板52の側には、図示しないが、バックライト等の照明装置が偏光板52に対向して配置されている。このバックライト等の照明装置から発せられた光は、TFT素子20の半導体層21の下層側から入射する。このとき、半導体層21の下層側に設けられた遮光層22によって、半導体層21の下層側から入射する光が遮蔽されるので、チャネル領域21c(図1参照)における光電効果によるリーク電流の発生を防止することができる。
【0096】
本実施形態の液晶装置100は、TFT素子20と遮光層22とを備えている。この構成によれば、半導体層21の段切れの発生を抑制して、TFT素子20の製造歩留りを向上させることができる。この結果、液晶装置100の品質を向上させることができる。
【0097】
なお、液晶装置100は、遮光層22の代わりに遮光層23を備えた構成であってもよい。また、液晶装置100は、スイッチング素子としてTFT素子20の代わりにTFT素子30またはTFT素子40を備えた構成であってもよい。
【0098】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【0099】
(変形例1)
遮光層の構成は、上記の実施形態に限定されるものではなく、別の構成であってもよい。図12は、変形例1に係る遮光層の構成を示す図である。詳しくは、図12(a)は遮光層の摸式平面図であり、図12(b)は図12(a)中のD−D’線に沿った断面図である。
【0100】
図12(a)に示すように、遮光層29は、第1の部分29aと第2の部分29bと第3の部分29cとを有しており、第1の部分29aと第2の部分29bと第3の部分29cとは個別に形成されている。第1の部分29aは、半導体層21と平面的に交差する方向に直線状に延在している。第2の部分29bは第1の部分29aの延在方向の両側に設けられており、第3の部分29cはさらに第2の部分29bの両外側に設けられている。第2の部分29bと第3の部分29cとは、第1の部分29aの延在方向に沿って半導体層21に平面的に重なるように島状に形成されている。
【0101】
半導体層21の延在方向(図のD−D’線に沿った方向)における第3の部分29cの幅W5は、第2の部分29bの幅W4よりも狭い。また、図12(b)に示すように、第2の部分29bの厚さT2は第1の部分29aの厚さT1よりも薄く、第3の部分29cの厚さT3は第2の部分29bの厚さT2よりもさらに薄くなっている。
【0102】
遮光層がこのような構成である場合においても、上記の実施形態と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20,30,40の製造歩留りを向上させることができる。
【0103】
(変形例2)
電気光学装置の構成は、上記の実施形態に限定されるものではなく、別の構成であってもよい。電気光学装置は、TN方式と同様に素子基板と対向基板との間に生じる縦電界により液晶分子の配向制御を行う、VA(Vertical Alignment)方式やECB(Electrically Controlled Birefringence)方式の液晶装置であってもよい。また、電気光学装置は、素子基板に平行な方向の横電界により液晶分子の配向制御を行う、FFS(Fringe-Field Switching)方式やIPS(In-Plane Switching)方式の液晶装置であってもよい。さらに、電気光学装置は、有機エレクトロルミネセンス装置(有機EL装置)や電気泳動装置等であってもよい。
【図面の簡単な説明】
【0104】
【図1】第1の実施形態に係るTFT素子の概略構成を示す図。
【図2】第1の実施形態における遮光層の構成を示す図。
【図3】第2の実施形態に係るTFT素子の概略構成を示す図。
【図4】第2の実施形態における遮光層の形状が異なる例を示す図。
【図5】第3の実施形態に係るTFT素子の概略構成を示す図。
【図6】第3の実施形態に係るTFT素子の概略構成を示す図。
【図7】第4の実施形態に係るTFT素子の概略構成を示す断面図。
【図8】第5の実施形態に係るTFT素子の概略構成を示す断面図。
【図9】本実施の形態に係る液晶装置の構成を示す図。
【図10】本実施の形態に係る液晶装置の電気的な構成を示す等価回路図。
【図11】本実施の形態に係る液晶装置の部分断面図。
【図12】変形例1に係る遮光層の構成を示す図。
【符号の説明】
【0105】
2…表示領域、4…画素、10…素子基板、11…基板、12…走査線、13…データ線駆動回路、14…データ線、15…走査線駆動回路、16…画素電極、17…容量線、18…共通電極、19…蓄積容量、20,30,40…TFT素子、20d…ドレイン電極、20g…ゲート電極、20s…ソース電極、21…半導体層、21c…チャネル領域、21d…ドレイン領域、21s…ソース領域、22,23,27,28,29…遮光層、24…絶縁層、25…ゲート絶縁層、26…絶縁層、31…絶縁層、33…配向膜、50…液晶層、52…偏光板、54…偏光板、56…シール剤、58…ドライバIC、60…対向基板、61…基板、62…遮光層、64…カラーフィルタ層、66…オーバーコート層、68…配向膜、100…液晶装置。
【技術分野】
【0001】
本発明は、薄膜トランジスタおよび電気光学装置に関する。
【背景技術】
【0002】
薄膜トランジスタを備えたアクティブマトリクス方式の電気光学装置が知られている。薄膜トランジスタの半導体層は、例えば、基板上に成膜した非晶質シリコンをレーザ光照射等により加熱溶融した後に結晶化させて形成された多結晶シリコン(ポリシリコン)からなる。この薄膜トランジスタの半導体層のチャネル領域に、例えばバックライト等の照明装置から発せられた光が入射すると、光電効果等によりリーク電流が発生する場合がある。これを防止するため、チャネル領域に入射する光を遮蔽する遮光層を、例えば高融点の金属を材料として、半導体層と基板との間に設ける構成が知られている。
【0003】
このような遮光層の端部の段差に跨って半導体層が形成されると、非晶質シリコンを結晶化する際に、遮光層の段差に重なる部分で半導体層が切れる所謂「段切れ」が発生し易い。段切れの発生は、薄膜トランジスタの製造歩留りを大きく低下させる要因となる。この「段切れ」を防止するため、遮光層の端部を緩やかなテーパ状にする方法が提案されている(例えば、特許文献1および特許文献2参照)。このような方法によれば、半導体層の皮膜性が改善され、段切れの発生が低減される。
【0004】
【特許文献1】特開平11−111997号公報
【特許文献2】特開2008−76824号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、金属を材料とする遮光層と、ガラス等を材料とする基板とでは放熱性が異なる。このため、非晶質シリコンを溶融した後結晶化する際に、遮光層上と基板上とで非晶質シリコン内に温度分布の差が生じるので、非晶質シリコンの結晶化する速度が異なってしまう。これが、半導体層の段切れを発生させる要因の一つであると考えられる。したがって、薄膜トランジスタの製造歩留りを向上させるため、このような非晶質シリコンの結晶化速度の差に起因する段切れの発生を防止する効果的な方法が求められている。
【課題を解決するための手段】
【0006】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【0007】
[適用例1]本適用例に係る薄膜トランジスタは、基板と、前記基板上に形成された金属層と、前記金属層を覆う第1の絶縁層と、前記第1の絶縁層上に形成されており、チャネル領域を有する半導体層と、を備え、前記金属層は、前記半導体層と平面的に交差する方向に直線状に延在するとともに、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1の部分と、前記第1の部分の延在方向に沿うとともに、前記半導体層に平面的に重なるように配置された第2の部分と、を有することを特徴とする。
【0008】
この構成によれば、薄膜トランジスタの半導体層は、第1の絶縁層を介して金属層の第1の部分と第2の部分とに平面的に重なっている。このため、非晶質の半導体層を加熱融解して結晶化する際に、第1の部分に沿うように位置する第2の部分により、基板と金属層とに跨る部分における半導体層内の温度分布の差が緩やかになる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が小さくなるので、半導体層の段切れの発生を抑制できる。この結果、薄膜トランジスタの製造歩留りを向上させることができる。
【0009】
[適用例2]上記適用例に係る薄膜トランジスタであって、前記第2の部分の厚さは、前記第1の部分の厚さよりも薄くてもよい。
【0010】
この構成によれば、金属層の第2の部分の熱容量は第1の部分の熱容量よりも小さくなる。このため、基板と金属層とに跨る部分で半導体層に生じる温度分布の差は、第1の部分上と第2の部分上とで段階的に小さくなる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が段階的に小さくなるので、半導体層の段切れの発生をより効果的に抑制できる。
【0011】
[適用例3]上記適用例に係る薄膜トランジスタであって、前記第1の部分の延在方向と直交する方向における前記第2の部分の幅は、前記第1の部分から離れるほど狭くてもよい。
【0012】
この構成によれば、基板と金属層とに跨る部分で半導体層に生じる温度分布の差は、第2の部分上において第1の部分から離れるほど小さくなる。これにより、基板と金属層とに跨る部分で半導体層が結晶化する速度の差が、金属層の第1の部分から離れるほど小さくなるので、半導体層の段切れの発生をより効果的に抑制できる。
【0013】
[適用例4]上記適用例に係る薄膜トランジスタであって、前記第1の部分と前記第2の部分とが一体で形成されていてもよい。
【0014】
この構成によれば、第1の部分と第2の部分とに同電位を与えることができる。これにより、チャネル電位の制御を容易にできる。
【0015】
[適用例5]上記適用例に係る薄膜トランジスタであって、前記第1の部分と前記第2の部分とが個別に形成されていてもよい。
【0016】
この構成によれば、第1の部分と第2の部分とに別電位を与えることができる。これにより、チャネル領域周囲の電界強度を緩和することができるので、オフリーク電流を低減できる。
【0017】
[適用例6]上記適用例に係る薄膜トランジスタであって、前記金属層はゲート電極であってもよい。
【0018】
この構成によれば、ゲート電極が半導体層よりも基板側に配置されたボトムゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0019】
[適用例7]上記適用例に係る薄膜トランジスタであって、前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置されたゲート電極とをさらに備え、前記金属層は、前記基板側から前記チャネル領域に入射する光を遮る遮光層であってもよい。
【0020】
この構成によれば、ゲート電極が半導体層よりも基板から遠くに配置されたトップゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0021】
[適用例8]上記適用例に係る薄膜トランジスタであって、前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1のゲート電極と、をさらに備え、前記金属層は第2のゲート電極であってもよい。
【0022】
この構成によれば、2つのゲート電極が半導体層よりも基板側とその反対側とに対向配置されたダブルゲート構造を有する薄膜トランジスタにおいて、半導体層の段切れの発生を抑制できる。
【0023】
[適用例9]本適用例に係る電気光学装置は、上記に記載の薄膜トランジスタを備えたことを特徴とする。
【0024】
この構成によれば、上記の特徴を有する薄膜トランジスタを備えた電気光学装置を提供できる。
【発明を実施するための最良の形態】
【0025】
以下に、本実施の形態について図面を参照して説明する。なお、参照する各図面において、構成をわかりやすく示すため、各構成要素の層厚や寸法の比率、角度等は適宜異ならせてある。
【0026】
<薄膜トランジスタ>
(第1の実施形態)
まず、第1の実施形態に係る薄膜トランジスタ(以下、TFT(Thin Film Transistor)素子と呼ぶ)の構成について図を参照して説明する。図1は、第1の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図1(a)は摸式平面図であり、図1(b)は図1(a)中のA−A’線に沿った断面図である。なお、図1(a)では、平面的な位置関係の説明に必要な構成要素のみを図示している。
【0027】
図1(a)に示すように、TFT素子20は、半導体層21と、ゲート電極20gと、ソース電極20sと、ドレイン電極20dとを備えている。半導体層21は、島状に形成されている。半導体層21は、チャネル領域21cと、チャネル領域21cの両側に位置するソース領域21sおよびドレイン領域21dとを有している。
【0028】
ゲート電極20gは、半導体層21と平面的に交差する方向に直線状に延在している。ゲート電極20gは、半導体層21のチャネル領域21cの少なくとも一部に平面的に重なるように配置されている。ソース電極20sは、半導体層21のソース領域21sに平面的に重なるように配置されている。ドレイン電極20dは、半導体層21のドレイン領域21dに平面的に重なるように配置されている。
【0029】
図1(b)に示すように、TFT素子20は基板11上に設けられている。TFT素子20は、ゲート電極20gが半導体層21よりも基板11から遠くに位置するトップゲート構造を有している。基板11は、透光性を有する材料からなり、例えばガラスからなる。基板11の材料は、石英や樹脂であってもよい。基板11は、シリコン酸化膜等からなる絶縁層に覆われていてもよい。
【0030】
基板11上には、金属層としての遮光層22が設けられている。トップゲート構造を有するTFT素子20では、基板11側から半導体層21のチャネル領域21cに、例えばバックライト等の照明装置から発せられた光が入射すると、光電効果等によりリーク電流が発生してTFT素子20が誤動作する場合がある。遮光層22は、基板11側から半導体層21のチャネル領域21cに入射する光を遮蔽するためのものである。
【0031】
図1(a)に示すように、遮光層22は、第1の部分22aと第2の部分22bとを有している。第1の部分22aは、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cに平面的に重なるように配置されている。また、第1の部分22aは、ゲート電極20gの少なくとも一部に平面的に重なっている。第2の部分22bは、第1の部分22aの延在方向の両側に設けられており、第1の部分22aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置されている。遮光層22の第1の部分22aと第2の部分22bとは一体で形成されている。遮光層22は、例えば、ゲート電極20gに電気的に接続されている。遮光層22は、所定の電位が与えられていてもよいし、電気的に浮遊していてもよい。
【0032】
遮光層22は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、チタン、タングステン等からなる。遮光層22の層厚は、例えば50nm〜150nm程度である。遮光層22は、例えばスパッタリング法により基板11上に遮光層22の材料からなる金属膜を形成し、例えばフォトリソグラフィ法によりフォトレジストを介してその金属膜をエッチングすることにより形成される。
【0033】
図1(b)に示すように、基板11と遮光層22とを覆うように、第1の絶縁層としての絶縁層24が形成されている。絶縁層24は、例えばシリコン酸化膜からなる。絶縁層24は、シリコン窒化膜であってもよいし、シリコン酸化膜とシリコン窒化膜とが積層されたものであってもよい。絶縁層24の層厚は、例えば200nm〜500nm程度である。
【0034】
半導体層21は、絶縁層24上に、遮光層22と平面的に交差するように形成されている。したがって、半導体層21は、絶縁層24を介して基板11と遮光層22との段差に跨るように形成されている。半導体層21は、ポリシリコンからなる。半導体層21の層厚は、例えば50nm程度である。半導体層21は、絶縁層24上に非晶質シリコンからなる半導体膜を形成し、例えばエキシマレーザ光の照射により、この半導体膜をアニールして結晶化させることにより形成される。
【0035】
ところで、一般に、半導体層がこのような基板と遮光層との段差に跨って形成されると、非晶質シリコンを結晶化する際に、基板と遮光層との段差に重なる部分で半導体層が切れる所謂「段切れ」が発生し易い。ガラス等を材料とする基板と金属を材料とする遮光層とでは放熱性が異なるため、非晶質シリコンが溶融された後結晶化する際に、基板上と遮光層上とで非晶質シリコンからなる半導体膜内に温度分布の差が生じる。そうすると、基板上と遮光層上とで非晶質シリコンの結晶化する速度に差が生じる。これが、半導体層の段切れを発生させる要因の一つであると考えられる。本実施形態では、遮光層22が第1の部分22aと第2の部分22bとを有していることにより、半導体層21における断切れの発生が抑制される。これについては後述する。
【0036】
次に、絶縁層24と半導体層21とを覆うように、第2の絶縁層としてのゲート絶縁層25が形成されている。ゲート絶縁層25は、例えばシリコン酸化膜等からなる。ゲート電極20gは、ゲート絶縁層25上に形成されている。ゲート絶縁層25とゲート電極20gとを覆うように、絶縁層26が形成されている。絶縁層26は、例えば、シリコン酸化膜等からなる層とアクリル等の樹脂からなる層とが積層されている。
【0037】
ソース電極20sとドレイン電極20dとは、絶縁層26上に設けられている。ソース電極20sは、絶縁層26とゲート絶縁層25とを貫通するコンタクトホールを介して、ソース領域21sに電気的に接続されている。ドレイン電極20dは、絶縁層26とゲート絶縁層25とを貫通するコンタクトホールを介して、ドレイン領域21dに電気的に接続されている。
【0038】
続いて、図2を参照して、遮光層22についてさらに説明する。図2は、第1の実施形態における遮光層22の構成を示す図である。詳しくは、図2(a)は、図1(a)において半導体層21と遮光層22以外の構成要素の図示を省略した図である。図2(b),(c)は、遮光層22の平面形状が異なる場合の例を示す図である。なお、図2(a),(b),(c)においては、遮光層22に斜線を施してある。
【0039】
上述した通り、図2(a)に示すように、遮光層22は、半導体層21と平面的に交差する方向に直線状に延在する第1の部分22aと、第1の部分22aの延在方向の両側に設けられた第2の部分22bとを有している。このため、非晶質の半導体層を加熱融解し結晶化して半導体層21を形成する際の、基板11と遮光層22との段差に跨る部分における半導体層21内の温度分布の差は、第1の部分22aに沿うように位置する第2の部分22bにより緩やかになる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が小さくなるので、半導体層21の段切れの発生を抑制できる。この結果、TFT素子20の製造歩留りを向上させることができる。
【0040】
また、第2の部分22bは、例えば、三角形の平面形状を有しており、三角形の底辺が第1の部分22aの延在方向の両側に接するように配置されている。したがって、第1の部分22aの延在方向と直交する方向における第2の部分22bの幅は、第1の部分22aから離れるほど狭くなっている。このため、基板11と遮光層22とに跨る部分で半導体層21に生じる温度分布の差は、第2の部分22b上において第1の部分22aから離れるほど小さくなる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が、第1の部分22aから離れるほど小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0041】
ここで、遮光層22の第1の部分22aの延在方向と直交する方向における第2の部分22bの最大幅(ここでは三角形の底辺の長さ)W2と、遮光層22と平面的に交差する部分における半導体層21の幅W1とは、W1≧2×W2であることが好ましい。W1≧2×W2であれば、第1の部分22aの延在方向に沿って2つ以上の第2の部分22bを配置できる。このような構成にすれば、基板11と遮光層22とに跨る部分で半導体層21に生じる温度分布の差が、第1の部分22aの延在方向に沿った方向において小さくなる。これにより、基板11と遮光層22とに跨る部分で半導体層21が結晶化する速度の差が、第1の部分22aの延在方向に沿った方向において小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0042】
遮光層22の第2の部分22bの平面形状は他の形状であってもよい。図2(b)に、第2の部分22bの平面形状が矩形である場合の例を示す。この例では、第2の部分22bの矩形の一辺が第1の部分22aの延在方向の両側に接するように配置されている。第1の部分22aの延在方向と直交する方向における第2の部分22bの最大幅(ここでは矩形の一辺の長さ)W2と半導体層21の幅W1とはW1≧2×W2であり、第1の部分22aの延在方向に沿って2つ以上の第2の部分22bが配置されている。遮光層22が図2(b)に示すような形状であっても、基板11と遮光層22との段差に跨る部分における半導体層21内の温度分布の差を緩やかにすることができる。ただし、第1の部分22aの延在方向と直交する方向における第2の部分22bの幅が第1の部分22aから離れても変わらないので、半導体層21に生じる温度分布の差は第1の部分22aから離れても図2(a)に示す例ほどは変化しない。
【0043】
また、遮光層22は、第1の部分22aと第2の部分22bとの他に第3の部分を有していてもよい。図2(c)に、遮光層22が第2の部分22bの両側にさらに第3の部分22cを有する場合の例を示す。この例では、第2の部分22bと第3の部分22cとはともに平面形状が矩形であり、第3の部分22cの矩形の一辺が第2の部分22bの両外側の一辺に接するように配置されている。また、第3の部分22cの矩形の一辺の長さW3は、第2の部分22bの矩形の一辺の長さW2よりも小さい。したがって、第1の部分22aの延在方向と直交する方向における幅は、第2の部分22bよりも第1の部分22aから離れた第3の部分22cでより狭くなっている。これにより、図2(a)に示す例とほぼ同等に半導体層21の段切れの発生を抑制できる。
【0044】
なお、遮光層22の第2の部分22b、第3の部分22cの平面形状は上記の形状に限定されるものではなく、半円形、半楕円形、多角形等であってもよい。
【0045】
(第2の実施形態)
次に、第2の実施形態について図を参照して説明する。第2の実施形態は、遮光層の構成が第1の実施形態と異なっているが、その他の構成は同様である。第1の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0046】
図3は、第2の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図3(a)は摸式平面図であり、図3(b)は図3(a)中のB−B’線に沿った断面図である。なお、図3(a)では、平面的な位置関係の説明に必要な構成要素のみを図示している。
【0047】
本実施形態に係る金属層としての遮光層23は、図3(a)に示すように、第1の部分23aと第2の部分23bとを有している。遮光層23では、第1の部分23aと第2の部分23bとが個別に形成されており、この点が第1の実施形態の遮光層22と異なっている。第1の部分23aは、半導体層21と平面的に交差する方向に直線状に延在するとともに、チャネル領域21cに平面的に重なるように配置されている。第2の部分23bは、第1の部分23aの延在方向の両側に設けられており、第1の部分23aの延在方向に沿うとともに、半導体層21に平面的に重なるように配置されている。第2の部分23bは、例えば、三角形の平面形状を有しており、三角形の底辺が第1の部分23aの側を向くように島状に形成されている。
【0048】
第1の部分23aは、例えば、ゲート電極20gに電気的に接続されている。第1の部分23aには、所定の電位が与えられていてもよい。第2の部分23bには、例えば、第1の部分23aとは異なる電位が与えられている。第2の部分23bは、電気的に浮遊していてもよい。
【0049】
本実施形態においても、非晶質の半導体層を加熱融解し結晶化して半導体層21を形成する際の、基板11と遮光層23との段差に跨る部分における半導体層21内の温度分布の差は、第1の部分23aに沿うように位置する第2の部分23bにより緩やかになり、第2の部分23bにおいて第1の部分23aから離れるほど小さくなる。また、第2の部分23bの幅(三角形の底辺の長さ)W2と半導体層21の幅W1とはW1≧2×W2であり、第1の部分23aの延在方向に沿って2つ以上の第2の部分23bが配置されている。したがって、本実施形態の構成によれば、第1の実施形態と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20の製造歩留りを向上させることができる。
【0050】
なお、本実施形態では、遮光層23の第1の部分23aと第2の部分23bとが個別に形成されているので、第1の部分23aと第2の部分23bとに異なる電位を与えることができる。第1の実施形態において、遮光層22に所定の電位を与えたときに、第2の部分22bが同電位であるとTFT素子20の電気特性等に影響がある場合、本実施形態の遮光層23の構成によれば、第2の部分23bに第1の部分23aとは異なる電位を与えるか、または第2の部分23bを電気的に浮遊させることで、このような影響を緩和することができる。
【0051】
遮光層23の平面形状は他の形状であってもよい。図4は、第2の実施形態における遮光層23の平面形状が異なる場合の例を示す図である。なお、図4(a),(b),(c)において、遮光層23に斜線を施してある。
【0052】
図4(a)に、第2の部分23bの平面形状が矩形であり、第2の部分23bが第1の部分23aの延在方向に沿って一列に配列されている場合の例を示す。また、図4(b)に、第2の部分23bの平面形状が矩形であり、第2の部分23bが第1の部分23aの延在方向に沿ってジグザグ状に配列されている場合の例を示す。遮光層23が図4(a),(b)に示すような形状であっても、基板11と遮光層23との段差に跨る部分における半導体層21内の温度分布の差を緩やかにすることができる。
【0053】
また、図4(c)に、遮光層23が第2の部分23bの両側にさらに第3の部分23cを有する場合の例を示す。この例では、第2の部分23bと第3の部分23cとはともに平面形状が矩形であり、第2の部分23bと第3の部分23cとのそれぞれが第1の部分23aの延在方向に沿って配列されている。また、第3の部分23cの矩形の一辺の長さW3は第2の部分23bの矩形の一辺の長さW2よりも小さくなっている。遮光層23がこのような形状であれば、図3(a)に示す例とほぼ同等に半導体層21の段切れの発生を抑制できる。
【0054】
(第3の実施形態)
次に、第3の実施形態について図を参照して説明する。第3の実施形態は、遮光層の構成が上記の実施形態と異なっているが、その他の構成は同様である。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0055】
図5および図6は、第3の実施形態に係るTFT素子の概略構成を示す図である。詳しくは、図5(a)および図6(a)は断面図であり、図5(b)および図6(b)はそれぞれの遮光層の拡大図である。
【0056】
本実施形態に係る金属層としての遮光層27は、図5(a)に示すように、第1の部分27aと第2の部分27bとを有しており、第1の部分27aと第2の部分27bとは一体で形成されている。図示しないが、遮光層27の平面的な配置および平面形状は、第1の実施形態の遮光層22と同様である。図5(b)に示すように、遮光層27では、第2の部分27bの厚さT2が第1の部分27aの厚さT1よりも薄くなっており、この点が第1の実施形態の遮光層22と異なっている。
【0057】
このような遮光層27を形成する方法として、例えば、第1の部分27aに重なる領域が遮光され第2の部分27bに重なる領域が部分透過するように構成された、所謂グレートーンマスクを用いてフォトレジストを露光する方法を適用することができる。このような方法によれば、露光によりフォトレジストの第2の部分27bに重なる領域の厚さが第1の部分27aに重なる領域の厚さT1よりも薄くなるので、このフォトレジストを介して金属膜をエッチングすれば、第2の部分27bの厚さT2を第1の部分27aの厚さT1よりも薄く形成できる。
【0058】
また、図6(a)に示す金属層としての遮光層28は、第1の部分28aと第2の部分28bとを有しており、第1の部分28aと第2の部分28bとは個別に形成されている。図示しないが、遮光層28の平面的な配置および平面形状は、第2の実施形態の遮光層23と同様である。図6(b)に示すように、遮光層28では、第2の部分28bの厚さT2が第1の部分28aの厚さT1よりも薄くなっており、この点が第2の実施形態の遮光層23と異なっている。
【0059】
本実施形態の遮光層27,28の構成によれば、遮光層22,23と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20の製造歩留りを向上させることができる。さらに、本実施形態の遮光層27,28の構成によれば、第2の部分27b,28bの厚さT2が第1の部分27a,28aの厚さT1よりも薄いので、第2の部分27b,28bの熱容量は第1の部分27a,28aの熱容量よりも小さくなる。このため、基板11と遮光層27,28とに跨る部分で半導体層21に生じる温度分布の差は、第1の部分27a,28aと第2の部分27b,28bとで段階的に小さくなる。これにより、基板11と遮光層27,28とに跨る部分で半導体層21が結晶化する速度の差が段階的に小さくなるので、半導体層21の段切れの発生をより効果的に抑制できる。
【0060】
(第4の実施形態)
次に、第4の実施形態について図を参照して説明する。第4の実施形態は、TFT素子の構成が上記の実施形態と異なっている。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。図7は、第4の実施形態に係るTFT素子の概略構成を示す断面図である。
【0061】
図7(a)に示すように、TFT素子30は、半導体層36と、金属層としてのゲート電極34と、ソース電極32sと、ドレイン電極32dとを備えている。半導体層36は、島状に形成されている。半導体層36は、チャネル領域36cと、チャネル領域36cの両側に位置するソース領域36sおよびドレイン領域36dとを有している。TFT素子30は基板11上に設けられている。TFT素子30は、ゲート電極34が半導体層36よりも基板11側に配置されたボトムゲート構造を有している。
【0062】
ゲート電極34は、基板11上に設けられており、第1の部分34aと第2の部分34bとを有している。第1の部分34aは、半導体層36と平面的に交差する方向に直線状に延在するとともに、チャネル領域36cの少なくとも一部に平面的に重なるように配置されている。第2の部分34bは、第1の部分34aの延在方向の両側に設けられており、第1の部分34aの延在方向に沿うとともに、半導体層36に平面的に重なるように配置されている。ゲート電極34の第1の部分34aと第2の部分34bとは一体で形成されている。ゲート電極34は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、チタン、タングステン等からなる。
【0063】
基板11とゲート電極34とを覆うように、第1の絶縁層としてのゲート絶縁層25が形成されている。半導体層36は、ゲート絶縁層25上に、ゲート電極34と平面的に交差するように形成されている。したがって、半導体層36は、ゲート絶縁層25を介して基板11とゲート電極34との段差に跨るように形成されている。
【0064】
ソース電極32sは、半導体層36のソース領域36sに平面的に重なるように配置されている。ドレイン電極32dは、半導体層36のドレイン領域36dに平面的に重なるように配置されている。ゲート絶縁層25と半導体層36とソース電極32sとドレイン電極32dとを覆うように絶縁層26が形成されている。
【0065】
このような構成のTFT素子では、半導体層が基板とゲート電極との段差に跨って形成されているので、非晶質シリコンを結晶化して半導体層を形成する際に、基板とゲート電極との段差に重なる部分で半導体層に段切れが発生し易い。本実施形態に係るTFT素子30では、ゲート電極34が、第1の実施形態における遮光層22と同様に、第1の部分34aと第2の部分34bとを有している。これにより、半導体層36における断切れの発生を、第1の実施形態と同様に抑制することができる。
【0066】
また、TFT素子30は、図7(b)に示すように、金属層としてのゲート電極35を備えていてもよい。ゲート電極35は、第1の部分35aと第2の部分35bとを有しており、第2の実施形態の遮光層23と同様に第1の部分35aと第2の部分35bとが個別に形成されている。したがって、半導体層36における断切れの発生を、第2の実施形態と同様に抑制することができる。
【0067】
さらに、第3の実施形態の遮光層27と同様に、ゲート電極34の第2の部分34bの厚さが第1の部分34aの厚さよりも薄くなっていてもよい。同様に、ゲート電極35の第2の部分35bの厚さが第1の部分35aの厚さよりも薄くなっていてもよい。このような構成によれば,第3の実施形態と同様に、半導体層36の段切れの発生をより効果的に抑制できる。
【0068】
なお、TFT素子30がゲート電極34を備えている場合、第1の部分34aと第2の部分34bとに同電位を与えることができる。これにより、TFT素子30のチャネル電位の制御を容易にできる。一方、TFT素子30がゲート電極35を備えている場合、第1の部分35aと第2の部分35bとに別電位を与えることができる。これにより、TFT素子30のチャネル領域36c周囲の電界強度を緩和することができるので、オフリーク電流を低減できる。
【0069】
(第5の実施形態)
次に、第5の実施形態について図を参照して説明する。第5の実施形態は、TFT素子の構成が上記の実施形態と異なっている。上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。図8は、第5の実施形態に係るTFT素子の概略構成を示す断面図である。
【0070】
図8(a)に示すように、TFT素子40は、半導体層46と、第1のゲート電極としての上ゲート電極42gと、第2のゲート電極(金属層)としての下ゲート電極44と、ソース電極42sと、ドレイン電極42dとを備えている。半導体層46は、島状に形成されている。半導体層46は、チャネル領域46cと、チャネル領域46cの両側に位置するソース領域46sおよびドレイン領域46dとを有している。TFT素子40は基板11上に設けられている。TFT素子40は、2つのゲート電極が半導体層46よりも基板11側とその反対側とに対向配置されたダブルゲート構造を有している。
【0071】
下ゲート電極44は、基板11上に設けられており、第1の部分44aと第2の部分44bとを有している。第1の部分44aは、半導体層46と平面的に交差する方向に直線状に延在するとともに、チャネル領域46cの少なくとも一部に平面的に重なるように配置されている。第2の部分44bは、第1の部分44aの延在方向の両側に設けられており、第1の部分44aの延在方向に沿うとともに、半導体層46に平面的に重なるように配置されている。下ゲート電極44の第1の部分44aと第2の部分44bとは一体で形成されている。下ゲート電極44は、遮光性を有する金属膜からなり、例えば、アルミニウム、タンタル、クロム、モリブデン、タングステン等からなる。
【0072】
基板11と下ゲート電極44とを覆うように、第1の絶縁層としての下ゲート絶縁層24が形成されている。半導体層46は、下ゲート絶縁層24上に、下ゲート電極44および上ゲート電極42gと平面的に交差するように形成されている。したがって、半導体層46は、下ゲート絶縁層24を介して基板11と下ゲート電極44との段差に跨るように形成されている。
【0073】
下ゲート絶縁層24と半導体層46とを覆うように、第2の絶縁層としての上ゲート絶縁層25が形成されている。上ゲート電極42gは、上ゲート絶縁層25上に形成されている。上ゲート電極42gは、チャネル領域46cと下ゲート電極44とに平面的に重なるように配置されている。上ゲート電極42gは、下ゲート電極44と同じ材料からなる。上ゲート絶縁層25と上ゲート電極42gとを覆うように、絶縁層26が形成されている。
【0074】
ソース電極42sとドレイン電極42dとは、絶縁層26上に設けられている。ソース電極42sは、絶縁層26と上ゲート絶縁層25とを貫通するコンタクトホールを介して、ソース領域46sに電気的に接続されている。ドレイン電極42dは、絶縁層26と上ゲート絶縁層25とを貫通するコンタクトホールを介して、ドレイン領域46dに電気的に接続されている。
【0075】
ダブルゲート構造を有するTFT素子40では、上ゲート電極42gおよび下ゲート電極44によりチャネル領域46cに電界が印加される。これにより、チャネル領域46cの上下両面に反転層が形成されるので、オン電流を増加させることができる。
【0076】
本実施形態に係るTFT素子40では、下ゲート電極44が、第1の実施形態における遮光層22と同様に、第1の部分44aと第2の部分44bとを有している。これにより、半導体層46における断切れの発生を、第1の実施形態と同様に抑制することができる。
【0077】
また、TFT素子40は、図8(b)に示すように、金属層としての下ゲート電極45を備えていてもよい。下ゲート電極45は、第1の部分45aと第2の部分45bとを有しており、第2の実施形態の遮光層23と同様に第1の部分45aと第2の部分45bとが個別に形成されている。したがって、半導体層46における断切れの発生を、第2の実施形態と同様に抑制することができる。
【0078】
なお、下ゲート電極44は、第3の実施形態の遮光層27と同様に、第2の部分44bの厚さが第1の部分44aの厚さよりも薄くなっていてもよい。同様に、下ゲート電極45は、第2の部分45bの厚さが第1の部分45aの厚さよりも薄くなっていてもよい。このような構成によれば,第3の実施形態と同様に、半導体層46の段切れの発生をより効果的に抑制できる。
【0079】
<電気光学装置>
続いて、本実施の形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。図9は、本実施の形態に係る液晶装置の構成を示す図である。詳しくは、図9(a)は斜視図であり、図9(b)は図9(a)中のC−C’線に沿った断面図である。図10は、本実施の形態に係る液晶装置の電気的な構成を示す等価回路図である。図11は、本実施の形態に係る液晶装置の部分断面図である。なお、上記の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。
【0080】
本実施形態に係る液晶装置は、TFT素子20をスイッチング素子として備えたアクティブマトリクス型の液晶装置である。図9に示すように、液晶装置100は、素子基板10と、素子基板10に対向して配置された対向基板60とを備えている。素子基板10と対向基板60とは、枠状のシール剤56を介して対向して貼り合わされている。
【0081】
素子基板10と対向基板60とシール剤56とによって囲まれた空間には、液晶層50が封入されている。素子基板10の液晶層50とは反対側の面には、偏光板52が配置されており、対向基板60の液晶層50とは反対側の面には、偏光板54が配置されている。素子基板10は、対向基板60より大きく、一部が対向基板60に対して張り出した状態で貼り合わされている。この張り出した部位には、液晶層50を駆動するためのドライバIC58が実装されている。液晶装置100は、液晶層50が封入された表示領域2において表示を行う。
【0082】
図10に示すように、表示領域2には、画素4が配列されている。画素4は、互いに隣り合う画素4同士の間に間隔が空くようにマトリクス状に配置されている。画素4は、赤(R)、緑(G)、青(B)のいずれかの表示に寄与し、R、G、Bのそれぞれの表示に寄与する三つの画素4から一つの画素群が構成されている。液晶装置100では、各画素群において三つの画素4のそれぞれの輝度を適宜変えることで、種々の色の表示を行うことができる。
【0083】
表示領域2には、複数の走査線12と複数のデータ線14とが交差するように形成され、走査線12とデータ線14との交差に対応して画素4が設けられている。画素4のそれぞれには、画素電極16と、画素電極16をスイッチング制御するためのTFT素子20とが形成されている。
【0084】
TFT素子20のソース電極20s(図11参照)は、データ線駆動回路13から延在するデータ線14に電気的に接続されている。データ線14には、データ線駆動回路13からデータ信号S1、S2、…、Snが線順次で供給される。TFT素子20のゲート電極20g(図11参照)は、走査線駆動回路15から延在する走査線12の一部である。走査線12には、走査線駆動回路15から走査信号G1、G2、…、Gmが線順次で供給される。TFT素子20のドレイン電極20d(図11参照)は、画素電極16に電気的に接続されている。
【0085】
データ信号(画素信号)S1、S2、…、Snは、TFT素子20を一定期間だけオン状態とすることにより、データ線14を介して画素電極16に所定のタイミングで書き込まれる。このようにして画素電極16を介して液晶層50に書き込まれた所定レベルの画素信号は、共通電極18(図11参照)との間に形成される液晶容量で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防止するため、走査線12に沿って形成された容量線17と画素電極16との間に蓄積容量19が形成され、液晶容量と並列に配置されている。
【0086】
次に、液晶装置100の詳細な構成について説明する。図11に示すように、素子基板10は、基板11を基体として構成されており、基板11上に、遮光層22と、絶縁層24と、TFT素子20と、ゲート絶縁層25と、絶縁層26と、絶縁層31と、画素電極16と、配向膜33とを備えている。
【0087】
絶縁層31は、絶縁層26と、ソース電極20sと、ドレイン電極20dとを覆うように形成されている。画素電極16は、絶縁層31上に設けられている。画素電極16は、絶縁層31を貫通するコンタクトホールを介して、ドレイン電極20dに電気的に接続されている。画素電極16は、透光性を有する導電材料からなり、例えばITO(Indium Tin Oxide)からなる。
【0088】
配向膜33は、素子基板10の液晶層50に接する側、すなわち絶縁層31と画素電極16とを覆うように形成されている。配向膜33は、例えばポリイミド樹脂からなる。配向膜33の表面には、液晶層50の配向方向を規制するための配向処理が施されている。
【0089】
次に、対向基板60は、液晶装置100の観察側に位置している。対向基板60は、基板61を基体として構成されており、基板61上に、カラーフィルタ層64と、遮光層62と、オーバーコート層66と、共通電極18と、配向膜68とを備えている。基板61は、透光性を有する材料からなり、例えばガラスからなる。基板61の材料は、石英や樹脂であってもよい。
【0090】
カラーフィルタ層64と遮光層62とは、基板61上に形成されている。カラーフィルタ層64は、画素4(図10参照)の領域に対応して配置されている。カラーフィルタ層64は、例えばアクリル樹脂等からなり、画素4で表示するR、G、Bの各色に対応する色材を含有している。遮光層62は、隣り合うカラーフィルタ層64同士の間の領域に配置されている。遮光層62は、例えば、クロム、ニッケル等の金属材料や、カーボン、チタン等をフォトレジストに分散した樹脂ブラック等からなる。遮光層62は、TFT素子20に入射する光を遮光する機能や、画素4同士の間から漏れる光を遮って表示のコントラストを向上させる機能を有する。
【0091】
オーバーコート層66は、カラーフィルタ層64と遮光層62とを覆うように形成されている。オーバーコート層66は、透光性を有する樹脂からなる。共通電極18は、オーバーコート層66上に形成されている。共通電極18は、画素電極16に対向するように配置されている。共通電極18は、透光性を有する導電材料からなり、例えばITOからなる。共通電極18は、画素電極16との間に液晶層50を駆動するための電界を発生させる。
【0092】
配向膜68は、対向基板60の液晶層50に接する側、すなわち共通電極18を覆うように形成されている。配向膜68は、例えばポリイミド樹脂からなる。配向膜68の表面には、液晶層50の配向方向を規制するための配向処理が施されている。
【0093】
液晶層50は、素子基板10と対向基板60との間に配置されている。液晶層50の液晶分子は、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等で動作する。液晶層50の液晶分子は、画素電極16と共通電極18との間に電界が発生していない状態(オフ状態)では、配向膜33と配向膜68とに施された配向処理によって規制される方向に沿って配向する。また、液晶層50の液晶分子は、画素電極16と共通電極18との間に電界が発生している状態(オン状態)では、電界の方向に沿って配向する。
【0094】
偏光板52および偏光板54は、液晶層50の動作モードやノーマリホワイトモード/ノーマリブラックモードの別に応じて配置される。ノーマリホワイトモードであれば、オン状態において、電界が発生している部分で入射光が遮断される。また、ノーマリブラックモードであれば、オン状態において、電界が発生している部分で入射光が通過する。なお、偏光板52および偏光板54の他に、位相差板が配置される構成であってもよい。
【0095】
液晶装置100の偏光板52の側には、図示しないが、バックライト等の照明装置が偏光板52に対向して配置されている。このバックライト等の照明装置から発せられた光は、TFT素子20の半導体層21の下層側から入射する。このとき、半導体層21の下層側に設けられた遮光層22によって、半導体層21の下層側から入射する光が遮蔽されるので、チャネル領域21c(図1参照)における光電効果によるリーク電流の発生を防止することができる。
【0096】
本実施形態の液晶装置100は、TFT素子20と遮光層22とを備えている。この構成によれば、半導体層21の段切れの発生を抑制して、TFT素子20の製造歩留りを向上させることができる。この結果、液晶装置100の品質を向上させることができる。
【0097】
なお、液晶装置100は、遮光層22の代わりに遮光層23を備えた構成であってもよい。また、液晶装置100は、スイッチング素子としてTFT素子20の代わりにTFT素子30またはTFT素子40を備えた構成であってもよい。
【0098】
以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【0099】
(変形例1)
遮光層の構成は、上記の実施形態に限定されるものではなく、別の構成であってもよい。図12は、変形例1に係る遮光層の構成を示す図である。詳しくは、図12(a)は遮光層の摸式平面図であり、図12(b)は図12(a)中のD−D’線に沿った断面図である。
【0100】
図12(a)に示すように、遮光層29は、第1の部分29aと第2の部分29bと第3の部分29cとを有しており、第1の部分29aと第2の部分29bと第3の部分29cとは個別に形成されている。第1の部分29aは、半導体層21と平面的に交差する方向に直線状に延在している。第2の部分29bは第1の部分29aの延在方向の両側に設けられており、第3の部分29cはさらに第2の部分29bの両外側に設けられている。第2の部分29bと第3の部分29cとは、第1の部分29aの延在方向に沿って半導体層21に平面的に重なるように島状に形成されている。
【0101】
半導体層21の延在方向(図のD−D’線に沿った方向)における第3の部分29cの幅W5は、第2の部分29bの幅W4よりも狭い。また、図12(b)に示すように、第2の部分29bの厚さT2は第1の部分29aの厚さT1よりも薄く、第3の部分29cの厚さT3は第2の部分29bの厚さT2よりもさらに薄くなっている。
【0102】
遮光層がこのような構成である場合においても、上記の実施形態と同様に、半導体層21の段切れの発生を抑制でき、TFT素子20,30,40の製造歩留りを向上させることができる。
【0103】
(変形例2)
電気光学装置の構成は、上記の実施形態に限定されるものではなく、別の構成であってもよい。電気光学装置は、TN方式と同様に素子基板と対向基板との間に生じる縦電界により液晶分子の配向制御を行う、VA(Vertical Alignment)方式やECB(Electrically Controlled Birefringence)方式の液晶装置であってもよい。また、電気光学装置は、素子基板に平行な方向の横電界により液晶分子の配向制御を行う、FFS(Fringe-Field Switching)方式やIPS(In-Plane Switching)方式の液晶装置であってもよい。さらに、電気光学装置は、有機エレクトロルミネセンス装置(有機EL装置)や電気泳動装置等であってもよい。
【図面の簡単な説明】
【0104】
【図1】第1の実施形態に係るTFT素子の概略構成を示す図。
【図2】第1の実施形態における遮光層の構成を示す図。
【図3】第2の実施形態に係るTFT素子の概略構成を示す図。
【図4】第2の実施形態における遮光層の形状が異なる例を示す図。
【図5】第3の実施形態に係るTFT素子の概略構成を示す図。
【図6】第3の実施形態に係るTFT素子の概略構成を示す図。
【図7】第4の実施形態に係るTFT素子の概略構成を示す断面図。
【図8】第5の実施形態に係るTFT素子の概略構成を示す断面図。
【図9】本実施の形態に係る液晶装置の構成を示す図。
【図10】本実施の形態に係る液晶装置の電気的な構成を示す等価回路図。
【図11】本実施の形態に係る液晶装置の部分断面図。
【図12】変形例1に係る遮光層の構成を示す図。
【符号の説明】
【0105】
2…表示領域、4…画素、10…素子基板、11…基板、12…走査線、13…データ線駆動回路、14…データ線、15…走査線駆動回路、16…画素電極、17…容量線、18…共通電極、19…蓄積容量、20,30,40…TFT素子、20d…ドレイン電極、20g…ゲート電極、20s…ソース電極、21…半導体層、21c…チャネル領域、21d…ドレイン領域、21s…ソース領域、22,23,27,28,29…遮光層、24…絶縁層、25…ゲート絶縁層、26…絶縁層、31…絶縁層、33…配向膜、50…液晶層、52…偏光板、54…偏光板、56…シール剤、58…ドライバIC、60…対向基板、61…基板、62…遮光層、64…カラーフィルタ層、66…オーバーコート層、68…配向膜、100…液晶装置。
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に形成された金属層と、
前記金属層を覆う第1の絶縁層と、
前記第1の絶縁層上に形成されており、チャネル領域を有する半導体層と、を備え、
前記金属層は、
前記半導体層と平面的に交差する方向に直線状に延在するとともに、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1の部分と、
前記第1の部分の延在方向に沿うとともに、前記半導体層に平面的に重なるように配置された第2の部分と、
を有することを特徴とする薄膜トランジスタ。
【請求項2】
請求項1に記載の薄膜トランジスタであって、
前記第2の部分の厚さは、前記第1の部分の厚さよりも薄いことを特徴とする薄膜トランジスタ。
【請求項3】
請求項1または2に記載の薄膜トランジスタであって、
前記第1の部分の延在方向と直交する方向における前記第2の部分の幅は、前記第1の部分から離れるほど狭いことを特徴とする薄膜トランジスタ。
【請求項4】
請求項1〜3のいずれか一項に記載の薄膜トランジスタであって、
前記第1の部分と前記第2の部分とが一体で形成されていることを特徴とする薄膜トランジスタ。
【請求項5】
請求項1〜3のいずれか一項に記載の薄膜トランジスタであって、
前記第1の部分と前記第2の部分とが個別に形成されていることを特徴とする薄膜トランジスタ。
【請求項6】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記金属層はゲート電極であることを特徴とする薄膜トランジスタ。
【請求項7】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置されたゲート電極とをさらに備え、
前記金属層は、前記基板側から前記チャネル領域に入射する光を遮る遮光層であることを特徴とする薄膜トランジスタ。
【請求項8】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1のゲート電極と、をさらに備え、
前記金属層は第2のゲート電極であることを特徴とする薄膜トランジスタ。
【請求項9】
請求項1〜8のいずれか一項に記載の薄膜トランジスタを備えたことを特徴とする電気光学装置。
【請求項1】
基板と、
前記基板上に形成された金属層と、
前記金属層を覆う第1の絶縁層と、
前記第1の絶縁層上に形成されており、チャネル領域を有する半導体層と、を備え、
前記金属層は、
前記半導体層と平面的に交差する方向に直線状に延在するとともに、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1の部分と、
前記第1の部分の延在方向に沿うとともに、前記半導体層に平面的に重なるように配置された第2の部分と、
を有することを特徴とする薄膜トランジスタ。
【請求項2】
請求項1に記載の薄膜トランジスタであって、
前記第2の部分の厚さは、前記第1の部分の厚さよりも薄いことを特徴とする薄膜トランジスタ。
【請求項3】
請求項1または2に記載の薄膜トランジスタであって、
前記第1の部分の延在方向と直交する方向における前記第2の部分の幅は、前記第1の部分から離れるほど狭いことを特徴とする薄膜トランジスタ。
【請求項4】
請求項1〜3のいずれか一項に記載の薄膜トランジスタであって、
前記第1の部分と前記第2の部分とが一体で形成されていることを特徴とする薄膜トランジスタ。
【請求項5】
請求項1〜3のいずれか一項に記載の薄膜トランジスタであって、
前記第1の部分と前記第2の部分とが個別に形成されていることを特徴とする薄膜トランジスタ。
【請求項6】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記金属層はゲート電極であることを特徴とする薄膜トランジスタ。
【請求項7】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置されたゲート電極とをさらに備え、
前記金属層は、前記基板側から前記チャネル領域に入射する光を遮る遮光層であることを特徴とする薄膜トランジスタ。
【請求項8】
請求項1〜5のいずれか一項に記載の薄膜トランジスタであって、
前記半導体層上に順に積層された第2の絶縁層と、前記チャネル領域の少なくとも一部に平面的に重なるように配置された第1のゲート電極と、をさらに備え、
前記金属層は第2のゲート電極であることを特徴とする薄膜トランジスタ。
【請求項9】
請求項1〜8のいずれか一項に記載の薄膜トランジスタを備えたことを特徴とする電気光学装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−74030(P2010−74030A)
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2008−242133(P2008−242133)
【出願日】平成20年9月22日(2008.9.22)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願日】平成20年9月22日(2008.9.22)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]