説明

Fターム[5F110FF35]の内容

薄膜トランジスタ (412,022) | ゲート絶縁膜 (42,913) | 製法 (17,210) | 前処理 (286)

Fターム[5F110FF35]に分類される特許

141 - 160 / 286


【課題】TFTを構成する半導体層の微細化に適しており、TFTにおける光リーク電流の発生を低減可能とする。
【解決手段】電気光学装置用基板の製造方法は、基板(10)上に半導体膜(1ap)を形成する工程と、半導体膜上に半導体膜の酸化を防止するための酸化防止膜(700)を形成する工程と、酸化防止膜及び半導体膜を、フォトリソグラフィ法及びエッチング法により一括でパターニングすることにより、半導体層(1a)を形成する工程と、半導体層上に酸化防止膜が形成されている状態で、酸化処理を施すことにより、半導体層の少なくとも一部の側面を酸化する工程とを含む。 (もっと読む)


【課題】閾値電圧の異なる複数の薄膜トランジスタを、同一基板上に形成する。
【解決手段】基板1と、基板1に支持された薄膜トランジスタ10、20とを備えた半導体装置であって、薄膜トランジスタ10は、ボトムゲート電極15と一部だけが重なるように配置されたトップゲート電極16を備え、薄膜トランジスタ20は、ボトムゲート電極25と全体が重なるか、または一部だけが重なるように配置されたトップゲート電極26を備え、トップゲート電極26の一部だけがボトムゲート電極25と重なっている場合には、トップゲート電極26のうちボトムゲート電極25と重なっていない領域27のチャネル方向の長さL2は、トップゲート電極16のうちボトムゲート電極15と重なっていない領域17のチャネル方向の長さL1よりも小さい。 (もっと読む)


【課題】結晶欠陥が存在する単結晶半導体基板を用いたとしても単結晶半導体層の結晶欠陥が低減されたSOI基板の作製方法を提供することを目的の一とする。
【解決手段】単結晶半導体基板上にエピタキシャル成長法を用いて欠陥が極めて少ない単結晶半導体層を形成した後に、熱酸化処理により単結晶半導体基板に酸化膜を形成し、酸化膜を介して単結晶半導体基板にイオンを導入する。イオンを導入した単結晶半導体基板と半導体基板を貼り合わせ、熱処理により分離した後に、半導体基板上に設けられた単結晶半導体層に平坦化処理を行う。 (もっと読む)


【課題】ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。
【解決手段】ソース/ドレイン領域の一方になる第1の導電層6の上に、第1の半導体層11、チャネル半導体層12、ソース/ドレイン領域の他方になり、かつストレージノード26にもなる第2の導電層13が設けられている。第2の導電層13の上にキャパシタ絶縁膜21が設けられる。キャパシタ絶縁膜21を介在させて、ストレージノード26の上にセルプレート22が設けられている。 (もっと読む)


【課題】ゲート絶縁耐圧特性に優れ、高性能化、及び高信頼性化を実現する薄膜トランジスタ基板を提供すること。
【解決手段】本発明に係る薄膜トランジスタ基板は、チャネル領域よりもソース領域側にある半導体層表面外周の内側に形成されたソース側凹部と、チャネル領域よりもドレイン領域側にある半導体層表面外周の内側に形成されたドレイン側凹部とを備える。そして、半導体層表面に段差構造が形成されないように、ソース側凹部、及びドレイン側凹部に導電薄膜が埋設されている。導電薄膜は、少なくともコンタクトホールの開口領域に配設されている。 (もっと読む)


【課題】有機ゲート絶縁膜の密着性を高めることができ、トランジスタ特性を向上させることができる有機トランジスタ及びその製造方法を得る。
【解決手段】基板1と、基板1上に設けられるゲート電極2と、ゲート電極2上に設けられる有機材料からなるゲート絶縁膜4と、ゲート絶縁膜4上に設けられる有機半導体層8と、有機半導体層8にチャネル領域を形成するため有機半導体層に接するように設けられるドレイン電極6及びソース電極7とを備え、ゲート電極4が、ゲート電極2上に設けられたフルオロカーボン膜3の上に形成されていることを特徴としている。 (もっと読む)


【課題】単結晶半導体層と半導体基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつSOI基板の作製方法を提供することを目的とする。
【解決手段】脆化層を形成する単結晶半導体基板側にハロゲンを含む絶縁膜を形成し、該ハロゲンを含む絶縁膜に対してプラズマ処理を行い、ハロゲンを含む絶縁膜と半導体基板の一方の面とが向かい合うようにボンディング(接着)させ、熱処理を行うことにより、脆化層において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板と単結晶半導体基板とに分離し、半導体基板に接着された単結晶半導体層に対して平坦化処理を行う。 (もっと読む)


【課題】湿式成膜法での薄膜の作製に適した有機半導体を提供する。
【解決手段】下記一般式(QU−1)で表される化合物の少なくとも一種を含む有機半導体。


(式中、X1及びX2は、それぞれ独立して酸素原子、硫黄原子、セレン原子、テルル原子、=N(R101)基、=CR102103基、=P(R104)基、または=SiR105106基を表す。R1〜R6及びR101〜R106は、それぞれ独立して水素原子または置換基を表す。また、Y1は、置換または無置換の、縮合環を形成してもよい炭化水素環または複素環を表す。) (もっと読む)


【課題】被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することを可能とすることを目的としている。また、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにTFTを代表とする様々な素子を貼りつけ、軽量された半導体装置およびその作製方法を提供する。
【解決手段】基板上に第1の材料層11を設け、前記第1の材料層11に接して第2の材料層12を設け、さらに積層成膜または500℃以上の熱処理やレーザー光の照射処理を行っても、剥離前の第1の材料層が引張応力を有し、且つ第2の材料層が圧縮応力であれば、物理的手段で容易に第2の材料層12の層内または界面において、きれいに分離することができる。 (もっと読む)


【課題】膜厚の異なるSOI層に複数種のトランジスタを形成した半導体装置において、複数種のトランジスタ間の素子分離が精度良く行える半導体装置及びその製造方法を得る。
【解決手段】SOI層3は厚膜SOI領域101及び薄膜SOI領域102を有し、厚膜SOI領域101の上層部はエピタキシャルSOI層で形成され、このエピタキシャルSOI層の膜厚分、厚膜SOI領域101のSOI膜厚t1は、薄膜SOI領域102のSOI膜厚t2より厚い。厚膜SOI領域101,薄膜SOI領域102間は完全分離酸化膜10fにより素子分離される。厚膜SOI領域101内及び薄膜SOI領域102内はそれぞれ部分分離酸化膜10pにより隣接するトランジスタ間が素子分離される。完全分離酸化膜10f及び部分分離酸化膜10pの上面は厚膜SOI領域101及び薄膜SOI領域102におけるSOI層3の上面よりも高く形成される。 (もっと読む)


【課題】 自然酸化膜を還元除去できる低温化可能な工程を有する半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、(a)少なくともシリコン表面層を有する基板を準備する工程と、(b)前記シリコン層の表面に厚さ0.1nm〜0.5nmの自然酸化膜を形成する工程と、(c)前記厚さ0.1nm〜0.5nmの自然酸化膜を水素アニール処理により、還元除去する工程と、(d)前記工程(c)に続いて、前記シリコン表面層の表面にゲート絶縁膜を形成する工程と、を有する。 (もっと読む)


【課題】応力を調整した多層シリコン膜を形成する方法を提供する。
【解決手段】シリコンソースガスを備える第1のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜406が該基板上に形成される。シリコンソースガスを備える第1のプロセスガス混合物と、H及び不活性ガスを備える第1の希釈ガス混合物とを第1の温度で堆積チャンバ内に流入させることによって、多結晶シリコン膜408が該非晶質シリコン膜上に形成される。 (もっと読む)


【課題】可撓性のある樹脂基板上に領域選択的に形成された、密着性およびデバイス特性に優れる有機デバイスおよび、その作製方法を提供する。
【解決手段】デバイスが形成される可撓性基板表面領域と該基板表面に設けられた前記基板以外の材料からなる所定の領域との両領域か、またはいずれかの領域の表面に、有機分子を化学結合させて形成した機能性有機分子層と、前記機能性有機分子層上の一部に、前記有機分子と同種または異種の有機分子とを化学結合させて、更に積層した少なくとも一つ以上の機能性有機分子層とを備えた有機デバイスであって、前記領域において、有機分子層の積層回数を異ならせた領域が含まれていることを特徴とする有機デバイスを提供する。 (もっと読む)


【課題】酸化亜鉛を含む半導体膜を用い、ソース電極及びドレイン電極にn型又はp型の不純物を添加した酸化亜鉛を含む膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。
【解決手段】絶縁膜を形成し、絶縁膜上に第1の導電膜を形成し、第1の導電膜上にn型又はp型の不純物が添加された酸化亜鉛を含む第2の導電膜を形成し、第2の導電膜を第1のエッチングによって島状にし、第1の導電膜を第2のエッチングによって島状にし、絶縁膜及び島状の第2の導電膜上に酸化亜鉛を含む半導体膜を形成する。 (もっと読む)


【課題】生産性が向上し、特性の良好な半導体装置の製造方法及び半導体製造装置を提供すること。
【解決手段】本発明にかかる半導体装置の製造方法は、絶縁性基板1上に非晶質半導体膜15を成膜する工程と、非晶質半導体膜15を脱水素処理する工程と、脱水素処理された非晶質半導体膜15に保護層5を形成する工程と、保護層5を介して非晶質半導体膜15を多結晶化する工程とを備える。また、非晶質半導体膜15の成膜から保護層5の形成まで、絶縁性基板1を真空中に保持する。 (もっと読む)


【課題】高い移動度、大きな電流オン/オフ比を有し、保存安定性に優れた有機トランジスタを提供する。
【解決手段】有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式(1)で表される化合物を少なくとも1種含有してなる有機トランジスタ。
X−Y (1)
(式中、Xは置換または未置換のチエノベンゾチエニル基、置換または未置換のナフトチエノチエニル基、置換または未置換のアントラ[2,3−b]チエニル基、あるいは置換または未置換のベンゾチエノベンゾチエニル基を表し、Yは置換または未置換のチエノベンゾチエニル基、置換または未置換のナフトチエノチエニル基、置換または未置換のアントラ[2,3−b]チエニル基、置換または未置換のベンゾチエノベンゾチエニル基、あるいは置換または未置換のフェナレノ[1,9−bc]チエニル基を表す) (もっと読む)


【課題】せり上げ構造を有する半導体装置において、せり上げる領域をエッチングする際に、活性層である島状半導体膜がエッチングされるのを抑制する。
【解決手段】島状半導体膜の表面を酸化あるいは窒化して第1の絶縁膜を形成し、第1の絶縁膜の一部の領域上に半導体膜を形成し、第1の絶縁膜の一部を除去して島状半導体膜の中の半導体膜が形成されていない領域を露出させ、島状半導体膜の表面及び半導体膜を酸化あるいは窒化して第2の絶縁膜を形成し、第2の絶縁膜上にゲート電極を形成し、第2の絶縁膜をエッチングしてゲート絶縁膜を形成し、ゲート電極をマスクとして島状半導体膜及び半導体膜に一導電型を付与する不純物元素を添加し、島状半導体膜及び半導体膜を加熱して不純物元素を活性化させ、島状半導体膜及び半導体膜を加熱することにより第1の絶縁膜が消失する半導体装置の作製方法に関する。 (もっと読む)


【課題】薄膜BOX−SOI構造であり、ロジック回路の高速動作とメモリ回路の安定動作とを両立できる半導体装置を提供する。
【解決手段】 本発明に係る半導体装置は、半導体支持基板1、厚さ10nm以下の絶縁膜4、半導体層4を有している。半導体層4の上面内には、第一のゲート電極20を有し、ロジック回路を構成する第一の電界効果型トランジスタが形成されている。また、半導体層4の上面内には、第二のゲート電極を有し、メモリ回路を構成する第二の電界効果型トランジスタが形成されている。半導体支持基板1には、導電型の異なるウェル領域6,6T,7等が、少なくとも3以上形成されている。そして、当該ウェル領域により、第一のゲート電極の下方の半導体支持基板1の領域と、第二のゲート電極の下方の半導体支持基板1の領域とが、電気的に分離される。 (もっと読む)


【課題】MOSFETにおいて、ショートチャネル効果の抑制と移動度向上を両立させることを可能とする。
【解決手段】半導体基板13上にダミーゲート絶縁膜31を介してダミーゲート34を形成する工程と、ダミーゲート34の両側の半導体基板13にソース・ドレイン不純物領域23,24を形成する工程と、ダミーゲート34の両側の半導体基板13上にエクステンション領域25,26を形成する工程と、ダミーゲート34直下のソース側にソース不純物領域23のオーバーラップ領域27を形成する工程と、ダミーゲート34を除去し、該除去領域に露出したダミーゲート絶縁膜31を除去する工程と、除去領域に露出した半導体基板13にリセス形状15を形成する工程と、リセス形状15を形成した半導体基板13上にゲート絶縁膜21とゲート電極22とを順次形成する工程とを備えている。 (もっと読む)


【課題】電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、ならびにそれらを作製する方法を提案する。
【解決手段】ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成され、ドナーとなる不純物元素を含む微結晶半導体膜と、ドナーとなる不純物元素を含む微結晶半導体膜上に形成される一対のバッファ層と、一対のバッファ層上に形成される一導電型を付与する不純物元素が添加された一対の半導体膜と、一導電型を付与する不純物元素が添加された一対の半導体膜上に形成される配線とを有し、微結晶半導体膜におけるドナーとなる不純物元素の濃度は、ゲート絶縁膜側から前記バッファ層にかけて減少し、バッファ層は、SIMSの検出限界より多くのドナーとなる不純物元素を含まない薄膜トランジスタである。 (もっと読む)


141 - 160 / 286