【課題】画素の開口率の向上を図った表示装置の提供。
【解決手段】基板上の画素領域に、透明酸化物層、絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導電体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成している。 （もっと読む）

【課題】簡便な製造プロセスにより、量産対象である大型のガラス基板に、信
頼性が高く、集積度の高い高性能半導体装置を得る。
【解決手段】結晶化を促進する微量の触媒元素であるニッケル１０５が導入さ
れたａ−Ｓｉ膜１０３を加熱処理して結晶化された結晶性のケイ素膜１０８の一
部の領域（高濃度不純物領域）１０８ｂに選択的に５族Ｂから選択された不純物
であるリン１１７を導入し、第２の加熱処理を行って、結晶性のケイ素膜１０８
のリン１１７が導入されていない領域（能動領域）１０８ａに含まれるニッケル
１０５を高濃度不純物領域に移動させる。この第２の加熱処理は、能動領域１０
８ａに含まれるニッケル１０５の濃度と高濃度不純物領域１０８ｂに含まれるニ
ッケル１０５の濃度とが少なくとも熱平衡状態の偏析状態に達しないように行う
。 （もっと読む）

【課題】トンネル電界効果トランジスタ（ＴＦＥＴ）は、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）の後継者と考えられるが、シリコンベースのＴＦＥＴは一般に低いオン電圧、トンネルバリアの大きな抵抗による欠点が問題となる。より高いオン電流を得るために、異なった半導体材料（例えばゲルマニウム（Ｇｅ））からなるヘテロ構造を備えた細長い単結晶ナノ構造ベースのＴＦＥＴが用いられる。
【解決手段】ＴＦＥＴのソース（又は代わりにドレイン）領域として機能する、異なった半導体材料からなる細長い単結晶ナノ構造を導入する。ヘテロ部分の導入は、シリコンとゲルマニウムの間の格子不整合が高い欠陥界面とならないように行われる。従来のＭＯＳＦＥＴに匹敵する、静的電力の低減と同様に動的電力の低減が行われる。細長い単結晶ナノ構造のＳｉ／ＧｅＴＦＥＴによる超高密度オンチップトランジスタを用いた、多層の論理が期待される。 （もっと読む）

【課題】活性層、特にチャネル形成領域を構成する領域とゲート絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体装置およびその作製方法を提供するものである。
【解決手段】絶縁表面上にゲート配線を形成し、ゲート配線上にゲート絶縁膜と、半導体膜とを順次大気にふれることなく積層形成し、赤外光または紫外光を照射することにより半導体膜を結晶化して結晶性半導体膜を形成すると同時に保護膜として機能する酸化膜を形成し、結晶性半導体膜のチャネル形成領域となるべき領域に、光感光性有機材料でなるマスクを形成し、酸化膜を介して結晶性半導体膜のソース領域またはドレイン領域となるべき領域に不純物元素の添加を行う半導体装置の作製方法である。 （もっと読む）

【課題】マスク工程数を低減できるＣＭＯＳ薄膜トランジスタの製造方法を提供する。
【解決手段】基板１０１上にバッファ膜１１０、ポリシリコン膜及びフォトレジスト膜を全面形成し、露光及び現像して第１フォトレジストパターン１５０を形成し、前記第１フォトレジストパターン１５０をマスクにしてエッチングして前記第１及び第２薄膜トランジスタの半導体層１１４、１２４をパターニングし、前記第１フォトレジストパターン１５０を第１次アッシングして第２フォトレジストパターンを形成し、前記第２フォトレジストパターンをマスクにして前記第２薄膜トランジスタのソース領域及びドレイン領域に第１不純物を注入し、前記第２フォトレジストパターンを第２次アッシングして第３フォトレジストパターンを形成し、前記第３フォトレジストパターンをマスクにして前記第２薄膜トランジスタに第２不純物を注入して、チャネルドーピングされた第２薄膜トランジスタを形成する。 （もっと読む）

【課題】 本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】外部環境に対しより安定した光検出機能を有する半導体装置を得ることを課題とする。
【解決手段】第１のフォトダイオードと、遮光された第２のフォトダイオードと、ボルテージフォロワ回路を含む第１の回路群と、第２の回路群と、補正用回路とを有し、第１のフォトダイオードの出力は第１の回路群のボルテージフォロワ回路に入力され、第１の回路群の出力は補正用回路に入力され、第２のフォトダイオードの出力は第２の回路を介して補正用回路に入力される。これら入力を補正用回路にて加算及び減算、もしくはそのいずれか一方を行うことで、第１のフォトダイオードにおける温度に起因した出力変動を除去する。なお、第１のフォトダイオードには開放電圧が出力されるよう基準電位が供給され、第２のフォトダイオードには順方向のバイアスが印加されるよう電位が供給されている。 （もっと読む）

【課題】本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】金属元素を用いて結晶化させた珪素膜を活性層として用いた半導体装置において、金属元素による半導体装置の特性への悪影響を排除する。
【解決手段】 珪素の結晶性を助長する金属元素を用いて結晶化させた結晶性珪素膜を活性層とする半導体装置において、ソース領域またはドレイン領域が形成される領域１１４、１１６に燐をドーピングし、加熱処理を施す。その際、領域１１５に存在する金属元素が、１２０、１２１で示されるように、燐がドーピングされた領域にゲッタリングされる。その結果、チャネル領域または低濃度不純物領域が形成される領域１１７乃至１１９における金属元素の濃度を低くすることができる。 （もっと読む）

【課題】半導体膜のチャネル形成領域の端部の特性がトランジスタの特性へ及ぼす影響を低減することを課題とする。
【解決手段】基板上に半導体膜とゲート絶縁膜と第１の導電膜を順に積層した積層体を形成し、積層体を除去することによって、島状に設けられた複数の積層体とし、島状に設けられた積層体を覆うように絶縁膜を形成し、第１の導電膜の表面と高さが概略一致するように絶縁膜の一部を除去して第１の導電膜の表面を露出させ、第１の導電膜上及び残存した第１の絶縁膜上に第２の導電膜を形成し、第２の導電膜上にレジストを形成し、レジストをマスクとして、第１の導電膜及び第２の導電膜を選択的に除去する。 （もっと読む）

【課題】 同一基板上に薄膜トランジスタと光電変換素子を有する装置において、薄膜トランジスタと光電変換素子の最適な配置、構造等を提供する。
【解決手段】 上記課題を解決すべく、本発明に係る装置は、同一基板上に設けられた第１及び第２の薄膜トランジスタと、前記第１の薄膜トランジスタに電気的に接続された光電変換素子と、を有し、前記第１の薄膜トランジスタ及び前記光電変換素子は、重なっていることを特徴とする。また、他の本発明は、前記第２の薄膜トランジスタのうち、ソース領域又はドレイン領域に電気的に接続された配線上に設けられた、複数の層でなる絶縁膜と、前記複数の層でなる絶縁膜に設けられたコンタクトホールを介して、前記配線に電気的に接続された電極と、を有することを特徴とする。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴ構造で、ホール移動度を向上するとともに、ショットキバリアを低減することが可能な半導体装置を提供する。
【解決手段】ｐ型ＭＯＳダブルゲート構造を有する半導体装置１００は、上面が＜１００＞の結晶面方位のシリコンまたはゲルマニウムからなり、基板１上に第１の結晶面方位＜１１０＞に延びて形成されたｎ型のチャネル層２と、このチャネル層２と第１の結晶面方位＜１１０＞方向で隣接して基板１上に形成され、チャネル層２とショットキ接合するメタルまたはメタルシリサイドからなるソース層３、ドレイン層４と、第２の結晶面方位＜１１０＞方向に延びて基板１上およびチャネル層２上に形成されたゲート層５と、チャネル層２とゲート層５との間に設けられたゲート絶縁膜６と、を備える。1軸性引張り歪が電流方向と垂直な第２の結晶面方位＜１１０＞方向にチャネル層の側壁に対して加えられている。 （もっと読む）

【課題】基板処理の効率を高めることができるレーザー結晶化法を用いた半導体製造装置の提供を課題とする。
【解決手段】レーザー結晶化の際、複数のレーザー照射装置から照射された複数のレーザー光の重ね合わせを行う。そして、レーザーエネルギー密度と、隣り合うレーザー光のレーザーエネルギー密度のピーク間の距離と、の関係式を導くことで、結晶性の良好な半導体膜が得られるレーザーエネルギー密度の範囲から、レーザー光を重ね合わせることが可能な範囲を算出し、レーザーエネルギー密度の弱い部分を補い、かつ、レーザー光の走査回数を減らすことができる。 （もっと読む）

ハロ領域（２０６、３０６）の一部を除去することにより、あるいは、再成長した半導体材料（２１８、３１８）に基づいて続いて形成される延長領域（２０９Ａ）内にハロ領域（２０６）を形成しないようにすることで、しきい値のロールオフ挙動が非常に改善される。
（もっと読む）

トランジスタ制御回路（７４）であって、ソースゲート薄膜トランジスタ（７０）と、ソースゲートトランジスタの所望の制御を指示する駆動電圧を受けるための入力部と、ソースゲートトランジスタ（７０）に既知の電流を通すための電流源とを備えている。ソースゲートトランジスタに既知の電流が通るときにソースゲートトランジスタに現れるゲート−ソース間電圧を蓄えるための第１のコンデンサ（７８）を備えている。ゲート−ソース間電圧を用いて駆動電圧を変更し、変更された電圧を用いて、ソースゲートトランジスタを制御する。この制御は、トランジスタの動作特性に平行シフトを提供でき、これは、トランジスタの経年劣化、異なる装置間の不均一性、及び温度変動を補償できることが見い出された。 （もっと読む）

【課題】容易に製造可能な構成によりチャネル領域に歪みを与えてチャネル移動度の向上が図られた半導体装置およびその製造方法を提供すること。
【解決手段】表面に半導体領域を有する基板と、前記半導体領域に形成された各半導体素子を分離する素子分離と、前記半導体領域の表層にチャネル領域を規定するように所定の間隔で形成された一対のソース・ドレイン領域と、前記半導体領域上における、前記一対のソース・ドレイン領域に挟まれた領域に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体領域において前記素子分離で分離された素子領域の少なくとも一部に、前記半導体領域と他の元素との化合物として形成され、前記チャネル領域に対して応力を加えて歪みを与えるための応力を発生する応力付与部材と、を備える。 （もっと読む）

深いドレイン領域及びソース領域内の垂直方向のドーパント濃度を変更することによって、金属シリサイド領域（２１７）の形成中の反応作用を制御することができる。この目的を果たすために、金属シリサイド界面のための目標深さ（Ｘ_ｓ）の周囲に、増加したドーパント濃度が形成され、それにより反応速度が減速し、結果として生成される金属シリサイド界面の均一性が改善される。
（もっと読む）