【課題】表示装置に用いられるトランジスタは、より高耐圧なものが求められており、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図る。
【解決手段】チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられたトランジスタを有する半導体装置である。バッファ層は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。 （もっと読む）

【課題】ＳＲＡＭは高速で省電力なメモリであるが、携帯機器等で使用するにはさらなる省電力化が求められる。
【解決手段】オフ抵抗が極めて高いトランジスタを書き込みトランジスタとし、書き込みトランジスタのドレインを書き込みビット線に、ソースをＣＭＯＳインバータの入力に接続し、読み出しトランジスタのドレインを読み出しビット線に、ソースをＣＭＯＳインバータの出力に接続したメモリセルを用いる。書き込みトランジスタのソースにはキャパシタを意図的に設けてもよいが、ＣＭＯＳインバータのゲート容量あるいはＣＭＯＳインバータの正極や負極との間の寄生容量等を用いることもできる。データの保持はこれらのキャパシタに蓄積された電荷によっておこなえるため、ＣＭＯＳインバータの電源間の電位差を０とできる。このため、ＣＭＯＳインバータの正負極間を流れるリーク電流がなくなり、消費電力を低減できる。 （もっと読む）

【課題】トランジスタ特性が優れ、しかも大面積化が容易なボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ、及びその製造方法を提供すること。
【解決手段】第１導電層及び第２導電層からなるソース・ドレイン電極を有するボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、該第１導電層は、塗布法を用いて形成されたものであり、該第１導電層の端部は該第２導電層の端部と比較して電極ブロックの内側に位置している有機薄膜トランジスタ。 （もっと読む）

【課題】Ｓｉ半導体層および／または透明導電膜との間のバリアメタル層を省略しても、低抵抗のオーミック特性を有する電気的接触を確保でき、更に十分な耐熱性を有する表示装置用金属配線膜を提供する。
【解決手段】Ｍｏを２０原子％以上含有しており、且つ、Ｓｉ、Ｎｄ、Ｎｉ、Ｍｎ、Ｍｇ、Ｆｅ、及びＺｎよりなる群から選択される少なくとも一種を５原子％以上含有しているＡｌ合金膜５３と、純ＣｕまたはＣｕ合金膜２８，２９とからなる積層膜であって、前記Ａｌ合金膜が、半導体層３３と直接接続していると共に、前記ＣｕまたはＣｕ合金膜が透明導電膜５５と直接接続している表示装置用金属配線膜。 （もっと読む）

【課題】コンタクトホールの位置合わせが容易で、コンタクト抵抗の低いフィン型の電界効果型トランジスタを有する半導体装置に提供する。
【解決手段】フィン型の電界効果型トランジスタであって、ソース／ドレイン領域５０３の少なくともその幅が最も大きい部分では半導体領域５０２の幅よりも大きく、かつソース／ドレイン領域５０３の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部５１０を有し、該傾斜部表面にシリサイド膜５０４が形成されていることを特徴とする半導体装置とする。 （もっと読む）

【課題】高い膜密度を保ちつつ結晶性を高くした微結晶シリコン膜の作製方法を提供する。
【解決手段】本発明の微結晶シリコン膜の作製方法は、絶縁膜５５上に、第１の条件により混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法で形成し、その上に、第２の条件により第２の微結晶シリコン膜５９をプラズマＣＶＤ法で形成する。第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第１の条件における原料ガスの供給は、堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの堆積性気体の流量より低く、且つ絶縁膜上へのシリコンの堆積より絶縁膜上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。 （もっと読む）

【課題】薄膜トランジスタ基板およびこれの製造方法を開示する。
【解決手段】本発明の薄膜トランジスタ基板は、基板上に形成されたゲート電極、前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層、前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第１オーミックコンタクト層、前記第１オーミックコンタクト層上に形成された第２オーミックコンタクト層および前記第２オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む。 （もっと読む）

【課題】酸化物半導体を用いたパワーＭＩＳＦＥＴを提供する。
【解決手段】半導体層１０１を挟んでゲート電極１０２ａとソース電極１０３ａ、ドレイン電極１０３ｂを形成し、半導体層のうちゲート電極１０２ａとドレイン電極１０３ｂとの間にこれらが重ならない領域を設ける。この領域の長さを０．５μｍ乃至５μｍとする。このようなパワーＭＩＳＦＥＴのドレイン電極とソース電極の間に１００Ｖ以上の電源と負荷を直列に接続し、ゲート電極１０２ａに制御用の信号を入力して使用する。 （もっと読む）

【課題】酸化物半導体を用いて信頼性の優れた半導体装置を提供することを課題の一とする。又は、酸化物半導体を用いて信頼性の優れた発光装置を提供することを課題の一とする。
【解決手段】酸化物半導体を用いたトランジスタのソース電極層又はドレイン電極層に接続された第１の電極と、第１の電極に重畳する第２の電極の間に発光物質を含む有機層を備えた半導体装置において、第２の電極から、水素原子を含む不純物（例えば水分）を還元して水素イオン、又は水素分子を発する活性な導電材料を排除すればよい。特に、水と反応して水素イオン、又は水素分子を発生し難い不活性な導電材料を用いて、酸化物半導体を有する半導体装置を構成すればよい。具体的には、酸化還元電位が標準水素電極に比べて大きい金属、酸化還元電位が標準水素電極に比べて大きい金属同士の合金、乃至酸化還元電位が標準水素電極に比べて大きい導電性の金属酸化物を用いて半導体装置を構成すればよい。 （もっと読む）

【課題】更なるスイッチング動作の高速化を図ることが可能な構造の横型ＩＧＢＴを提供する。
【解決手段】コレクタ電極１２がｐ⁺型領域４ａに対してオーミック接触させられ、かつ、ｐ型領域４ｂに対してショットキー接触させられるようにする。具体的には、コレクタ電極１２とｐ型領域４ｂとの接触部位が確実にショットキー接触となるように、ｐ型領域４ｂの表面上にバリア金属１２ａを配置する。これにより、コレクタ側からのホールの注入を抑制して低注入効率となるようにでき、ライフタイム制御を行わなくてもスイッチング動作を更に高速化することが可能な構造の横型ＩＧＢＴとすることができる。 （もっと読む）

【課題】半導体装置における電界の集中を緩和する。
【解決手段】ゲート電極とドレイン電極を重畳させずに設け、且つ上面において、ゲート電極とドレイン電極の間には電界制御電極が設けられている。そして、ゲート電極と半導体層の間、及び電界制御電極と半導体層の間には、それぞれ絶縁層が設けられており、電界制御電極と半導体層の間に設けられた絶縁層は、ゲート電極と半導体層の間に設けられた絶縁層よりも厚い。さらには、この半導体装置を駆動させるに際して、電界制御電極の電位は、ソース電位以上であってゲート電位より低ければよく、例えば、電界制御電極とソース電位を接続させることでこのような構成を実現することができる。 （もっと読む）

【課題】導体半導体接合を用いた電界効果トランジスタのゼロ電流を低減せしめる構造を提供する。
【解決手段】半導体層１０１とゲート１０５の間に、絶縁物１０４により周囲を覆われた導体もしくは半導体よりなり、半導体層１０１を横切るように形成されたフローティング電極１０２を形成し、これを帯電させることにより、ソース電極１０３ａやドレイン電極１０３ｂからのキャリアの流入を防止する。このため半導体層１０１中のキャリア濃度を十分に低く維持でき、よって、ゼロ電流を低減できる。 （もっと読む）

【課題】酸化安定性と塗布プロセスが適用可能な溶解性を有する有機薄膜トランジスタ用化合物を提供する。
【解決手段】下記式（１）で表わされる有機薄膜トランジスタ用化合物。
（もっと読む）

【課題】電気特性が良好な半導体装置を、生産性高く作製する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を絶縁膜上に形成した後、第２の条件により混相粒を成長させて混相粒の隙間を埋めるように、種結晶上に第１の微結晶半導体膜を形成し、第１の微結晶半導体膜上に、第１の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ結晶性の高い微結晶半導体膜を成膜する第３の条件で第２の微結晶半導体膜を積層形成する。 （もっと読む）

【課題】レジストの広がりを容易に制御して、寄生容量の増加を抑制する。
【解決手段】ゲート電極１１ａａ上に、ゲート絶縁膜１２、第１半導体膜１３、第２半導体膜１４及び金属膜を成膜し、金属膜上にレジストを形成する工程と、レジストから露出する金属膜、及びレジストの薄膜部の下層に配置する金属膜の上層部をエッチングしてソースドレイン形成層１５ａを形成する工程と、レジストＲｂｂから露出するソースドレイン形成層１５ａ及び第２半導体膜１４の温度差に基づいてリフロー処理を行いレジストＲｂｃに変形する工程と、レジストＲｂｃを用いて第１半導体層１３ａ及び第２半導体層形成層１４ａを形成する工程と、レジストＲｂｃを除去した後に、ソース電極及びドレイン電極を形成し、両電極から露出する第２半導体層形成層１４ａをエッチングして第２半導体層１４ｂを形成する工程とを備える。 （もっと読む）

【課題】オフ状態のソース、ドレイン間のリーク電流の低いトランジスタを書き込みトランジスタに用いて、データを長期間にわたり保存する半導体メモリ装置の駆動方法を提供する。
【解決手段】書き込みトランジスタのドレインと素子トランジスタのゲート、および、容量素子の一方の電極を接続したメモリセルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に接続し、キャパシタの他方の電極を読み出しワード線に接続する。そして、容量素子に蓄えられた電荷量を、読み出しワード線の電位を変化させることにより確認し、基準以上に電荷量が減少している場合にはメモリセルのリフレッシュをおこなう。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加
する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有す
るＩＣチップをボンディング等により実装することが困難となり、製造コストが増大する
という問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少
なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジス
タで構成する。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減
する。 （もっと読む）

【課題】酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造を提供する。
【解決手段】ＴＦＴ素子１は、ａ−Ｓｉ膜５上に形成されたＰドープｎ^＋ａ−Ｓｉ膜６と、Ｐドープｎ^＋ａ−Ｓｉ膜６上に形成された１ｎｍ以下のＳｉ酸化膜７を有している。電極配線膜となるＣｕ合金膜８が、Ｓｉ酸化膜７上にスパッタリングにより形成されている。Ｃｕ合金膜８は、０．３〜２．０原子％のＳｎ、Ｉｎ、Ｇａの金属のうち１種以上を含有する。 （もっと読む）

【課題】大気雰囲気下であっても酸化されにくく、機能的にも劣化しにくい電荷注入層を備えた有機薄膜トランジスタを提供する。
【解決手段】ゲート電極２０Ａと、第１のソース／ドレイン電極６０Ａと、第２のソース／ドレイン電極６０Ｂと、前記第１および第２のソース／ドレイン電極と前記ゲート電極との間に設けられる有機半導体層４０と、前記第１および第２のソース／ドレイン電極と前記有機半導体層の間において、前記第１および第２のソース／ドレイン電極に接して配置される電荷注入層５０とを備える有機薄膜トランジスタ１０において、前記電荷注入層は、電荷注入特性を有するイオン性ポリマーを含有する、有機薄膜トランジスタ。 （もっと読む）

【課題】抵抗率の低い不純物元素を有する非晶質半導体を形成する。また、電気特性が良好な半導体装置を、歩留まり高く作製する。
【解決手段】プラズマＣＶＤ法により不純物元素を有する非晶質半導体を形成する方法において、パッシェンの法則で最小放電開始電圧を満たす圧力及び電極間隔において、パルス変調した放電開始電圧を電極に印加することより、抵抗率の低い不純物元素を有する非晶質半導体を形成する。 （もっと読む）