【課題】大型の半導体装置で、高速に動作する半導体装置を提供することを目的する。
【解決手段】単結晶の半導体層を有するトップゲート型のトランジスタと、アモルファスシリコン（またはマイクロクリスタルシリコン）の半導体層を有するボトムゲート型のトランジスタとを同一基板に形成する。そして、各々のトランジスタが有するゲート電極を同じレイヤーで形成し、ソース及びドレイン電極も同じレイヤーで形成する。このようにして、製造工程を削減する。つまり、ボトムゲート型のトランジスタの製造工程に、少しだけ工程を追加するだけで、２つのタイプのトランジスタを製造することが出来る。 （もっと読む）

【課題】電気的特性の向上した半導体装置を製造することが可能な半導体装置製造用基板を提供する。
【解決手段】単結晶半導体基板の一表面上にシリコンと酸素とを組成に含む絶縁膜及びシリコンと窒素とを組成に含む絶縁膜を順に積層形成し、単結晶半導体基板に分離層を形成し、シリコンと酸素とを組成に含む絶縁膜にハロゲンイオンを照射して該シリコンと酸素とを組成に含む絶縁膜にハロゲンを含ませた後、シリコンと窒素とを組成に含む絶縁膜上に絶縁膜を形成する。半導体基板及び支持基板を、半導体基板側から順に積層されたシリコンと酸素とを組成に含む絶縁膜、シリコンと窒素とを組成に含む絶縁膜、及び絶縁膜を間に挟んで重ね合わせて接合し、分離層を境として半導体基板の一部を分離させる。 （もっと読む）

【課題】良好な電気特性を示し、信頼性の高い半導体装置を製造することが可能な半導体装置製造用基板を提供する。
【解決手段】半導体基板の一表面上に熱ＣＶＤ法により第１シリコン酸化膜、シリコン窒化膜、及び第２シリコン酸化膜を順次積層形成した後、半導体基板の所定の深さに脆化層を形成する。半導体基板と、絶縁表面を有する基板と、を、対向させ、半導体基板に形成された第２シリコン酸化膜と支持基板とを接合し、加熱処理を行うことにより、半導体基板を脆化層で分離させ、絶縁表面を有する基板上に半導体基板から分離された半導体膜を残存させる半導体装置製造用基板の作製方法である。 （もっと読む）

シリサイド形成金属を含むインクを用いて、コンタクト形成方法、そのコンタクト及び局所相互接続を含むダイオード及び／又はトランジスタ等の電気デバイスとその形成方法に関する。コンタクト形成方法は、露出したシリコン表面上にシリサイド形成金属インクを堆積させるステップと、インクを乾燥させ、シリサイド形成金属前駆体を形成するステップと、シリサイド形成金属前駆体及びシリコン表面を加熱して、金属スイサイドコンタクトを形成するステップとを含む。任意選択的に、露出したシリコン表面に隣接する誘電体層上に、金属前駆体インクを選択的に堆積させて、金属含有相互接続を形成できる。更に、１つ又は複数のバルク導電性金属を、残りの金属前駆体インク及び／又は誘電体層上に堆積させてもよい。かかる印刷したコンタクト及び／又は局所相互接続を用いて、ダイオード及びトランジスタ等を作製できる。 （もっと読む）

【課題】支持基板として半導体層とは異種の材料を用いた場合にも、実用に耐えうる結晶半導体層を備えた半導体基板と、当該半導体基板を用いた半導体装置を提供する。
【解決手段】半導体基板は、支持基板と単結晶半導体層の間に接合面を形成する接合層、窒素含有絶縁材料で形成されるバリア層、窒素濃度が２０原子％未満であって水素を１〜２０原子％含む絶縁材料で形成される緩和層、ハロゲンを含有する絶縁層を有する。上記構成を少なくとも一部に有し、マイクロ波プラズマ気相成長法によりＳｉＨ_４とＮ_２Ｏを原料ガスとして作製されたゲート絶縁層が単結晶半導体層と接する構成とする。 （もっと読む）

【課題】酸化物半導体を用いたボトムゲート型薄膜トランジスタにおいて、ソース電極、ドレイン電極と酸化物半導体層のオーミックコンタクトが良好な薄膜トランジスタを製造する方法を提供する。
【解決手段】基板１上に、ゲート電極２、ゲート絶縁膜３、酸化物半導体層４、第１の絶縁膜５、ソース電極７、ドレイン電極８、第２の絶縁膜９を少なくとも有する薄膜トランジスタの製造方法において、酸化物半導体層４の上に第１の絶縁膜５を酸化性ガスが含まれない雰囲気で形成することで、酸化物半導体層４が低抵抗化されたコンタクト領域６とする工程と、酸化物半導体層４のチャネル領域を含む面の上に第２の絶縁膜９を酸化性ガスが含まれる雰囲気で形成することで、チャネル領域を高抵抗化する工程とを実施する。 （もっと読む）

【課題】基板上にＣＭＩＳＦＥＴを備えた半導体装置において、Ｇｌｏｂａｌ Ｓｔｒａｉｎによる応力印加を有効に活用しつつ、回路のスイッチ動作速度の低下を生じさせない半導体装置を提供する。
【解決手段】基板の一方の面に形成される第１の素子領域と、基板の他方の面に形成される第２の素子領域と、第１の素子領域と第２の素子領域との間の、比誘電率が３．９よりも低い絶縁層とを備え、第１の素子領域にｎ型ＭＩＳＦＥＴが形成され、第２の素子領域にｐ型ＭＩＳＦＥＴが形成され、絶縁層中を貫通する配線によって、第１の素子領域と第２の素子領域とが電気的に接続され、第１の素子領域が形成される面が凸形状、第２の素子領域が形成される面が凹形状となるように基板が湾曲していることを特徴とする半導体装置。 （もっと読む）

【課題】セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板（１２０）のバルク半導体領域（１１６）とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成する方法が提供される。
【解決手段】第１の開口部（２２８）は、トレンチ分離領域（１２４）の上を覆う共形層（１２６）に形成される。トレンチ分離領域（１２４）は、基板（１２０）のＳＯＩ層（１０８）と端部を共有してもよい。誘電体層（１１４）は、共形層（１２６）およびトレンチ分離領域（１２４）の上面を覆って付着されるのが望ましい。次に、誘電体層（１１４）および共形層（１２６）の第１の開口部（２２８）を通って延びる第２の開口部（４１６）を形成することができる。バルク半導体領域（１１６）の一部および共形層の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）は、第２の開口部（４１６）内に露出されるのが望ましい。その後、第２の開口部（４１６）は、金属または半導体のうちの少なくとも１つで充填されて、バルク半導体領域（１１６）および共形層（１２６）の上面（１２８、３２８、４１４ａ、４１４ｂ、５１４）の露出部分とコンタクトする導電素子（１１０、３１０、４１０ａ、４１０ｂ、５１０）を形成することができる。 （もっと読む）

【課題】水素イオン注入法により、ベース基板がガラス基板のような耐熱性の低い基板でなり、表面の平坦性が高く、１００ｎｍ以下の薄い半導体層を有するＳＯＩ基板を作製する。
【解決手段】接合層を介して半導体基板とベース基板を貼り付ける。加熱処理を行い、半導体基板を分割することで、半導体基板から分離された半導体層が固定されたベース基板を得ることができる。この半導体層にレーザ光を照射し、溶融させることで、半導体層の表面の平坦性を向上させ、かつその結晶性を回復させる。レーザ光の照射の後、半導体層をエッチングなどにより薄くする。以上の工程を経ることで、ベース基板上に厚さ１００ｎｍ以下の単結晶半導体層を有するＳＯＩ基板を作製することができる。 （もっと読む）

【課題】不純物による半導体層の汚染を防ぎ、支持基板と半導体層との接合強度を高めることができる半導体基板の製造方法を提供する。
【解決手段】半導体基板の表面に第１のハロゲンを含む酸化膜を形成し、第２のハロゲンのイオンを照射することによって半導体基板中に分離層を形成すると共に第２のハロゲンを半導体基板に含ませ、水素を含む絶縁膜を挟んで半導体基板と支持基板とを重ね合わせた状態で加熱処理を行って、分離層で半導体基板の一部を分離させることにより、支持基板上に第２のハロゲンを含む半導体層を設ける。 （もっと読む）

【課題】 動作時のオン抵抗を充分に小さくすることが可能な高耐圧のＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】 ｐ型ＧａＮチャネル層１６がその上下をｎ型ＧａＮソース層１８及びｎ型ＧａＮドレイン層１４によって挟まれた積層構造をメサ形状に加工してその側面に傾斜面を形成し、この傾斜面におけるｐ型ＧａＮチャネル層１６の傾斜した側面上にＳｉＯ_２ ゲート絶縁膜２４を介してゲート電極４０Ｇａ、４０Ｇｂを設けている。即ち、ｐ型ＧａＮチャネル層１６の傾斜した側面をチャネル領域としている。このため、そのチャネル長をｐ型ＧａＮチャネル層１６の厚さによって制御することが可能となり、容易かつ高精度に短チャネル長化を達成することができる。 （もっと読む）

【課題】作製コストを低減しつつ、高速動作が可能な回路を設けた半導体装置の作製方法を提供することを課題とする。
【解決手段】単結晶半導体基板の表面から所定の深さにイオンドーピング層を形成し、単結晶半導体基板上に第１の絶縁層を形成し、絶縁性基板上の一部に第２の絶縁層を形成し、第２の絶縁層上に非単結晶半導体層を形成し、第１の絶縁層を介して、単結晶半導体基板を絶縁性基板の第２の絶縁層が形成されていない領域に接合させ、単結晶半導体基板を、イオンドーピング層において分離させることにより、絶縁性基板上に単結晶半導体層を形成する。 （もっと読む）

【課題】レーザ光照射による処理で高品質なシリサイド膜を形成し、絶縁基板に形成された電気的特性のばらつきの小さい電界効果型トランジスタの微細化と高性能化を実現する。
【解決手段】絶縁基板上に形成された一対の不純物領域及びチャネル形成領域を有する島状の半導体膜において、一対の不純物領域上に第１の金属膜を形成し、ゲート絶縁膜を介してチャネル形成領域上に位置するゲート電極上に反射膜として機能する第２の金属膜を形成する。第１の金属膜にレーザ光を照射して、第２の金属膜が形成された領域においてレーザ光を反射させ、且つ、一対の不純物領域において選択的に島状の半導体膜と第１の金属膜とを反応させる。 （もっと読む）

【課題】チャネルが形成される部分における分極電荷の発生を抑えると共に、ブレークダウンの発生を抑制できる、窒化物半導体素子およびその製造方法を提供すること。
【解決手段】電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が積層された窒化物半導体積層構造部２を備えている。窒化物半導体積層構造部２には、ドレイントレンチ６が形成されることにより、メサ積層部８が形成されている。メサ積層部８の壁面９は、ｎ型ＧａＮ層５の頂面５ａとの境界付近に位置する上側端部１１と、ｎ型ＧａＮ層３の上面３ａとの境界付近に位置する下側端部１２と、上側端部１１と下側端部１２との間に位置する中央部１０とを有している。より具体的には、壁面９は、全体として傾斜角度の異なる複数の平面形状の傾斜部分１７〜２７を有している。そして、この壁面９には、ゲート絶縁膜１５を挟んで、ゲート電極１６が対向配置されている。 （もっと読む）

【課題】微細加工技術に依拠するのみでなく、半導体集積回路の高性能化を図ることを目的とする。また、半導体集積回路の低消費電力化を図ることを目的とする。
【解決手段】第１導電型のＭＩＳＦＥＴと第２導電型のＭＩＳＦＥＴとで単結晶半導体層の結晶方位又は結晶軸が異なる半導体装置を提供する。結晶方位又は結晶軸は、それぞれのＭＩＳＦＥＴにおいてチャネル長方向に走行するキャリアの移動度が高くなるように配設される。このような構成とすることで、ＭＩＳＦＥＴのチャネルを流れるキャリアにとって移動度が高くなり、半導体集積回路の動作の高速化を図ることができる。また、低電圧で駆動することが可能となり、低消費電力化を図ることができる。 （もっと読む）

【課題】耐熱温度が低い基板を用いた場合でも結晶半導体層を備えた半導体装置を歩留まり高く作製する方法を提供することを目的とする。
【解決手段】半導体基板の一部に溝を形成し、凸部を有する半導体基板を形成し、当該凸部を覆うように接合層を形成する。また、接合層を形成する前において、凸部となる半導体基板に加速されたイオンを照射して、脆弱層を形成する。接合層及び支持基板を接合させた後、半導体基板を分離する熱処理を行うことで支持基板上に半導体層を設ける。当該半導体層を選択的にエッチングして、半導体素子を形成し半導体装置を作製する。 （もっと読む）

【課題】貼り合わせ不良を防止できるＳＯＩ基板の製造方法を提供する。
【解決手段】半導体基板の所定の深さの領域に脆化層を形成し、半導体基板上に絶縁層を形成し、半導体基板の外縁を脆化層よりも深い領域まで絶縁層側から選択的にエッチングし、半導体基板と、絶縁表面を有する基板と、を、絶縁層を挟んで重ね合わせて接合する。半導体基板を加熱して、絶縁表面を有する基板上に半導体層を残して、半導体基板を脆化層で分離する。 （もっと読む）

【課題】電界効果型トランジスタのリーク電流を低減し、寿命の向上を図るための簡便な修復方法を提供することを課題とする。また、作製コストの増加を抑え、消費電力が小さく、且つ信頼性の高い半導体装置を提供することを課題とする。
【解決手段】ソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加える。または、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電気的な衝撃を加える。これにより、リークパスを絶縁化し、リーク電流を低減することができる。なお、上記の電気的な衝撃は、静電気等の電気パルスであっても良いし、直流電圧、交流電圧、直流電流、交流電流等であっても良い。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合であっても接合強度を高めることができる半導体基板の製造方法を提供する。
【解決手段】ハロゲンを含む酸化性雰囲気であって支持基板の歪み点以上の温度で熱処理を行うことにより半導体基板の表面に絶縁膜で被覆する。また半導体基板に分離層を形成する。支持基板には、支持基板の歪み点以下の温度でブロッキング層を形成する。その後、半導体基板と支持基板とを酸化シリコン膜を挟んで重ね合わせた状態で支持基板の歪み点以下の温度で加熱処理を行って、分離層で半導体基板の一部を分離させることにより、支持基板上に単結晶半導体層を設ける。 （もっと読む）

【課題】リーク電流を抑制すると共に小型化が可能である液晶表示装置を提供する。
【解決手段】石英基板２０にＷｓｉ層２１及びＳｉＯ_２層２２を介して、チャネル領域６ソース領域７、データライン側ＬＤＤ領域８、ドレイン領域９及び画素電極側ＬＤＤ領域１０を有する薄膜トランジスタ素子を形成するにあたって、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の一部をＳｉＯ_２層で形成した凸部１１の側面に形成する。 （もっと読む）