【課題】ＥＳＤ耐性の向上を図ったＳＯＩ構造の半導体装置を得る。
【解決手段】ＳＯＩ構造の半導体装置の入出力保護回路において、外部端子に対し、各々が並列に逆方向バイアス接続される複数のＮＭＯＳトランジスタそれぞれのドレイン抵抗の単位チャネル幅抵抗値を、順方向バイアス接続時のＨＢＭサージ耐圧と同程度のＨＢＭサージ耐圧が得られるように設定する。 （もっと読む）

【課題】大面積基板に、高性能な半導体素子、及び集積回路を高スループットで生産性よく作製することを目的とする。
【解決手段】単結晶半導体基板（ボンドウエハー）より単結晶半導体膜を転置する際、単結晶半導体基板を選択的にエッチング（溝加工ともいう）し、作製する半導体素子の大きさに複数に分割された単結晶半導体層を、異種基板（ベース基板）に転置する。従って、ベース基板には、複数の島状の単結晶半導体層（ＳＯＩ層）を形成することができる。さらに、ベース基板上に形成された単結晶半導体層に対して、エッチングを行い、ＳＯＩ層の形状を修正し精密に制御する。 （もっと読む）

【課題】大面積化を可能とし、生産性を向上させることができるＳＯＩ基板の構造及びその製造技術を提供する。
【解決手段】第１単結晶シリコン基板を分断して、チップサイズの第２単結晶シリコン基板を形成する工程Ａと、第２単結晶シリコン基板の一表面上に絶縁層を形成し、第２単結晶シリコン基板に脆化層を形成する工程Ｂと、絶縁表面を有する基板と第２単結晶シリコン基板とを、絶縁層を間に介して貼り合わせ、熱処理することにより、脆化層に沿って第２単結晶シリコン基板を分断し、絶縁表面を有する基板上に単結晶シリコン薄膜を形成する工程Ｃと、を行う。 （もっと読む）

【課題】コンタクト抵抗の低減を図る。
【解決手段】基板上に、導電層４０２と、透明電極９ａと、前記導電層と透明電極との間に形成される層間絶縁膜４４と、前記導電層と前記透明電極とをコンタクト部において電気的に接続するために前記層間絶縁膜に開孔されたコンタクトホール８９と、少なくとも前記コンタクト部において、前記導電層と前記透明電極との間に設けられる酸化チタン膜１７と、を具備したことを特徴とする。 （もっと読む）

【課題】半導体膜の活性化を効果的に行う半導体装置の作製方法を提供することを課題とする。
【解決手段】基板上に剥離層を形成し、前記剥離層上に第１の絶縁膜を介して半導体膜を形成し、前記半導体膜上に第２の絶縁膜を介して第１の導電膜を形成し、前記第１の導電膜をマスクとして、前記半導体膜に選択的に不純物元素を導入し、前記第１の導電膜及び前記半導体膜を覆うように第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の導電膜を形成し、前記第２の導電膜を覆うように第３の絶縁膜を形成し、前記基板を剥離して前記第１の絶縁膜を露出させ、前記第１の絶縁膜の露出面側から前記半導体膜にレーザー光を照射する。 （もっと読む）

【課題】十分な耐圧を有し、高性能化を実現することができ、しかも容易なプロセスで形成することのできる半導体装置、およびそれを備えた電気光学装置、電子機器を提供する。また、駆動電圧の異なる半導体装置を備えた電気光学装置および電子機器を高性能化する。
【解決手段】ゲート絶縁膜２は、半導体層１ａの表面を覆う下層ゲート絶縁膜２ａと、下層ゲート絶縁膜２ａの表面を覆う表層ゲート絶縁膜２ｂとによって形成され、表層ゲート絶縁膜２ｂには下層ゲート絶縁膜２ａの表面に到達する開口部２ｃが形成され、開口部２ｃの縁２ｅが半導体層１ａの縁１ｓよりも内側に形成され、半導体層１ａの周縁部は下層ゲート絶縁膜２ａおよび表層ゲート絶縁膜２ｂの双方によって覆われ、半導体層１ａの中央部は開口部２ｃによって露出した下層ゲート絶縁膜２ａによって覆われていることを特徴とする半導体装置。 （もっと読む）

【課題】歩留まり良く製造することができ、特性のばらつきを抑制することができる半導体装置の構造及び製造技術を提供する。
【解決手段】島状の半導体層を形成し、該半導体層上に酸化膜を用いて第１絶縁層を形成し、該第１絶縁層上に窒化膜を用いて第２絶縁層を形成し、半導体層上に、第１絶縁層及び第２絶縁層を介してゲート電極を形成し、該ゲート電極を覆うように酸化膜を用いて第３絶縁層を形成し、第３絶縁層を選択的にエッチングして、ゲート電極の側面にサイドウォール絶縁層を形成する。 （もっと読む）

【課題】例えば、画素スイッチング用ＴＦＴを形成する際に生じる熱応力に起因して発生する膜はがれを低減する。
【解決手段】熱伝導膜１２ａによれば、ＴＦＴ３０を形成する際のレーザ照射によって生じる熱が下側遮光膜１１ａ及び下地絶縁膜１２０に伝わらないように逃がすことが可能である。したがって、熱伝導膜１２ａによれば、熱伝導膜１２ａを形成しない場合に比べて、下側遮光膜１１ａ及び下地絶縁膜１２０間に作用する熱応力を低減できる。 （もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタにおける窒化物半導体積層構造部５には、ｎ型ＧａＮ層６、ｐ型ＧａＮ層７およびｎ型ＧａＮ層８に跨る壁面１６を側面とするメサ状積層部１５が形成されている。メサ状積層部１５の壁面１６には、ゲート絶縁膜９が形成され、このゲート絶縁膜９上にはゲート電極１０が形成されている。また、ｎ型ＧａＮ層６（引き出し部１９）にはドレイン電極１２が形成され、ｎ型ＧａＮ層８の上面にはソース電極１１が形成されている。そして、メサ状積層部１５は、窒化物半導体積層構造部５に形成された高転位領域１８および低転位領域１７のうち、低転位領域１７に形成されている。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層（チャネル層）に対してコンタクト電極を良好にオーミック接触させることができる窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる電界効果トランジスタの製造工程において、まず、基板１２の上にｎ型ＧａＮ層２およびｐ型ＧａＮ層３が形成される。次いで、このｐ型ＧａＮ層３の上に、コンタクト電極１５が形成される。コンタクト電極１５が形成された後には、ｐ型ＧａＮ層３からコンタクト電極１５上に至る領域にｎ型ＧａＮ層４が形成され、このｎ型ＧａＮ層４の表面からコンタクト電極１５に至るコンタクトホール１４が形成される。そして、このコンタクトホール１４にソース電極１１が埋め込まれる。 （もっと読む）

【課題】メモリを有するＲＦＩＤにおいて、プロセスもしくは回路面積を増大させることなくアンテナの配置を行うことを課題とする。
【解決手段】メモリを中央に配置し、メモリ共通電極を囲むようにアンテナの配線を行う。さらに、メモリ共通電極とアンテナの距離は５００μｍ以上、好ましくは１０００μｍ以上離して配置する。このような構成により、メモリ共通電極とアンテナとを共通の絶縁層上に形成することが可能となり、余剰プロセスを防ぐことができる。 （もっと読む）

【課題】枚葉式の基板処理装置におけるウェット処理において、基板に帯電する電荷量を抑制することが可能な電気光学装置の製造方法を提供することを目的とする。
【解決手段】電気光学装置用の基板を鉛直軸周りに回転し、該基板の一方の面に対して複数の処理液を順次供給することにより前記基板を処理し、該処理中において前記基板側に開口した環状の複数の処理液案内部が上下方向に多段に配置されて構成される処理液回収手段により、前記基板から飛散する処理液を回収する電気光学装置の製造方法において、前記処理液回収手段の最も上方に設けられた前記処理液案内部のみにより、前記複数の処理液を回収し、前記処理液案内部に連通する複数の処理液回収経路を、前記回収された複数の処理液に応じて経路切換手段により切り換えることで、前記回収された複数の処理液を種類ごとに分離する。 （もっと読む）

【課題】無線信号から生成できる電流値及び電圧値の範囲内で駆動できるメモリを搭載した半導体装置を提供することを課題とする。また、半導体装置製造後に書き込みをいつでも行える追記型のメモリを提供することも課題とする。
【解決手段】絶縁性を有する基板上にアンテナと、アンチヒューズ型のＲＯＭと、駆動回路とを形成する。アンチヒューズ型のＲＯＭを構成する一対の電極のうち、もう一方の電極も駆動回路を構成するトランジスタのソース電極及びドレイン電極と同じ工程、且つ、同じ材料で形成する。 （もっと読む）

【課題】ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶表示パネルにおいて、ＴＦＴの下側からの光に対する遮光性能とＴＦＴのスイッチング特性とを改善する。
【解決手段】一対の第１及び第２基板（１、２）間に挟持された液晶（５０）と、第１基板にマトリクス状に設けられた画素電極（１１）と、これをスイッチング制御するＴＦＴ（３０）とを備えた液晶表示パネル（１００ｂ）において、ＴＦＴに対向する位置において第１基板とＴＦＴとの間に高融点金属からなる遮光層（３ｂ）を設け、この遮光層に重ねて多結晶シリコン層（４ｂ）を設ける。 （もっと読む）

【課題】不揮発性メモリセル、並びに薄膜トランジスタ及びそれらを含む回路を様々な基板上に作成する方法を提供する。
【解決手段】この不揮発性メモリセルは、同一水平レベルにおいて所定の距離で離間している第１及び第２の半導体アイランドであって、第１の半導体アイランドが制御ゲート２を構成し、第２の半導体アイランドがソース端子及びドレイン端子を構成する、当該第１及び第２の半導体アイランドと、第１の半導体アイランドの少なくとも一部の上のゲート誘電体層と、第２半導体アイランドの少なくとも一部の上のトンネリング誘電体５層と、ゲート誘電体４層とトンネリング誘電体層の少なくとも一部の上のフローティングゲート７と、制御ゲート２並びにソース端子及びドレイン端子に電気的に接触する金属層と、を備える。一つの効果的な実施形態では、不揮発性メモリセルを、「全プリント」加工技術を使用して製造することができる。 （もっと読む）

【課題】 半導体ナノワイヤによるチャネル（半導体ナノワイヤ・チャネル）及びドープされた半導体ソース及びドレイン領域を有する電界効果トランジスタ（ＦＥＴ）提供すること。
【解決手段】 ＦＥＴチャネルを形成する半導体ナノワイヤと、半導体ナノワイヤから半径方向のエピタキシによって形成されるドープされたソース及びドレイン領域を有するＦＥＴが開示される。トップ・ゲート型及びボトム・ゲート型のナノワイヤＦＥＴが論じられる。ソース及びドレインの形成には、選択的又は非選択的エピタキシを用いることができる。 （もっと読む）

【課題】接合により形成された単結晶半導体層を有する半導体装置において、単結晶半導体層の接合によって生じる表面段差を低減する。
【解決手段】誘電体基板３３に支持された第１および第２の半導体素子１００Ａ、１００Ｂを備える半導体装置２００の製造方法であって、（ｃ）単結晶半導体基板１の第１主面Ｓ１における半導体素子形成領域Ｔ１、Ｔ２に、活性層領域２５Ａ、２５Ｂとをそれぞれ形成する工程と、（ｄ）単結晶半導体基板１に剥離用物質２７を注入することにより、単結晶半導体基板１における素子分離領域１０よりも第２主面Ｓ２の側に剥離層２８を形成する工程と、（ｅ）単結晶半導体基板１における剥離層２８よりも第２主面Ｓ２の側に位置する部分１ｂを、単結晶半導体基板１から剥離することにより、半導体素子形成領域Ｔ１、Ｔ２を含む単結晶半導体層１ａを得る工程と、（ｆ）単結晶半導体層１のエッチングまたは研磨を行う工程とを包含する。 （もっと読む）

【課題】ＥＳＤなどによって外部から流入したサージ電流がダイレクトに支持基板に流入してしまうことを防止する。
【解決手段】半導体装置１は、ＳＯＩ層１１ａをアクティブ領域１０４Ａとフィールド領域とに区画する素子分離絶縁膜１１Ａと、フィールド領域に形成された抵抗素子１３と、ＳＯＩ基板１１上に形成された１層以上の層間絶縁膜（１２−１及び／又は１２−２）と、層間絶縁膜上に形成された基板コンタクト用グランド端子ＧＮＤ２と、素子分離絶縁膜１１ＡとＢＯＸ層１１ｂとを貫通して支持基板１１ｃと電気的に接続された基板コンタクト１５−１ａと、基板コンタクト１５−１ａと抵抗素子１３とを電気的に接続する第１配線（１６−１ａ、１５−１ｂ）と、抵抗素子１３と基板コンタクト用グランド端子ＧＮＤ２とを電気的に接続する第２配線（１５−１ｃ、１６−１ｂ、１５−２、１６−２）とを有する。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜１３１〜１３４と、ゲート絶縁膜と、ゲート電極１０３〜１０６とを有する薄膜トランジスタ１１８〜１２１と、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホール１４２を含む第１のコンタクトホールと、ソース領域またはドレイン領域の他方に達する第２のコンタクトホール１４１とを有し、第２のコンタクトホール１４１の径は、第１のコンタクトホールに含まれる複数のコンタクトホール１４２のそれぞれの径より大きく、第１のコンタクトホール１４２の底面積の合計と、第２のコンタクトホール１４１の底面積は等しい半導体装置に関するものである。 （もっと読む）

【課題】 本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）