【課題】小型化の増進を可能にするとともに、実現が容易な、対向電極を備えた電界効果トランジスタの製造方法を提供する。
【解決手段】ゲート電極９ソースコンタクト１２，ドレインコンタクト１３、および対向電極コンタクトの輪郭描写パターンを含むエッチングマスクが、セミコンダクタ・オン・インシュレータ型の基板上に形成される。基板は、誘電体５の層およびゲート材料により覆われる。対向電極コンタクトは、ゲート電極９のパターン内に配置される。ゲート材料は、ゲート電極９、ソースコンタクト１２およびドレインコンタクト１３、ならびに対向電極コンタクトを画定するためにエッチングされる。支持基板２の一部分は、対向電極コンタクト領域のパターンの中を通って解放される。導電性材料２２が支持基板２の自由部分上に堆積されて、対向電極コンタクトを形成する。 （もっと読む）

【課題】半導体層が効率良く平坦化されたＳＯＩ基板を提供することを課題の一とする。また、当該ＳＯＩ基板を用いた半導体装置を提供することを課題の一とする。
【解決手段】ボンド基板に加速されたイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に絶縁層を形成し、絶縁層を介してボンド基板とベース基板を貼り合わせ、熱処理により、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成し、半導体層の表面と、該半導体層と同じ半導体材料でなる半導体ターゲットとが対向するように配置し、半導体層の表面と半導体ターゲットとに、交互に希ガスイオンを照射することで、半導体層の表面の平坦化を図るＳＯＩ基板の作製方法である。 （もっと読む）

【課題】不揮発性記憶装置と揮発性記憶装置の双方のメリットを享受する記憶装置を提供する。
【解決手段】基板または基板上に設けられた第１のトランジスタと、第１のトランジスタよりも上に設けられた第２のトランジスタを有する半導体装置において、第１のトランジスタと第２のトランジスタの少なくとも一部を重畳させ、第１のトランジスタのゲート電極と、第２のトランジスタのソース電極またはドレイン電極を電気的に接続させる。第１のトランジスタとしてはシリコン単結晶により設けられたものが好ましく、第２のトランジスタとしてはオフ電流が極端に小さい酸化物半導体により設けられたものが好ましい。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】表示装置の形成方法は、基板上に下地絶縁層を設け、その層上に配線パターンに沿った第１の銅拡散防止層を設ける。次に、その第１の銅拡散防止層上面に第１の銅拡散防止層の幅より僅かに狭い銅配線層を積層し、銅配線層の全表面を覆うように、第２の金属拡散防止層を設ける方法である。 （もっと読む）

【課題】簡潔な方法で、ＳｅＯＩ基板上の半導体デバイスの半導体領域に接続するラインを提供すること。
【解決手段】第１の側面によると、本発明は埋め込み絶縁層（３、ＢＯＸ）によってベース基板（２）から隔離された半導体材料の薄い層（１）を含むＳｅＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に作製された半導体デバイスに関し、デバイスは、薄い層内に第１の伝導領域（１、Ｄ１、Ｓ、Ｅ）と、ベース基板内に第２の伝導領域（５、ＢＬ、ＳＬ、ＩＬ）とを含み、接触（Ｉ１、Ｉ２、Ｉ_Ｎ、Ｉ_Ｐ）は絶縁層を貫通して第１の領域と第２の領域を接続する。第２の側面によると、本発明は第１の側面に関する半導体デバイスの製作プロセスに関する。 （もっと読む）

【課題】本発明の一態様は、酸化物半導体を用いたデバイスにおいて高い移動度を達成し、信頼性の高い表示装置を提供する。
【解決手段】表面と略垂直な方向にｃ軸が配向する結晶領域を有する酸化物半導体層を形成し、酸化物半導体層上に接する酸化物絶縁層を形成し、第３の加熱処理を行うことにより、酸化物半導体層に酸素を供給し、酸化物絶縁層上に、水素を含む窒化物絶縁層を形成し、第４の加熱処理を行うことにより、少なくとも酸化物半導体層と酸化物絶縁層の界面に水素を供給する。 （もっと読む）

サブストレートとサブストレートの上に形成された半導体ボディを有する半導体デバイスである。半導体ボディはソース領域とドレイン領域を有している。ソース領域、ドレイン領域、またはその組み合わせは、第一の側面、第二の側面、及び上面を有している。第一の側面は第二の側面と向かい合っており、上面は底面と向かい合っている。ソース領域、ドレイン領域、またはその組み合わせは、実質的に全ての第一の側面の上に、実質的に全ての第二の側面の上に、そして上面の上に、形成されたメタル層を有している。
（もっと読む）

【課題】ベース基板（例えばガラス基板）と半導体基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。
【解決手段】溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する。 （もっと読む）

【課題】ゲート絶縁膜の絶縁破壊を抑制または防止できる構造を有する窒化物半導体素子を提供する。
【解決手段】電界効果トランジスタ１（窒化物半導体素子）は、窒化物半導体の積層構造部３と、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、ガードリング層１１とを含む。積層構造部３は、ｎ型ＧａＮ層４，５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７を積層して構成されている。ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。ゲート電極１６は、ゲート絶縁膜１５を挟んでｐ型ＧａＮ層６に対向している。ガードリング層１１は、ｐ型ＧａＮ層６における壁面９に間隔を開けて対向するようにｎ型ＧａＮ層５上に形成されたｐ型ＧａＮ層からなる。 （もっと読む）

【課題】高解像度のイメージングセンサにおいても、十分な光電流を得ることができる半導体装置を提供する。
【解決手段】薄膜ダイオード２００Ａは、第１および第２半導体領域２３３、２３４を有する第１半導体層２３０と、第１半導体層２３０上に形成された第２および第３半導体層２３６、２３８と、第１および第２コンタクトホール２４１、２４２とを有する。第１半導体領域２３３は、第１導電型不純物を含有し、第２半導体領域２３６および第３半導体層２３８は、第２導電型不純物を含有し、第２半導体層２３６は、第２導電型不純物とは異なる第３導電型不純物を含有し、第２および第３半導体層２３６、２３８は、選択成長により形成され、第２半導体領域２３４は第２コンタクトホール２４２に整合している。 （もっと読む）

【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】半導体材料を含む基板に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の第２のゲート電極と、第２のゲート電極上の第２のゲート絶縁層と、第２のゲート絶縁層上の酸化物半導体層と、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、を有する第２のトランジスタと、を有する半導体装置である。 （もっと読む）

【課題】従来のメモリ素子とは異なり、軟化又は溶融といった状態変化を利用したメモリ素子を提供し、メモリ容量が増大されたメモリ装置を提供することを課題とする。
【解決手段】一対の電極間に、ガラス転移温度が異なる複数のメモリ材料層を積層させたメモリ素子である。ガラス転移温度は１０℃以上の差があると好ましい。このようなメモリ素子に電圧を印加することで、複数のメモリ材料層を一つずつ軟化又は溶融させる。このような構成により、メモリ容量が３値以上となり増大される。 （もっと読む）

【課題】ベース基板（例えばガラス基板）とボンド基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて半導体装置の歩留まりを向上することを目的の一とする。
【解決手段】ボンド基板にイオンを添加して該ボンド基板に脆化領域を形成し、ベース基板にレーザー光の照射による複数の凹凸部を形成し、絶縁層を介してボンド基板とベース基板とを貼り合わせる際に、複数の凹凸部をボンド基板とベース基板との位置合わせの指標として用いると共に、複数の凹凸部の一を含む領域に、ボンド基板とベース基板とが貼り合わない領域であってその外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）

【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。 （もっと読む）

【課題】平坦性を確保しつつ、結晶性の高い半導体膜を有する、ＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】分離により絶縁膜上に単結晶の半導体膜を形成した後、該半導体膜の表面に存在する自然酸化膜を除去し、半導体膜に対して第１のレーザ光の照射を行う。第１のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を７以上、より好ましくは１０以上１００以下とする。そして、第１のレーザ光の照射を行った後、半導体膜に対して第２のレーザ光の照射を行う。第２のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を０より大きく２以下とする。 （もっと読む）

【課題】特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光センサ光電変換装置を有する半導体装置を提供することを目的の一とする。
【解決手段】光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備える半導体装置を提供する。 （もっと読む）

【課題】寄生抵抗の低下を図る。
【解決手段】半導体装置は、半導体基板１０と、前記半導体基板上のソース／ドレイン領域に形成された第１半導体層１１と、前記第１半導体層上に形成された第１部分１２ａと、前記ソース／ドレイン領域の間に位置するチャネル領域に形成された第２部分１２ｂとを有する第２半導体層１２と、前記第２半導体層の前記第１部分上に形成された第３半導体層１３と、前記第２半導体層の前記第２部分の周囲に絶縁膜２１を介して形成されたゲート電極２２と、前記第１半導体層、前記第２半導体層の第１部分および前記第３半導体層内に形成されたコンタクトプラグ３１と、を具備し、前記第２半導体層内における前記コンタクトプラグの径は、前記第１半導体層及び前記第３半導体層内における前記コンタクトプラグの径より小さい。 （もっと読む）

【課題】半導体膜の結晶性若しくは表面の平坦性、又は結晶性及び表面の平坦性を高めることのできるレーザ照射装置を提供することを目的の一とする。
【解決手段】レーザ発振器と、レーザ発振器から射出されたレーザ光を線状に成形する光学系と、光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、ステージは、支持台上に、ヒータ、不純物吸着材及び被照射物を載置する載置台が順に固定されているレーザ照射装置を用いて、絶縁表面上に設けられた半導体膜にレーザ光を照射し、半導体膜を結晶化する。 （もっと読む）

【課題】半導体基板上に容易なプロセスにより、微細で、高速なＳＯＩ構造の縦型のＭＩＳＦＥＴを得ること。
【解決手段】半導体基板1上に酸化膜2を介して、下部に配線層3を有する自己整合の横及び縦方向エピタキシャル半導体層からなる凸状構造の半導体層6が設けられ、凸状構造の半導体層6は素子分離領域埋め込み絶縁膜4及び酸化膜2により島状に絶縁分離されている。凸状構造の半導体層6の上部には高濃度及び低濃度ドレイン領域10、9が設けられ、下部には高濃度及び低濃度ソース領域7、8が設けられ、側面にはゲート酸化膜11を介してゲート電極12が設けられ、高濃度ドレイン領域10、下層配線3を介した高濃度ソース領域7及びゲート電極12には、それぞれバリアメタル18を有する導電プラグ19を介してバリアメタル21を有するCu配線22が接続されている自己整合連続縦横エピタキシャル成長法によるＭＩＳＦＥＴ。 （もっと読む）

【課題】応力ライナによるコンタクト形成の問題が起きない、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスの製造方法を提供する。
【解決手段】シリコン基板層上の二酸化シリコン層１０２と、凹んだソース／ドレイン・トレンチを有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを準備し、凹んだソース／ドレイン・トレンチ内に窒化物応力ライナ１０４を堆積し、その上に酸化物層１０６を堆積する。ＣＭＯＳデバイスをハンドリング・ウェハ上に置きシリコン基板層を除去し二酸化シリコン層１０２をエッチングしてソース／ドレイン領域１７０の一部に当接する開口部を形成しコンタクト１８０を形成する。 （もっと読む）