【課題】３マスク工程を通じて良好なパターンデザインを形成すると共に、段差の除去できる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ１４０が形成されたゲート絶縁膜１２５を覆う保護膜１５０上にコンタクトホール及び画素電極１６０が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜１５０上に透明導電膜を全面蒸着させた後、コンタクトホール及び画素電極１６０が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜１５０上に残留する第１及び第２フォトレジストパターンを除去して、保護膜１５０上にコンタクトホール及び画素電極１６０を形成する段階を含む。 （もっと読む）

【課題】ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】ＳＯＩ基板４の半導体層３のｐ型ウエル１１に、ｎＭＩＳＦＥＴＱｎ１のソース・ドレインとしてのｎ^＋型半導体領域２４が形成され、半導体層３のｎ型ウエル１２にｐＭＩＳＦＥＴＱｐ１のソース・ドレインとしてｐ^＋型半導体領域２５が形成され、ｐ型ウエル１１およびｎ型ウエル１２上にゲート絶縁膜１３ａ，１３ｂを介してゲート電極１６ａ，１６ｂが形成されている。半導体層３の全面上に、ゲート電極１６ａ，１６ｂを覆うように、半導体層３に引っ張り応力を与える絶縁膜３１が形成されている。ＳＯＩ基板４の絶縁層２の上面２ａからｎ^＋型半導体領域２４の上面２７ａまでの厚みは、絶縁層２の上面２ａからｐ^＋型半導体領域２５の上面２７ｂまでの厚みよりも薄く、ｎＭＩＳＦＥＴＱｎ１が形成された領域では、半導体層３が下に凸の向きに湾曲している。 （もっと読む）

【課題】特性の良好な金属酸化膜を提供し、電子デバイスの特性を向上させる。
【解決手段】電子デバイス（例えば、液晶表示装置のＴＦＴ部）の製造において、基板１００上に例えば透明導電性膜となる、金属アルコキシド塗布膜を形成し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした熱処理を施し、金属アルコキシド塗布膜を焼成するとともに、形成される透明導電性膜（金属酸化膜）の改質を行う。かかる熱処理によれば、火炎中もしくは火炎の周囲の水酸基ラジカル（ＯＨ^*）や酸素ラジカル（Ｏ^*）等により、加水分解や重縮合反応が促進され、未反応部が低減し、透明導電性膜（金属酸化膜）の膜質が向上する。 （もっと読む）

【課題】位相変調されたエキシマレーザーによる結晶化法において、半導体膜の結晶化を容易にする。
【解決手段】絶縁基板（３１）上に形成された半導体薄膜（３２）を結晶化する方法であって、入射されたコヒーレント光の位相分布を変更する位相シフタ部（３３、３４、３５’）を前記半導体薄膜上に形成する工程と、前記半導体薄膜にコヒーレント光を照射し、前記半導体薄膜（３２）に前記位相シフタ部に対応する温度分布を形成して、前記半導体薄膜の少なくとも一部を溶融する工程と前記コヒーレント光の照射を中止して前記溶融部の温度を低下させ、溶融された半導体を結晶化する工程とを有する方法。 （もっと読む）

【課題】 スペースレスＦＥＴ及びデュアル・ライナ法による歪み強化を増加させる構造体及び方法を提供する。
【解決手段】 歪み強化がｎＦＥＴ及びｐＦＥＴデバイスの両方に対して達成される半導体構造体及びそれを製造する方法を提供する。特に、本発明は、より強い歪み強化及び欠陥削減のための少なくとも１つのスペーサレスＦＥＴを提供する。少なくとも１つのスペーサレスＦＥＴは、ｐＦＥＴ、ｎＦＥＴ又はそれらの組合せとすることができるが、一般に、ｐＦＥＴはｎＦＥＴよりも大きな幅を有するように製造されるので、スペーサレスｐＦＥＴが特に好ましい。少なくとも１つのスペーサレスＦＥＴは、スペーサを有するＦＥＴを含んだ従来技術の構造体よりも、デバイス・チャネルにより接近した応力誘起ライナを設けることを可能にする。スペーサレスＦＥＴは、スペーサレスＦＥＴの下側に侵入しない、対応するシリサイド化ソース／ドレイン拡散コンタクトの抵抗に悪影響を与えることなく達成される。 （もっと読む）

【課題】 窒化ガリウムを用いた半導体装置において、スイッチング素子領域とスイッチング素子領域の間にリーク電流が発生する。
【解決手段】 半導体装置１０は、ｐ型の窒化ガリウムの半導体層２６を備えている。半導体層２６に形成されている複数のスイッチング素子領域１２、１６は、半導体層２６に分散して形成されている。スイッチング素子領域１２、１６内の半導体層２６の表面部の一部に、電極３１、３５に接続するｎ型の半導体領域３２、３６が形成されている。隣接するスイッチング素子領域１２とスイッチング素子領域１６の間に位置する半導体層２６の表面の導電型が反転するのを抑制する反転抑制構造４０が設けられている。 （もっと読む）

【課題】本発明は、メモリセルのセルサイズを縮小することができる半導体記憶装置及びその方法を提供する。
【解決手段】半導体基板３０上に埋め込み絶縁膜４０を介して形成された第１導電型の半導体層４５と、第１導電型の半導体層４５上に、ゲート絶縁膜６０を介して形成されたゲート電極７０と、第１導電型の半導体層４５内において、ゲート電極７０の下方に形成され、第１導電型のコレクタ領域としても動作する第１導電型のフローティングボディ領域５０と、第１導電型の半導体層４５内において、第１導電型のフローティングボディ領域５０の両側に形成された第２導電型のソース領域９０、及び第２導電型のベース領域としても動作する第２導電型のドレイン領域１００と、第１導電型の半導体層４５内において、第２導電型のドレイン領域１００における第１導電型のフローティングボディ領域５０側と反対側に隣接するように形成された第１導電型のエミッタ領域１１０と、少なくとも第２導電型のソース領域９０の表面部分に形成されたシリサイド１３０Ｂとを備える。 （もっと読む）

【課題】 薄膜トランジスタの製造に際し、成膜されたｎ型アモルファスシリコン膜および真性アモルファスシリコン膜のパターニングをドライエッチングによって行なうとき、成膜されたｎ型アモルファスシリコン膜上に異物が存在しても、ｎ型アモルファスシリコン膜および真性アモルファスシリコン膜が不要に残存しないようにする。
【解決手段】 レジスト膜４５ａ〜４５ｄをマスクとして、成膜されたｎ型アモルファスシリコン膜４３および真性アモルファスシリコン膜４１のパターニングをドライエッチングによって行なうとき、成膜されたｎ型アモルファスシリコン膜４３上に異物４６が存在すると、異物４６下にｎ型アモルファスシリコン膜および真性アモルファスシリコン膜が不要に残存される。そこで、この後の所定の工程において、この残存されたｎ型アモルファスシリコン膜および真性アモルファスシリコン膜をドライエッチングにより除去する。 （もっと読む）

【課題】基板上に設けられた薄膜トランジスタ等を有する素子形成層を当該基板から剥離することにより半導体装置を作製する方法であって、低コストで信頼性の高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に金属膜を形成し、金属膜に一酸化二窒素雰囲気下でプラズマ処理を行うことによって金属膜の表面に金属酸化膜を形成し、大気に曝されることなく連続的に金属酸化膜上に第１の絶縁膜を形成し、第１の絶縁膜上に素子形成層を形成し、基板から素子形成層を剥離し半導体装置を作製する。金属酸化膜と第１の絶縁膜とを大気に曝されることなく連続的に成膜できることによって、金属酸化膜と第１の絶縁膜との界面へのごみなどの汚染物の混入を防ぐことができる。 （もっと読む）

【課題】基板を薄膜化した集積回路装置を作製する際に、薄膜化による回路の特性不良によるバラツキ、生産歩留まり等、量産化に大きく影響する要素を改善することを課題とする。
【解決手段】基板の一方の面上にストッパー層を形成し、ストッパー層上に素子を形成し、基板を基板の他方の面から薄膜化する。そして、基板の薄膜化または基板の除去の方法として、基板を研削または研磨する方法を用い、基板よりも硬度の高い材料によりストッパー層を形成する。または、基板の薄膜化または基板の除去の方法として、基板を化学反応によりエッチングする方法を用い、化学反応によるエッチングを行う際に用いるエッチャントに対して耐性を有する材料によりストッパー層を形成する。 （もっと読む）

【課題】 ＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 半導体基板１のｐ型ウエル７上にゲート絶縁膜８を介してゲート電極１５が形成され、ｐ型ウエル７にはソース・ドレインとしてのｎ^＋型半導体領域３５が形成されている。ゲート電極１５の両側壁上にはオフセットスペーサ２３を介してサイドウォールスペーサ３３が形成され、サイドウォールスペーサ３３の側面３４ａには凹部３４ｂが形成されている。ゲート電極１５上およびｎ^＋型半導体領域３５上に金属シリサイド膜４３ａ，４３ｂが形成され、金属シリサイド膜４３ａはゲート電極１５の上面上だけでなく、サイドウォールスペーサ３３の側面３４ａうちの凹部３４ｂよりも上部の領域上にも延在している。金属シリサイド膜４３ｂは、ｎ^＋型半導体領域３５の上に形成されている。 （もっと読む）

【課題】信頼性が高く小型なＴＦＴを作製するために、信頼性の高いゲート電極、ソース配線及びドレイン配線を形成するための半導体装置の作製方法及び半導体装置を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極に高密度プラズマにより窒化することによって前記ゲート電極の表面に窒化膜を形成する半導体装置の作製方法である。 （もっと読む）

【課題】導電性フォトレジストをアッシング処理という比較的簡単な方法で処理しパッド電極などを形成することによって、従来フォトリソグラフィ工程に比べて抜群の費用節減及び工程簡素化の効果を実現する。
【解決手段】本発明によると、パッド電極として導電性フォトレジストを用い、このような導電性フォトレジストをアッシング処理という比較的簡単な方法で処理しコンタクトホールにパッド電極を形成することによって、従来フォトリソグラフィ工程に比べて抜群の費用節減及び工程の簡素化が実現可能になる。 （もっと読む）

【課題】 製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
【解決手段】 有機強誘電体メモリの製造方法であって、（ａ）薄膜半導体層１１４、ゲート絶縁層１１６及びゲート電極１１８を有する薄膜トランジスタ１１０を形成すること、（ｂ）薄膜トランジスタ１１０の上方に第１の絶縁層１２０を形成すること、（ｃ）第１の絶縁層１２０に薄膜半導体層１１４と電気的に接続する第１のコンタクト層１２６、第２のコンタクト層１２８を形成すること、（ｄ）第１のコンタクト層１２６と電気的に接続する配線層１８０を形成すること、（ｅ）第２のコンタクト層１２８と電気的に接続し、かつ下部電極１３２、有機強誘電体層１３４及び上部電極１３６を有する強誘電体キャパシタ１３０を形成すること、（ｆ）強誘電体キャパシタ１３０の上方に第２の絶縁層１４０を形成すること、を含む。 （もっと読む）

【課題】本発明の目的は、高い密着性および膜強度を有し、かつ優れた特性を発揮する無機酸化物膜を容易かつ安価に形成し得る成膜方法、この無機酸化物膜を備える電子デバイス用基板、信頼性の高い電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の成膜方法は、基板（基材）２上に無機酸化物粒子８１ａを堆積させて、無機酸化物粒子８１ａの集合物８１を膜状に形成する第１の工程と、無機酸化物粒子８１ａを溶解し得る溶剤８２ａを集合物８１に供給し、無機酸化物粒子８１ａの表面を溶解させ、無機酸化物粒子８１ａの溶解物で無機酸化物粒子８１ａ同士の間を充填または無機酸化物粒子８１ａの表面を被覆する第２の工程と、溶解物を析出させた析出物８２ｂで、集合物８１を安定化する第３の工程とを有するものである。また、第３の工程の後、析出物８２ｂを酸化物８２ｃに変化させる処理を施す第４の工程を有するのが好ましい。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置において、薄膜トランジスタの点欠陥や線欠陥を完全に排除するのは極めて困難であるのが現状である。その原因の１つである薄膜トランジスタのコンタクト不良を低減することを課題とする。
【解決手段】薄膜トランジスタの層間絶縁膜に設けられたソース領域又はドレイン領域に達する第一のコンタクトホールと、層間絶縁膜に設けられたゲート電極に達する第二のコンタクトホールと、第一のコンタクトホール及び第二のコンタクトホールにそれぞれ形成された配線とを有し、該配線に第一のチタン膜と、アルミニウム又はアルミニウムを主成分とする膜と、第二のチタン膜とが積層した構造を用い、且つアルミニウム又はアルミニウムを主成分とする膜がアルミニウム又はアルミニウムを主成分とする膜に流動性を付与する元素を有することにより、コンタクト不良を低減することができる。 （もっと読む）

【課題】生産工程が単純化された薄膜トランジスタ及びそれを用いた液晶表示装置
【解決手段】絶縁基板１１上の光透過型感光性樹脂１２の開口部に形成されたゲート電極１３と、光透過型感光性樹脂及びゲート電極上に形成されたゲート絶縁膜１４と、
ゲート絶縁膜の一部の上に形成された半導体層１５、オーミックコンタクト層１６及び保護膜１７と、ゲート絶縁膜、半導体層、オーミックコンタクト層及び保護膜上の光透過型感光性樹脂１８の２つの開口部に形成されたソース・ドレイン電極１９とを備え、前記ゲート電極及びソース・ドレイン電極が、金属微粒子を含有するインクを用いたインクジェット塗布により形成された電極であることを特徴とする薄膜トランジスタ （もっと読む）

【課題】共通ゲートを備える相補型金属酸化物半導体トランジスタ、それを備える論理素子及びそのトランジスタの製造方法を提供することである。
【解決手段】ベース基板及びベース基板上に備えられた所定形態のシリコン層を備えるが、シリコン層にＰ−チャンネルトランジスタ、及びそれと交差しつつ、ゲートを共有するＮ−チャンネルトランジスタが形成されており、Ｐ−チャンネル及びＮ−チャンネルトランジスタのうち、選択されたいずれか１つのソース及びドレイン表面にショットキー障壁誘発物質層が形成されたことを特徴とするＣＭＯＳ薄膜トランジスタである。 （もっと読む）

【課題】 細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供すること。
【解決手段】 基板１上に下地絶縁膜２、下地バリア層３、銅シード層４を順次成膜したのち、この銅シード層４上にフォトレジスト層５の配線溝６パターンを形成し、この配線溝６の底部に露出した銅シード層４上に銅配線層７を形成し（図２（ａ））、この層７上に保護層８を形成したのちこの層８をマスクとしてフォトレジスト層５、銅シード層４、下地バリア層３を順次エッチングして図２（ｅ）に示す銅配線層７のパターンを形成する。
この層７からの銅の拡散を防止するため表面に層間絶縁層を形成する。 （もっと読む）

【課題】フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を図ること。
【解決手段】シリコン基板または支持基板１１上に形成された島状のチャネル層１３と、チャネル層１３上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、チャネル層１３の一方向に対向する両側面上に形成されたシリコン窒化膜１４と、シリコン窒化膜１４の側面上に形成された金属材料からなるソース電極及びドレイン電極１９とを具備する。 （もっと読む）