【課題】メモリセル毎に選択動作を行う。
【解決手段】装置は、第１のメモリセルと、第１のメモリセルと同じ行に設けられた第２のメモリセルと、を具備し、前記第１及び第２のメモリセルのそれぞれは、第１のゲート及び第２のゲートを有し、オン状態又はオフ状態になることにより、メモリセルにおける少なくともデータの書き込み及びデータの保持を制御する電界効果トランジスタを備え、前記第１のメモリセル及び前記第２のメモリセルが備える前記電界効果トランジスタの前記第１のゲートのそれぞれに電気的に接続される行選択線と、前記第１のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第１の列選択線と、前記第２のメモリセルが備える前記電界効果トランジスタの前記第２のゲートに電気的に接続される第２の列選択線と、をさらに具備する。 （もっと読む）

【課題】絶縁膜に形成されるヴィアホールの直径を縮小化することが可能で、高密度化に寄与することのできる回路基板の製造方法を提供する。
【解決手段】本発明の回路基板の製造方法は、基板１０上に第１導電体を形成する第１導電体形成工程と、第１導電体を被覆する様にゲート絶縁膜２１を成膜する第１絶縁膜成膜工程と、第１導電体上のゲート絶縁膜２１に貫通孔３２を開口して、当該貫通孔３２を介して第１導電体の表面および基板の表面を部分的に露出させる貫通孔形成工程と、貫通孔３２内に露出する第１導電体の表面を撥液化させる撥液化工程と、貫通孔３２内に露出する第１導電体以外の領域に第２絶縁膜を形成する第２絶縁膜形成工程と、を含むことを特徴とする。 （もっと読む）

【課題】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、トランジスタのばらつきを低減する。
【解決手段】駆動用トランジスタと、スイッチング用トランジスタを有する発光装置において、駆動用トランジスタのチャネル幅をチャネル長よりも小さくする。その際、ゲート配線と平行にアノード側電源線を設けて、フルカラー表示を行う。 （もっと読む）

【課題】簡素でかつ占有面積の小さな駆動回路を提供すること。
【解決手段】本発明のシフトレジスタ回路は、複数のレジスタ回路を有している。各レジスタ回路は、クロックドインバータ回路およびインバータ回路を有している。クロックドインバータ回路の出力信号がインバータ回路の入力信号となるよう両者が直列に接続されている。さらに、レジスタ回路は、インバータ回路の出力信号が伝達される信号線を有している。該信号線には接続されている素子が多く寄生容量が大きいため高負荷である。本発明のシフトレジスタ回路は、信号線の寄生容量が大きいために高負荷であることを用いている。 （もっと読む）

【課題】有機電界効果トランジスタにおけるビア形成を、低コストで効率的なプロセスで実現する。
【解決手段】誘電層１０６内にビア１１３を形成する際、まず各ビア位置にパターン化された導電材よりなるポストを印刷し、次にパターン化されていない誘電層１０６を堆積させ、次に第２のパターン化された導電層を堆積させる。ビア１１３は、誘電層１０６を堆積した後、第２の導電層を堆積する前に、ポストをフラッシュアニールすることにより形成される。 （もっと読む）

【課題】包囲型ゲート電極付きの歪みＳＯＩ構造のＭＩＳＦＥＴの提供
【解決手段】
半導体基板１上に第１の絶縁膜２が設けられ、第１の絶縁膜２上に第２の絶縁膜３が選択的に設けられ、第２の絶縁膜３上に設けられた第１の半導体層５間に、第２の絶縁膜３が設けられていない部分上に設けられた第２の半導体層６が挟まれた構造からなる半導体層が島状に絶縁分離されて設けられ、第２の半導体層６の周囲にはゲート絶縁膜１２を介して包囲型ゲート電極１３が設けられ、第１の半導体層５には概略高濃度ソースドレイン領域（８、１１）及び低濃度ソースドレイン領域（９、１０）が設けられ、第２の半導体層６には概略チャネル領域が設けられ、高濃度のソースドレイン領域（８、１１）及び包囲型ゲート電極１３には配線体（１７、１８、２０、２１）が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能（不揮発性）で、且つ、書き込み回数にも制限が無い、新たな構造の半導体記憶装置を提供する。
【解決手段】半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。なお、複数のメモリセルのそれぞれは、酸化物半導体によってチャネル領域が形成される選択トランジスタをオフ状態とすることによってデータの保持を行う。 （もっと読む）

【課題】樹脂基板等の可撓性を有する基板を用いて、柔軟性を有する半導体装置を作製す
るための技術を提供する。
【解決手段】分離層を有する固定基板上に樹脂基板を形成する工程と、前記樹脂基板上に
少なくともＴＦＴ素子を形成する工程と、前記分離層にレーザー光を照射することにより
、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程と
を行い、前記樹脂基板を用いた柔軟性を有する表示装置を作製する。 （もっと読む）

【課題】ＭＯＳトランジスタの形成工程を利用して、トレンチアイソレーションを形成できるようにした半導体装置の製造方法を提供する。
【解決手段】シリコン基板１にＤＴＩ層２０とＭＯＳトランジスタとを有する半導体装置の製造方法であって、シリコン基板１に深いトレンチを形成し、トレンチが形成されたシリコン基板１に熱酸化を施して、ＰＭＯＳトランジスタ５０のゲート酸化膜１３を形成すると同時に、トレンチの内側面にＳｉＯ₂膜１４を形成する。次に、トレンチを埋め込むようにシリコン基板１上にポリシリコン膜１５を堆積し、このポリシリコン膜１５をパターニングする。これにより、ＰＭＯＳトランジスタ５０のゲート電極１７を形成すると同時に、トレンチ内にＳｉＯ₂膜１４とポリシリコン膜１８とを含むＤＴＩ層２０を形成する。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。
【解決手段】半導体装置は、透明絶縁性基板１上に形成されたゲート電極２と、ゲート電極２上にゲート絶縁膜６を介して順次に形成されたＳｉ半導体能動膜７と、ｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８とを含む半導体層５１と、半導体層５１と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極９，１０とを備える。半導体層５１は、平面視においてゲート電極２の外周よりも内側に形成され、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して、信頼性の高い半導体
装置を作製する方法を提供する。
【解決手段】基板上に導電層を形成し、該導電層上に光透過層を形成し、該光透過層上か
らフェムト秒レーザを照射して、該導電層及び該光透過層を選択的に除去する工程を有す
る。なお、該導電層の端部は、該光透過層の端部より内側に配置されるように該導電層及
び該光透過層を除去されていてもよい。また、フェムト秒レーザを照射する前に、該光透
過層表面に撥液処理を行ってもよい。 （もっと読む）

【課題】溝型の素子間分離部により囲まれた活性領域に形成される電界効果トランジスタにおいて、所望する動作特性を得ることのできる技術を提供する。
【解決手段】素子分離部ＳＩＯを、溝型素子分離膜６Ｌ，６Ｓと、溝型素子分離膜６Ｌ，６Ｓの上面に形成されたシリコン膜またはシリコン酸化膜からなる厚さ１０〜２０ｎｍの拡散防止膜２０と、拡散防止膜２０の上面に形成された厚さ０．５〜２ｎｍのシリコン酸化膜２１Ｌ，２１Ｓとから構成し、拡散防止膜２０の組成をＳｉＯｘ（０≦ｘ＜２）とし、溝型素子分離膜６Ｌ，６Ｓおよびシリコン酸化膜２１Ｌ，２１Ｓの組成をＳｉＯ_２とする。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】画素電極上に金属膜を形成して積層構造とする際に、１つのレジストマスクを用
いて、画素電極及び金属膜を形成することを課題とする。
【解決手段】画素電極となる導電膜と金属膜を積層させる。金属膜上に半透部を有する露
光マスクを用いて、膜厚の厚い領域と該領域よりも膜厚が薄い領域とを有するレジストパ
ターンを形成する。レジストパターンを用いて画素電極と、画素電極上の一部に接する金
属膜を形成する。以上により、１つのレジストマスクを用いて、画素電極及び金属膜を形
成することが可能となる。 （もっと読む）

【課題】メモリセルの保持データが多値化された場合であっても正確なデータを保持することが可能なメモリセルを有する半導体装置を供給すること。
【解決手段】半導体装置に、酸化物半導体によってチャネル領域が形成されるトランジスタのソース及びドレインの一方が電気的に接続されたノードにおいてデータの保持を行うメモリセルを設ける。なお、当該トランジスタのオフ電流（リーク電流）の値は、極めて低い。そのため、当該ノードの電位を所望の値に設定後、当該トランジスタをオフ状態とすることで当該電位を一定又はほぼ一定に維持することが可能である。これにより、当該メモリセルにおいて、正確なデータの保持が可能となる。 （もっと読む）

【課題】信頼性の優れた酸化物半導体を用いた半導体装置の設計方法を提供することを課題の一とする。又は、信頼性の優れた酸化物半導体を用いた発光装置の設計方法を提供することを課題の一とする。又は、酸化物半導体を用いた半導体装置の評価方法を提供することを課題の一とする。
【解決手段】基板に酸化珪素膜と有機膜を積層して設け、当該有機膜に重水を含ませた後、有機膜に接して導電膜を成膜する。次いで、酸化珪素膜中の重水素の存在量を測定することにより、重水素イオン又は重水素分子を発生し難い不活性な導電材料を選定して半導体装置を設計すればよい。 （もっと読む）

【課題】透明導電膜にピンホール等の欠陥が生じたとしても金属導電膜の腐食を抑制し、透明導電膜と金属導電膜との間の導通を確実にとることが可能な薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】金属導電膜としてのゲート端子１２１、ドレイン端子１２２上にＯＣ−ＳｉＮ膜１０９を形成し、ゲート端子１２１及びドレイン端子１２２が露出するようにコンタクトホールを形成し、コンタクトホールを介してゲート端子１２１及びドレイン端子１２２に接触するようにＩＴＯ膜を成膜してパターニングし、ＩＴＯ膜に対して酸化膜形成処理を行う。これにより、ＩＴＯ膜にピンホール等の欠陥が発生していた場合には、欠陥を介してＩＴＯ膜下のゲート端子１２１ドレイン端子１２２の一部が酸化されて酸化膜が形成される。 （もっと読む）

【課題】電気特性の優れたトランジスタを作製する。
【解決手段】基板上に酸化物絶縁膜を形成し、該酸化物絶縁膜上に酸化物半導体膜を形成した後、酸化物半導体膜に含まれる水素を除去させつつ、酸化物絶縁膜に含まれる酸素の一部を脱離させる温度で加熱した後、該加熱された酸化物半導体膜を所定の形状にエッチングして島状の酸化物半導体膜を形成し、島状の酸化物半導体膜上に一対の電極を形成し、該一対の電極及び島状の酸化物半導膜上にゲート絶縁膜を形成し、該ゲート絶縁膜上にゲート電極を形成する。 （もっと読む）

【課題】チャネル領域となるＳＯＩ構造を有する半導体線条突出部の形状のばらつきを抑制し、トランジスタ特性のばらつきを減少することができる半導体装置を提供する。
【解決手段】半導体基板１の素子分離用の溝に埋込み絶縁膜が埋め込まれてなる素子分離領域２と、素子分離領域２によって区画されてなり、素子分離用の溝を区画する側壁面と半導体基板の１一面とを有し、かつ側壁面には埋込み絶縁膜に向けて突出した半導体線条突出部１aが素子分離用の溝に沿って設けられてなる活性領域Ｔと、半導体線条突出部１aを残して活性領域Ｔを分断するように設けられたゲート電極用のゲート溝３と、ゲート溝３の内面に形成されたゲート絶縁膜４と、ゲート溝３に埋め込まれたゲート電極５と、ゲート電極５のゲート長方向両側の活性領域Ｔにそれぞれ形成され、半導体線条突出部１aによって連結される不純物拡散領域７と、を具備してなることを特徴とする。 （もっと読む）