【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】半導体材料を含む基板に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する第１のトランジスタと、半導体材料を含む基板上の第２のゲート電極と、第２のゲート電極上の第２のゲート絶縁層と、第２のゲート絶縁層上の酸化物半導体層と、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、を有する第２のトランジスタと、を有する半導体装置である。 （もっと読む）

【課題】しきい値電圧の経時変化およびホットキャリア劣化が可及的に小さく、かつオン特性の低下が可及的に小さい薄膜トランジスタおよびその製造方法を提供する。
【解決手段】ゲート絶縁膜３６を窒化シリコン膜５０と酸化シリコン膜５３とで構成する。酸化シリコン膜５３は、二酸化シリコン（ＳｉＯ₂）膜５１と、組成式ＳｉＯ_x（ｘは１．２以上２未満の数）で表される組成を有する低酸化シリコン（ＳｉＯ_x）膜５２とで構成する。またはＳｉＯ₂膜５１と、屈折率が１．４６よりも大きく１．７以下であるＳｉＯ_x膜５２とで構成する。ＳｉＯ_x膜５２に接するように、活性層３７の微結晶シリコン膜６２を形成する。これによって、ＳｉＯ_x膜５２上に高密度に均一に結晶を成長させることができるので、均一でボイドの少ない微結晶シリコン膜６２を形成することができる。したがって、オン特性の低下を抑制することができる。 （もっと読む）

【課題】しきい値電圧の経時変化およびホットキャリア劣化が可及的に小さく、かつオン特性の低下が可及的に小さい薄膜トランジスタおよびその製造方法を提供する。
【解決手段】ゲート電極３２上に、ゲート絶縁膜３６として、第１ゲート絶縁膜５０と、第２ゲート絶縁膜５１とを形成する。第１ゲート絶縁膜５０を窒化シリコン膜で形成し、第２ゲート絶縁膜５１を酸化シリコン膜で形成し、第２ゲート絶縁膜５１の表面部にＡｒ含有層５２を形成する。Ａｒ含有層５２に接するように、微結晶シリコン膜６２を形成し、さらにｉ型非晶質シリコン膜６３およびＮ型非晶質シリコン膜６１を形成して、活性層３７を形成する。これによって、高密度に均一に結晶を成長させることができるので、均一でボイドの少ない微結晶シリコン膜６２を形成することができる。 （もっと読む）

【課題】ＴＦＴおよび画素電極と接続するソース電極を３層ではなく、２層構造とし、液晶表示装置の製造コストを低減する。
【解決手段】ＭｏＷによる第１金属層１０７１とＡｌによる第２の金属層１０７２で形成されるソース電極１０７の上に塗布型絶縁膜１０９が形成され、塗布型絶縁膜１０９の上にコモン電極１１０、層間絶縁膜１１１、画素電極１１２が形成されている。画素電極１１２はスルーホール１３０において、ソース電極１０７のうちの第１の金属層１０７１と接続している。スルーホールにおいて、Ａｌによる第２の金属層１０７２は、塗布型絶縁膜１０９を現像するときの現像液によって除去される。ソース電極１０７を２層で形成できることと、スルーホール１３０におけるソース電極１０７の第２の金属層１０７２のエッチングプロセスを削減することができるので液晶表示装置の製造コストを低減することが出来る。 （もっと読む）

【課題】酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成される構造の作製方法を提供することを課題の一つとする。
【解決手段】第１の熱処理によって脱水化または脱水素化させた酸化物半導体層を有する、薄膜トランジスタを覆うように保護絶縁層を形成し、第１の熱処理より低い温度で、昇温と降温を複数回繰り返す第２の熱処理を行うことによって、チャネル長に依存せず、酸化物半導体層を有する薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成される薄膜トランジスタを作製することができる。 （もっと読む）

【課題】同一基板上の画素回路及び駆動回路を該回路の特性にそれぞれ合わせた構造の異なるトランジスタで形成し、表示特性の優れた表示装置を提供する。
【解決手段】同一基板上に画素部と駆動回路部を有し、該駆動回路部は、ゲート電極層、ソース電極層及びドレイン電極層が金属膜によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用トランジスタを有する。また、当該画素部は、ゲート電極層、ソース電極層及びドレイン電極層が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用トランジスタを有する。該画素用トランジスタは透光性を有する材料で形成されており、高開口率の表示装置を作製することができる。 （もっと読む）

【課題】寄生抵抗の低下を図る。
【解決手段】半導体装置は、半導体基板１０と、前記半導体基板上のソース／ドレイン領域に形成された第１半導体層１１と、前記第１半導体層上に形成された第１部分１２ａと、前記ソース／ドレイン領域の間に位置するチャネル領域に形成された第２部分１２ｂとを有する第２半導体層１２と、前記第２半導体層の前記第１部分上に形成された第３半導体層１３と、前記第２半導体層の前記第２部分の周囲に絶縁膜２１を介して形成されたゲート電極２２と、前記第１半導体層、前記第２半導体層の第１部分および前記第３半導体層内に形成されたコンタクトプラグ３１と、を具備し、前記第２半導体層内における前記コンタクトプラグの径は、前記第１半導体層及び前記第３半導体層内における前記コンタクトプラグの径より小さい。 （もっと読む）

【課題】凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供すること。
【解決手段】版に形成された画素電極パターンのスルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。 （もっと読む）

【課題】半導体層の界面に生じるダングリングボンドをフッ素で終端することで、界面準位を低減することができ、また、低熱履歴のプロセスでも活性領域のみへ効率よくフッ素を導入することができる半導体基板を提供する。
【解決手段】フッ素拡散防止膜６と該フッ素拡散防止膜６上に形成されたフッ素を含有するシリコン酸化膜７からなる絶縁層９と、前記絶縁層９上に形成された半導体層８と、を含み、前記半導体層８とフッ素を含有する前記シリコン酸化膜７とが接触していることを特徴とする。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層の純度を高め、不純物である水分などを低減すると共に、酸化物半導体層を酸化する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる層と酸化物半導体層の界面に存在する水分などの不純物を低減する。 （もっと読む）

【課題】特性の良い半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】基板上に、ゲート電極として機能する第１の導電層を形成する工程と、第１の導電層を覆うように第１の絶縁層を形成する工程と、第１の導電層と一部が重畳するように、第１の絶縁層上に半導体層を形成する工程と、半導体層と電気的に接続されるように第２の導電層を形成する工程と、半導体層および第２の導電層を覆う第２の絶縁層を形成する工程と、第２の導電層と電気的に接続される第３の導電層を形成する工程と、半導体層を形成する工程の後、第２の絶縁層を形成する工程の前の第１の熱処理工程と、第２の絶縁層を形成する工程の後の第２の熱処理工程と、を有する。 （もっと読む）

【課題】歪みの高いキャリア移動領域における寄生抵抗及びエネルギー障壁を小さくするための半導体装置を提供する。
【解決手段】半導体基板１上にゲート絶縁膜７を介して形成されたゲート電極１３ｂと、半導体基板１のうちゲート電極１３ｂの下方に形成されるチャネル領域６ｃと、チャネル領域６ｃの両側方に形成され、第１炭素濃度で炭素を含み、第１リン濃度でリンを含む第１の炭化シリコン層２３と、第１の炭化シリコン層２３上にチャネル領域６ｃに接合して形成され、第１リン濃度より多い第２リン濃度でリンを含み、第１炭素濃度以下の第２炭素濃度で炭素を含む第２の炭化シリコン層２４とを有する。 （もっと読む）

【課題】酸化ケイ素膜からなるゲート絶縁膜の形成時に適用する紫外線照射による樹脂基板等の変色や変形を生じさせない、半導体装置製造方法を提供する。
【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル、ソース拡散及びドレイン拡散の各領域を形成する工程と、ポリシリコン半導体薄膜１３上に絶縁膜前駆体１４’を形成する工程と、絶縁膜前駆体１４’に紫外線２７照射をする工程と、ポリシリコン半導体薄膜１３及び絶縁膜１４からなる積層構造物をアイランド化する工程と、アイランド化した積層構造物の側壁部分１７を絶縁性物質１６で覆う工程と、絶縁膜１４上にゲート電極１５ｇを形成するとともに、絶縁膜１４に形成したコンタクトホール２６を介してソース拡散領域１３ｓ及びドレイン拡散領域１３ｄに接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、を有する。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】非晶質の絶縁層上に任意の位置に単結晶半導体層を成長させることにより高性能半導体素子の積層化あるいは３次元化を可能にし、高機能な半導体集積システムを実現する。
【解決手段】絶縁層上に非晶質半導体薄膜を堆積し、その一部に単結晶半導体層を接触させ、熱処理によって単結晶半導体層の結晶性を反映させ非晶質半導体薄膜を単結晶化する半導体薄膜の結晶化方法。 （もっと読む）

【課題】フォトリソグラフィー法及びエッチング法を用いることなく導電層間を接続することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、基板上に第１導電層と層間絶縁膜と第２導電層とを順に積層形成する導電層工程と、前記第２導電層の表面から物理的加工を施すことで、前記第２導電層と前記層間絶縁膜とを貫通して前記第１導電層に達する凹部を形成するコンタクトホール形成工程と、を有することを特徴とする。 （もっと読む）

【課題】インクジェット法による有機半導体層のパターン形成を改善する。
【解決手段】基板１上に、ゲート電極２を形成し、該ゲート電極２上にゲート絶縁膜３を形成し、該絶縁膜３上にソース電極４およびドレイン電極５を形成し、該ソース・ドレイン電極４,５上に有機半導体材料からなる活性層６を形成することにより薄膜トランジスタを構成させ、該薄膜トランジスタ上に層間膜７を堆積し、ソース電極４、ドレイン電極５の一方と層間膜７に設けられたスルーホール９を介して電気的導通がとられた画素電極８を積層するようにした有機トランジスタアクティブ基板１０であって、ソース・ドレイン電極４,５上に２つの異なるＳＡＭ形成分子種（第１のＳＡＭ形成分子種１２、第２のＳＡＭ形成分子種１４）を形成する。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】チャネル形成領域にＳｉＯｘを含む酸化物半導体層を用い、電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含む酸化物半導体層との間にソース領域またはドレイン領域を設ける。ソース領域またはドレイン領域は、ＳｉＯｘを含まない酸化物半導体層または酸窒化物膜を用いる。 （もっと読む）

【課題】チャネルが形成される第１半導体層とソース電極層及びドレイン電極層が接する界面のコンタクト抵抗が高くなる一因は、ソース電極層及びドレイン電極層となる金属材料の表面がゴミや不純物によって汚染され、電気抵抗が高い皮膜が形成される現象である。そこで、皮膜の形成から表面が保護されたソース電極層及びドレイン電極層と第１半導体層が接する半導体装置及びその作成方法を提供する。
【解決手段】成膜後の導電膜を大気にさらすことなく、導電膜上に連続して第１半導体層以下の導電率を有する第２半導体膜を含む保護膜を積層し、当該積層膜をソース電極層及びドレイン電極層に形成し、ソース電極層及びドレイン電極層が第２半導体膜を介して第１半導体層に接する。 （もっと読む）

【課題】薄膜トランジスタによって形成される半導体装置の製造工程において、フォトマスク数を削減し、製造コストを低減することができ、且つ生産性及び信頼性を向上することのできる技術を提供することを目的の一とする。
【解決手段】チャネル保護層を形成する膜を透光性を有する酸化物半導体層上に形成し、チャネル保護層を形成する膜上にポジ型のフォトレジストを形成し、裏面露光法を用いて酸化物半導体層中のチャネル形成領域上に選択的にチャネル保護層を形成することを要旨とするものである。 （もっと読む）