半導体装置及び表示装置
【課題】高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。
【解決手段】半導体装置は、透明絶縁性基板１上に形成されたゲート電極２と、ゲート電極２上にゲート絶縁膜６を介して順次に形成されたＳｉ半導体能動膜７と、ｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８とを含む半導体層５１と、半導体層５１と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極９，１０とを備える。半導体層５１は、平面視においてゲート電極２の外周よりも内側に形成され、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる。
【解決手段】半導体装置は、透明絶縁性基板１上に形成されたゲート電極２と、ゲート電極２上にゲート絶縁膜６を介して順次に形成されたＳｉ半導体能動膜７と、ｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８とを含む半導体層５１と、半導体層５１と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極９，１０とを備える。半導体層５１は、平面視においてゲート電極２の外周よりも内側に形成され、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び、それを備える電気光学表示装置などの表示装置に関するものである。
【背景技術】
【０００２】
半導体装置のスイッチング素子の一種である薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」）を有するアクティブマトリックス型ＴＦＴが存在するとともに、それを備えるディスプレイ装置用の電気光学表示装置（例えば、液晶ディスプレイ装置、有機ＥＬ（Electro-Luminescence）ディスプレイ装置）が存在している。このような電気光学表示装置は、低消費電力及び薄型であるという特徴を有することから、ＣＲＴ（Cathode Ray Tube）に代わるフラットパネルディスプレイの一つとして、製品への応用が盛んになされている。
【０００３】
近年では、バックライドの高輝度化、ＴＶ画面の大型化或いは携帯電話機等の携帯端末器における小型ディスプレイの高精細化に伴い、ＴＦＴ構造でのバックライト遮光化やディスプレイ装置用の半導体装置の配線材料の低抵抗化がより一段と要望されるに至っている。
【０００４】
ＴＦＴ構造でのバックライト遮光化について具体的に説明すると、従来のＴＦＴ構造では、平面視において、複数種類のシリコン（Ｓｉ）半導体膜などからなるＳｉ半導体層がゲート電極の外周よりも外側へはみ出ている構造が広く採用されていた。しかし、バックライトが高輝度化するに伴って、Ｓｉ半導体層中に発生する光リーク電流が大きくなることから、Ｓｉ半導体層をゲート電極の内側に配置することによって、Ｓｉ半導体層に光が照射されるのを抑制するＴＦＴ構造が提案されている。
【０００５】
次に、配線材料の低抵抗化について具体的に説明すると、従来のディスプレイ装置用の半導体装置の配線材料には、いわゆる高融点金属材料、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、またはタングステン（Ｗ）等の金属、或いは、これらの金属を主成分とする合金が一般的に用いられてきた。これら高融点金属材料は、Ｓｉ半導体膜との接続界面における界面拡散反応がほとんど生じないことから、半導体装置用の電極材料として好適に用いられてきた。しかしながら、高融点金属材料の比抵抗値（一般に１２〜６０μΩ・ｃｍ）であることから、現状では、半導体装置用の電極材料として高融点金属材料は好適とはいえない状況となっている。
【０００６】
そこで、ディスプレイ装置用の半導体装置の配線材料として、比抵抗がより低く、かつ、配線パターン加工が容易であるアルミニウム（Ａｌ）またはＡｌを主成分とする合金が、高融点金属材料の代替材料として注目されるに至っている。
【０００７】
しかしながら、Ａｌ膜やＡｌ合金膜（以下、「Ａｌ合金膜等」と呼ぶ）は、Ｓｉ半導体膜またはＳｉを主成分とする膜（以下、「Ｓｉ半導体膜等」と呼ぶ）と接合界面において激しく相互拡散反応する結果、その電気的特性が劣化することが一般的に知られている。このため、Ａｌ合金膜等とＳｉ半導体膜等とを電気的に接続させる場合には、電気的特性が劣化しないように、それらの間に上述の高融点金属材料からなるバリア層（以下「高融点メタルバリア層」と呼ぶ）を介在させる構造が提案されていた。
【０００８】
また、ディスプレイ装置用の電気光学表示装置においては、その透過画素電極材料として一般的に用いられる酸化インジウム系の膜、例えば、酸化インジウムと酸化スズとを混合させてなるＩＴＯ（Indium Tin Oxide）膜と、配線膜（例えばＡｌ合金膜）とが接合されている。しかし、Ａｌ合金膜とＩＴＯ膜との接合界面においても、上述のＳｉ半導体膜等と同様の界面拡散反応が生じることから、Ａｌ合金膜と透過画素電極とを電気的に接続させる場合には、上述と同様に、それらの間に高融点メタルバリア層を介在させる構造が提案されていた。
【０００９】
特許文献１〜３の各々には、上述の技術の一例として、ソース・ドレイン電極となる低抵抗のＡｌ合金膜等と、Ｓｉ半導体膜等との間に、高融点メタルバリア層を介在させた技術が開示されている。これらの技術においては、Ｓｉに不純物を添加してなる低抵抗Ｓｉ膜（以下「オーミック低抵抗Ｓｉ膜」と呼ぶ）又はＩＴＯ膜と、Ｃｒ、Ｍｏ、Ｔｉ、またはＺｒ（ジルコニウム）からなる高融点メタルバリア層とを直接接合させた後、当該高融点メタルバリア層上に低抵抗のＡｌ系メタルを形成して積層する構成が開示されている。
【００１０】
特許文献４，５の各々にも、上述の技術と同様に、Ａｌ合金膜とＩＴＯまたはＳｉとの界面における界面拡散反応を防止し、良好な界面の電気的特性（コンタクト特性）が得られる構成が開示されている。具体的には、特許文献４においては、所定量のニッケル（Ｎｉ）を含有させたＡｌ合金膜を、ＩＴＯ膜及びＳｉ半導体膜の各々と直接接合させることによってコンタクト特性を改善させる技術が開示されている。また、特許文献５においては、Ａｌ合金膜等としてＡｌＮｉ合金膜を用いることにより、当該ＡｌＮｉ合金膜とＩＴＯ膜とのコンタクト特性を改善する技術が開示されている。さらに、同特許文献５においては、Ｓｉに窒素（Ｎ）を含有させた層を介してＳｉＡｌＮｉ合金膜とＳｉ半導体膜とを接合させることによって、それらの間のコンタクト特性を改善する技術が開示させている。これら特許文献４，５に開示された技術を用いれば、少なくともＡｌ合金膜等と、ＩＴＯ膜またはＳｉ半導体膜との間に高融点メタルバリア層を形成する工程を省くことが可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−２３６８９３号公報
【特許文献２】特開平７−３０１１８号公報
【特許文献３】特開平８−６２６２８号公報
【特許文献４】特開２００３−８９８６４号公報
【特許文献５】特開２００８−１０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１〜３のように、Ａｌ合金膜等とＳｉ半導体膜等との界面における拡散反応を防止するための高融点メタルバリア層を形成すると、成膜工程及びエッチング加工の工程が増えて製造プロセスが複雑化する。その結果、生産能力が低下するという問題を招いていた。しかも、エッチング加工時のＡｌ合金膜と高融点金属材料とのエッチング速度の違うこと、及び、横方向に進行するサイドエッチング量の違うこと等に起因して、エッチング加工断面の形状に凹凸が発生してしまうことから、微細加工が困難となっていた。さらに、エッチング加工断面の形状に凹凸が生じることは、上層として形成される膜のカバレッジ特性を劣化させるという問題があった。このように、Ａｌ合金膜等とＳｉ半導体膜等との間に高融点メタルバリア層を介在させる構造・方法においては、高品質で高い信頼性を有する半導体装置を製造することが困難であった。
【００１３】
また、特許文献４，５の技術を用いた場合には、本願発明者らは、スイッチングのオン時に流れる電流であるオン電流（Ｉon）、及び、オフ時に流れるリーク電流であるオフ電流（Ｉoff）に不具合があるという評価結果を得た。
【００１４】
具体的には、リンがドープされた上述のオーミック低抵抗Ｓｉ膜と、ゲート電圧に応じてチャネルが形成されるＳｉ半導体膜（以下「Ｓｉ半導体能動膜」と呼ぶ）とを有するＳｉ半導体層に、バックライトからの光が照射されないように、平面視においてＳｉ半導体層の全てまたはその一部をゲート電極の内側に配置した。
【００１５】
そして、特許文献４の技術のように、当該Ｓｉ半導体層を有するＴＦＴのソース・ドレイン電極としてＡｌＮｉ合金膜を、Ｓｉ半導体層に直接接合させた。この構造の形成直後では、ＡｌＮｉ合金膜とオーミック低抵抗Ｓｉ膜との接合界面、及び、ＡｌＮｉ合金膜とＳｉ半導体能動膜との接合界面のそれぞれにおいて相互拡散反応は認められなかった。しかし、この構造に熱処理（大気中、若しくは窒素ガス雰囲気中での約３０分間の保持）を施すと、Ａｌ及びＳｉの相互拡散反応が徐々に進行し、２５０℃を超える温度の大気下、若しくは窒素ガス雰囲気下の熱処理を施した場合には、光学顕微鏡観察レベルでも相互拡散反応が認められた。
【００１６】
一方、それよりも少し温度を低くした熱処理（ただし２００℃を超える）を施した場合には、光学顕微鏡観察レベルでは顕著な相互拡散反応は認められなかったが、ＴＦＴの電気特性（ＴＦＴ特性）を測定したところ、ＴＦＴ特性に明らかな劣化が認められた。具体的には、ＴＦＴの一般的なＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）特性において、上述のＩoffに１ケタ以上の上昇が認められた。これは、ＡｌとＳｉとの間の接合界面に、局所的、かつ、光学顕微鏡観察レベルでは観察できない程度の微小な相互拡散が発生したことが起因であると考えられる。
【００１７】
次に、特許文献５のように、ＡｌＮｉ合金膜とオーミック低抵抗Ｓｉ膜との間にＮ含有層が形成された構成に、少なくとも３００℃の熱処理を加えた場合には、その間における相互拡散反応は認められなかったが、ＡｌＮｉ合金膜とＳｉ半導体能動膜との間の界面においては、相互拡散反応（ＴＦＴにおける電気特性の顕著な劣化）が認められた。具体的な現象としては、Ｉoffが３ケタ以上上昇し、Ｉonが高融点メタルバリア層を形成した場合の約５０％にまで減少した。加えて、熱処理によるオン特性の著しい劣化も認められた。具体的には、形成直後のＩonに比べて、３００℃熱処理後のＩonは最大で５０％にまで低下した。
【００１８】
しかしながら、一般的なディスプレイ装置用のアクティブマトリックスＴＦＴ基板の製造プロセスでは、通常、最低でも２００℃以上、一般的には３００℃程度のプロセス温度下での処理が含まれる。したがって、以上のような半導体装置をディスプレイ装置に適用することは、耐熱性の面から実質的に困難であった。
【００１９】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る半導体装置は、絶縁性基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して順次に形成された第１アモルファスシリコン膜と、所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、前記半導体層と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極とを備える。前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、前記第１アモルファスシリコン膜の側面と前記ソース・ドレイン電極との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる。
【発明の効果】
【００２１】
本発明によれば、第１アモルファスシリコン膜の側面とソース・ドレイン電極との界面近傍である第１領域に、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性を良好にすることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る半導体装置が設けられる電気光学表示装置の構成を示す図である。
【図２】実施の形態１に係るＴＦＴアレイ基板を示す平面図である。
【図３】実施の形態１に係るＴＦＴアレイ基板を示す断面図である。
【図４】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図５】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図６】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図７】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図８】実施の形態１に係るＴＦＴの評価を示す図である。
【図９】実施の形態１に係るＴＦＴの評価を示す図である。
【図１０】実施の形態１に係るＴＦＴの評価を示す図である。
【図１１】実施の形態１に係るＴＦＴの評価を示す図である。
【図１２】実施の形態２に係るＴＦＴアレイ基板を示す断面図である。
【図１３】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１４】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１５】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１６】実施の形態２に係るＴＦＴの評価を示す図である。
【図１７】実施の形態２に係るＴＦＴの評価を示す図である。
【図１８】実施の形態２に係るＴＦＴの評価を示す図である。
【図１９】実施の形態２に係るＴＦＴの評価を示す図である。
【図２０】実施の形態３に係るＴＦＴアレイ基板を示す断面図である。
【図２１】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図２２】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図２３】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００２３】
＜各実施に共通な表示装置の構成＞
図１は、本発明に係る半導体装置が設けられる電気光学表示装置の一例を模式的に示す図である。本発明に係る半導体装置について詳細に説明する前に、この図１を用いて当該半導体装置が設けられる電気光学表示装置について説明する。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）であってもよい。
【００２４】
図１に示される液晶表示装置は、本発明に係る半導体装置であるＴＦＴ５０が設けられた基板４０と、それと対向して液晶表示装置の視認側に配置される対向基板（図示せず）と、基板４０に対して対向基板と反対側に配設されたバックライトユニット等（図示せず）とを備えている。基板４０としては、例えばアクティブマトリックス型ＴＦＴ基板（ＴＦＴアレイ基板）等の基板が該当し、対向基板としては、例えばカラーフィルタ基板が該当する。
【００２５】
基板４０上には、表示領域４１と、表示領域４１を囲むように基板４０外周部に設けられた額縁領域４２とが設けられている。表示領域４１には、複数のゲート配線（走査信号線）４３と、複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は互いに平行に設けられており、複数のソース配線４４は互いに平行に設けられている。断面視においては、ゲート配線４３とソース配線４４とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線４３とソース配線４４とは互いに直交するように設けられている。
【００２６】
互いに隣接するゲート配線４３と、互いに隣接するソース配線４４とで囲まれた領域には、画素４７が形成される。したがって、基板４０上には、複数の画素４７がマトリックス状に配列されている。
【００２７】
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。表示領域４１の各ゲート配線４３は、額縁領域４２まで延設されており、基板４０の端部において走査信号駆動回路４５に接続されている。同様に、表示領域４１の各ソース配線４４は、額縁領域４２まで延設されており、基板４０の端部において表示信号駆動回路４６に接続されている。また、走査信号駆動回路４５の基板４０端よりの近傍には外部配線４８が配設されており、外部配線４８の各配線が走査信号駆動回路４５の対応部分に接続されている。同様に、表示信号駆動回路４６の基板４０端よりの近傍には外部配線４９が配設されており、外部配線４９の各配線が表示信号駆動回路４６の対応部分に接続されている。なお、外部配線４８，４９としては、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板が用いられる。
【００２８】
走査信号駆動回路４５及び表示信号駆動回路４６は、それぞれ、外部配線４８，４９を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路４５は、外部配線４８で受信した外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このようにゲート信号が供給されるゲート配線４３は、順次に選択されていく。一方、表示信号駆動回路４６は、外部配線４９で受信した外部からの表示データに基づいて、表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧が、各画素４７に供給される。
【００２９】
各画素４７内には、少なくとも１つのＴＦＴ５０が配設されている。本例では、各ＴＦＴ５０は、ソース配線４４とゲート配線４３との各立体交差点の近傍に配置されているものとする。スイッチング素子であるＴＦＴ５０は、ゲート配線４３からのゲート信号に応じてオンされると、対応するドレイン電極に、ソース配線４４からの表示電圧を供給するものとなっている。これにより、表示電圧が、ＴＦＴ５０のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間には、当該表示電圧に応じた電界が生じる。なお、基板４０の表面上には、配向膜（図示せず）が配設されている。
【００３０】
上述の対向基板上には、カラーフィルタ、ブラックマトリックス（ＢＭ）、上述の対向電極、及び、配線膜等（いずれも図示せず）が配設されている。この対向電極は基板４０側に配置される場合もある。基板４０と対向基板との間には、液晶層（図示せず）が挟持されている。すなわち、基板４０と対向基板との間には、液晶が導入されている。基板４０及び対向基板の外側の面には、偏光板、及び、位相差板等（いずれも図示せず）が設けられている。以上のようにして、基板４０と対向基板と液晶層とから、液晶表示パネルが構成されている。
【００３１】
画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板４０から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板４０側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。
【００３２】
ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素４７ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。
【００３３】
以上、本発明に係る半導体装置が設けられる表示装置の構成及び動作について説明した。次に、本発明に係る半導体装置及び製造方法の各態様について説明する。
【００３４】
＜実施の形態１＞
本実施の形態１として、上述のＴＦＴ５０が設けられた、液晶表示装置用のアクティブマトリックス型ＴＦＴ基板を例に説明する。
【００３５】
図２は、当該ＴＦＴ基板の平面構造の一例を示す平面図であり、図３は、当該ＴＦＴ基板の断面構造を示す縦断面図である。なお、図３においては、ＴＦＴ基板の説明を容易にするために、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面が並べて示されている。具体的には、ＴＦＴ５０と画素部分とを示すＡ−Ａ断面（右側）に加えて、ゲート端子部４を示すＢ−Ｂ断面（左側）、及び、ソース端子部１３を示すＣ−Ｃ断面（中間）が並べて示されている。なお、以降の説明の縦断面図においても、同様にＡ−Ａ〜Ｃ−Ｃ断面構造が示される。
【００３６】
図２及び図３に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００３７】
透明絶縁性基板１は、ガラスまたはプラスチック等からなる透明性の絶縁性基板である。透明絶縁性基板１上には、Ａｌを主成分とするメタル膜からなるゲート電極２、当該ゲート電極２に繋がるゲート配線３（上述のゲート配線４３に相当）、ゲート配線３と繋がっており、かつ映像の走査信号を入力するためのゲート端子部４、及び、ドレイン電極１０と繋がっている補助容量電極５が、少なくとも形成されている。また、これら構成部分２，３，４，５の上層として、ゲート絶縁膜６が配設されている。
【００３８】
ゲート電極２上には、ゲート絶縁膜６を介して順次に形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、不純物が添加されてｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８（第２アモルファスシリコン膜）とを含む半導体層５１が設けられている。Ｓｉ半導体能動膜７は、ＴＦＴ５０の構成要素である。なお、半導体層５１は、平面視においてゲート電極２の外周よりも内側に形成されている。
【００３９】
ソース電極９及びドレイン電極１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜（本実施の形態ではＡｌＮｉＮ膜）からなり、半導体層５１と直接接合されている。ソース電極９及びドレイン電極１０の間には、これらを互いに分離する分離領域１１が形成されている。本実施の形態では、この分離領域１１は、オーミック低抵抗Ｓｉ膜８にも形成されている。本実施の形態に係るＴＦＴ５０では、ゲート電極２に電圧が印加されると、Ｓｉ半導体能動膜７における分離領域１１近傍の部分にチャネル部が形成され、当該チャネル部を介してソース電極９とドレイン電極１０との間に電流を流すことが可能となる。
【００４０】
ソース配線１２（上述のソース配線４４に相当）は、ＴＦＴ５０のソース電極９と繋がっている。なお、図３においては、ソース電極９とソース配線１２との境界は明示されていない。ソース端子部１３は、ソース配線１２と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線１２を介して、ソース電極９に入力する。
【００４１】
層間絶縁膜１４は、上述の構成要素を覆うように配設されている。本実施の形態では、層間絶縁膜１４は、ゲート絶縁膜６、分離領域１１下のＳｉ半導体能動膜７、ソース電極９、ドレイン電極１０、ソース配線１２及びソース端子部１３等の上に配設されている。この層間絶縁膜１４には、図３に示されるように、複数の開口部（図３の例では３つの開口部）が形成されている。このうちの開口部として、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７が形成されている。これら画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７は、下層のドレイン電極１０、ゲート端子部４及びソース端子部１３にそれぞれ達している。
【００４２】
透過画素電極１８は、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。ゲート端子パッド１９は、ゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。ソース端子パッド２０は、ソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
【００４３】
以上のように構成されたＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔（セルギャップ）を介して貼り合わせ、この中に液晶を注入・封止することによって、ディスプレイ用途の表示装置が製造される。
【００４４】
本実施の形態に係るＴＦＴ５０においては、後述するようにＳｉ半導体能動膜７の側面に窒化処理などが行われることにより、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれている。そして、後述するようにオーミック低抵抗Ｓｉ膜８に酸化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍である第２領域には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれている。
【００４５】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第２領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Ｓｉを主成分とする膜（Ｓｉ膜、または、Ｓｉの含有割合が他の原子よりも多い膜をいい、ここではＳｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）との接続は、Ｓｉを主成分とする膜と、Ａｌ合金膜とが少なくとも一部分において互いに接続されている状態であればよい。
【００４６】
以上のような本実施の形態に係るＴＦＴ５０においては、Ｓｉを主成分とする膜（Ｓｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、ＴＦＴ５０は、高温下にさらされても、高融点メタルバリア層を備えるＴＦＴと同様のオン特性とオフ特性を示した。
【００４７】
このような効果が得られたのは、Ｓｉ半導体能動膜７とソース・ドレイン電極９，１０との接合界面近傍（第１領域）に窒素含有層が存在することにより、Ｓｉ半導体能動膜７のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第２領域）に酸素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＮｉ原子との相互拡散反応が抑制されたためであると考えられる。さらに、本実施の形態においては、ソース・ドレイン電極９，１０がＡｌＮｉＮ膜から構成され、当該第２領域には窒素含有層も存在することから、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。
【００４８】
後述するが、実際に、本実施の形態に係るＴＦＴ５０が設けられたＴＦＴ基板に対する熱処理温度を３００℃まで上昇させた場合においてもＡｌＮｉＮ膜とＳｉ膜との接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、高融点メタルバリア層を備えるＴＦＴと同等以上のオン特性とオフ特性を有するものとなった。
【００４９】
＜実施の形態１に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態１に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、各手順におけるＴＦＴ基板の断面を示す図４〜図７を用いて説明する。
【００５０】
図４において、まず、ガラス基板等の透明絶縁性基板１を洗浄液または純水を用いて洗浄し、透明絶縁性基板１上にゲート電極２等となるメタル膜を成膜する。当該メタル膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてＡｌＮｉ合金を用いる。
【００５１】
好適な製造方法例として、ここでは、アルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガスを用いたスパッタ法により、２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜した。スパッタリング条件に関しては、例えば、ＤＣ（直流）マグネトロンスパッタリング法（方式）であって、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜の際のパワー密度を３Ｗ／ｃｍ2、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）とした。このとき、以上の処理により実際に形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じ、つまり、約２ｍｏｌ％Ｎｉであった。また、ＡｌＮｉ合金膜の比抵抗値は、成膜直後においては約１２μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を経た後には、一般的な高融点金属材料よりも低い約５μΩ・ｃｍにまで低減されていた。このように、熱処理を行えば、ゲート配線３等となるＡｌＮｉ合金膜の比抵抗値を下げることができる。
【００５２】
次に、第１回目のフォトリソグラフィープロセスにより、上記メタル膜をパターニングして、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を形成する（図４）。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて、上述のＡｌＮｉ合金膜をエッチングし、ゲート電極２等を形成する。その後、フォトレジストパターンを除去する。
【００５３】
続いて、図５において、上述の工程により得られた構造上に、窒化シリコン（ＳｉＮ）膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７となるアモルファスシリコン（ａ−Ｓｉ）膜と、後でオーミック低抵抗Ｓｉ膜８となる不純物を添加したｎ型アモルファスシリコン（ｎ＋ａ−Ｓｉ）膜とを順次に成膜する。
【００５４】
好適な製造方法例として、ここでは化学的気相成長（ＣＶＤ）法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを１５０ｎｍ、リン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜の厚さを５０ｎｍとして、これら膜を順次に成膜した。
【００５５】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をパターニングして半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。これにより図５に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。
【００５６】
引き続いて、オーミック低抵抗Ｓｉ膜８上にフォトレジストパターンを残したまま、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化させる。
【００５７】
好適な製造方法例として、ここでは、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を５０Ｐａ、周波数を１３．５６ＭＨｚ、パワー密度を０．５Ｗ／ｃｍ2、Ｎ2ガス流量を１００ｓｃｃｍで５分間処理した。以上の処理により実際に形成されたＳｉ半導体能動膜７の側面の元素分布状態を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ｓｉ−Ｎ結合（Ｓｉ原子とＮ原子との結合）の面密度が４６．２％であった。ここでの面密度は、換言すれば、ＴＥＭ−ＥＤＸで分析されたＳｉ半導体能動膜７側面の領域におけるシリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）のピーク強度から算出したＳｉ−Ｎ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｎ結合の面密度が４６．２％であることは、残りの５３．８％の面密度でＳｉ−Ｏ結合（Ｓｉ原子とＯ原子との結合）とＳｉ−Ｓｉ結合（Ｓｉ原子とＳｉ原子との結合）とが存在している窒素含有状態であることを表している。
【００５８】
なお、この分析とは別に、上述のＳｉ半導体能動膜７の側面をＳＩＭＳ（Secondary Ion Mass Spectrometer：二次イオン質量分析法）で測定すると、Ｓｉ半導体能動膜７の窒素含有層は、Ｓｉ半導体能動膜７の側面から５ｎｍの厚さで形成されていることが確認できた。
【００５９】
以上の好適な製造方法例では、Ｎ2プラズマ処理によって窒素含有層を形成したが、この代わりに、Ｎ原子を含む雰囲気中での加熱処理、または、Ｎ原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。
【００６０】
引き続いて、オーミック低抵抗Ｓｉ膜８上のフォトレジストパターンを除去した後（図５）、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化させる。
【００６１】
好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８を同時に３分間さらした。実際にこの処理が行われたオーミック低抵抗Ｓｉ膜８の表面をＸＰＳ（Ｘ線光電子分光）法で分析した結果、Ｓｉ−Ｏ結合の面密度が２７．８％、Ｓｉ−Ｎ結合の面密度が０％であった。ここでの面密度は、換言すれば、ＸＰＳ法で分析されたオーミック低抵抗Ｓｉ膜８の表面におけるＳｉ−Ｏ結合、Ｓｉ−Ｎ結合、及び、Ｓｉ−Ｓｉ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｏ結合の面密度が２７．８％、Ｓｉ−Ｎ結合の面密度が０％であることは、残りの７２．２％の面密度でＳｉ−Ｓｉ結合が存在している酸素含有状態であることを表している。
【００６２】
また、この分析とは別に、上述のオーミック低抵抗Ｓｉ膜８の表面を分光エリプソメーターで測定すると、オーミック低抵抗Ｓｉ膜８の酸素含有層は、オーミック低抵抗Ｓｉ膜８の表面から１０ｎｍの厚さで形成されていることが確認できた。
【００６３】
以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、この製造方法に限定されるものではなく、Ｏ原子を含む雰囲気中での加熱処理、または、Ｏ原子を含むガスを用いたプラズマ処理、または、Ｏ原子のイオン注入を採用しても、所望の酸素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、オーミック低抵抗Ｓｉ膜８を酸化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に酸化処理することができると考えられる。
【００６４】
引き続いて、図６において、上述の工程により得られた構造上に、ソース・ドレイン電極９，１０等となるＡｌ合金膜を成膜する。このＡｌ合金膜としては、（１）電気的比抵抗が低いこと、（２）オーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、（３）後工程で透過画素電極１８となる導電膜との良好なコンタクト特性を示すこと（特に電気的コンタクト抵抗が低いこと）等の条件を満足するもの、例えばＡｌＮｉ合金膜を用いることが好ましい。
【００６５】
好適な製造方法例として、ここでは、Ｎ2ガスを通しつつ、Ａｌに２ｍｏｌ％のＮｉを添加してなるＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法によって、ＡｌＮｉＮ膜を成膜した。その際のスパッタリング条件については、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）、Ｎ2ガス流量を３×１０-4ｍ3／ｈ（５ｓｃｃｍ）として、ＡｒガスにＮ2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を３Ｗ／ｃｍ2とした。この条件の下で、厚みが約２００ｎｍのＡｌＮｉＮ膜を、ソース・ドレイン電極９，１０等となるＡｌ合金膜として形成した。
【００６６】
なお、実際に形成したＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれたＡｌ合金膜となっていた。そして、Ａｌ合金膜の比抵抗値は、成膜直後においては約１５μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を経た後には、一般的な高融点金属材料よりも低い約１０μΩ・ｃｍにまで低減されていた。このように、熱処理を行うことにより、当該Ａｌ合金膜からなるソース・ドレイン電極９，１０等の比抵抗値を下げることができた。
【００６７】
以上の好適な製造方法例では、上記スパッタリングにおいてＡｒガスにＮ2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトン（Ｋｒ）ガスにＮ2ガスを添加した混合ガスを用いても、上記Ａｌ合金にＮを添加することができる。Ｋｒガスの混合ガスを用いた場合には、Ａｒガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約１０μΩ・ｃｍにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ＡｒガスやＫｒガスなどのスパッタリングガスにＮ2ガスを添加したが、これに限ったものではなく、Ｎ2ガスの代わりに、例えばＮＨ3などのＮを含むガスを添加しても、上記Ａｌ合金にＮを添加することができる。或いは、ＡｌＮｉＮなどのＮを含むＡｌ合金からなるスパッタリングターゲットを用いても、ソース・ドレイン電極９，１０等となるＡｌ合金にＮを添加することができる。この場合には、上記スパッタリングガスに、Ｎ2ガスまたはＮを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Ａｒガスのみ、或いはＫｒガスのみをスパッタリングガスとして用いたとしてもＡｌ合金にＮを添加することができる。
【００６８】
次に、第３回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したＡｌ合金膜をパターニングして、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成する。その後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する（図６）。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて上述のＡｌＮｉＮ膜などをエッチングし、ソース・ドレイン電極９，１０等を形成する。それから、ソース電極９とドレイン電極１０との間のオーミック低抵抗Ｓｉ膜８の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域１１を形成する。その後、フォトレジストパターンを除去する。以上により図６に係る工程は終了する。
【００６９】
ここで、以上の図５及び図６に係る工程についてまとめると、図５に係る工程では、Ｓｉ半導体能動膜７の側面が窒化処理され、図６に係る工程では、当該Ｓｉ半導体能動膜７の側面と接触するソース・ドレイン電極９，１０が形成されることから、Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０との接合界面近傍（第１領域）には、窒素（Ｎ）が含まれることになる。また、図５に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図６に係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。ここで、本実施の形態では、上述の第１領域の窒素（Ｎ）の含有率は、この第２領域の窒素（Ｎ）の含有率よりも大きくしているものとする。
【００７０】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第２領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図５に係る工程のフォトレジストパターンを除去した後、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これらを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第２領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。なお、後述するＴＦＴ５０の評価においては、酸化処理に前後して窒化処理を追加して形成したＴＦＴを評価したものとなっている。
【００７１】
続いて、図７において、上述の工程により得られた構造上に、層間絶縁膜１４をパッシベーション膜として成膜する。好適な製造方法例として、ここでは、ＣＶＤ法を用い、約２５０℃の基板加熱条件化で、層間絶縁膜１４として、ＳｉＮ膜を３００ｎｍの厚さで成膜した。
【００７２】
その後、第４回目のフォトリソグラフィープロセスを行って層間絶縁膜１４等をパターニングして、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とをほぼ同時に形成する（図７）。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜１４をエッチングし、上述の画素ドレインコンタクトホール１５等を形成する。その後、フォトレジストパターンを除去する。
【００７３】
最後に、図３において、上述の工程により得られた構造上に、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介して、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ接続する透明導電性膜を成膜する。
【００７４】
好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。
【００７５】
その後、第５回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する（図３）。本実施の形態では、透明導電性膜（ＩＴＯ膜）の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてＩＴＯ膜をエッチングしてパターニングし、その後にフォトレジストパターンを除去して、透過画素電極１８等を形成する。
【００７６】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００７７】
＜ＴＦＴの評価＞
次に、以上の製造方法からなるＴＦＴ５０におけるＮ濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）におけるＯ原子量とＮ原子量の適正量についての評価と、Ｓｉ半導体能動膜７側面とソース・ドレイン電極９，１０との界面近傍（第１領域）におけるＮ原子量の適正量についての評価とを行った。
【００７８】
なお、高融点メタルバリア層を有しない評価対象のＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）としては、Ｓｉ半導体能動膜７側面を窒化処理し、その後、オーミック低抵抗Ｓｉ膜８を酸化処理及び窒化処理する工程を行った後に、窒素を含まないＡｌＮｉ合金膜（ソース・ドレイン電極９，１０）を形成した。それから、大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。
【００７９】
また、オーミック低抵抗Ｓｉ膜８とＡｌ合金膜との界面が電気特性に及ぼす影響と、Ｓｉ半導体能動膜７とＡｌ合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極２によってバックライトの光が遮られない構造、すなわちＳｉ半導体能動膜７とソース・ドレイン電極９，１０との界面直下にゲート電極２が無い構造の電気特性を評価した。そして、後者に対してはゲート電極２によってバックライトの光が遮られる構造、すなわちＳｉ半導体能動膜７とソース・ドレイン電極９，１０の界面直下にゲート電極２がある構造の電気特性を評価した。
【００８０】
図８は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｏ結合（Ｏ原子）の存在比（上述の第２領域におけるＳｉ−Ｏ結合の面密度）に対するオン特性の変化を示している。なお、評価対象ＴＦＴのソース・ドレイン電極９，１０には、共に窒素を含まないＡｌＮｉ膜（例えばＮｉ組成が２ｍｏｌ％）が用いられている。
【００８１】
図８には、高融点メタルバリア層としてＣｒメタルを有するＴＦＴ（以下「ＣｒメタルＴＦＴ」と呼ぶ）のオン電流値で評価対象ＴＦＴのオン電流値を除算した値（オン電流比）が、オン特性として示されている。すなわち、図８において、オン電流比が１以上であれば、評価対象ＴＦＴのオン特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【００８２】
図８において、Ｓｉ−Ｏ結合の存在比が約３０％まで増加すると、オン電流比が増加する。これは、Ｓｉ−Ｏ結合が、ソース・ドレイン電極９，１０のＡｌ原子及びＮｉ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間における化合物反応及び相互拡散反応を抑制するためである。しかし、Ｓｉ−Ｏ結合の存在比が約３０％を超えて増加すると、Ａｌ原子とＯ原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Ｓｉ−Ｏ結合とオン特性との間にはこのような関係があることから、基準となるＣｒメタルＴＦＴと同等以上のオン電流値（オン電流比が１以上）を得るためには、上述の第２領域において、Ｓｉ−Ｏ結合の面密度が約１５％、乃至、約４５％の範囲内にあること、より好ましくは３０％であることが好ましい。
【００８３】
図９は、評価対象ＴＦＴのオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）において、Ｓｉ−Ｏ結合の存在比が１５％以上かつ４５％以下にされた条件下で、Ｎ原子（Ｓｉ−Ｎ結合）が含まれた場合での、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比に対するオン電流比の関係を示している。ここで、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比とは、（Ｓｉ−Ｎ結合の面密度）／（Ｓｉ−Ｏ結合の面密度）の比を意味する。図９に示されるように、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１を超えると、オン電流比が１以下となり、評価対象ＴＦＴのオン電流値が、基準のＣｒメタルＴＦＴよりも低下してしまう。したがって、上述の第２領域において、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下すること、より好ましくは０．４〜０．５程度にすることが好ましい。
【００８４】
図１０は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｎ結合の存在比（上述の第２領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。図１０には、ＣｒメタルＴＦＴのオフ電流値で評価対象ＴＦＴのオフ電流値を除算した値（オフ電流比）が、オン特性として示されている。すなわち、図１０において、オフ電流比が１以下であれば、評価対象ＴＦＴのオフ特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【００８５】
図１０において、Ｓｉ−Ｎ結合の存在比が１０％より小さい場合には、ソース・ドレイン電極９，１０のＡｌ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第２領域において、Ｓｉ−Ｎ結合の面密度は約１０％以上とすることが好ましい。
【００８６】
図１１は、遮光されている評価対象ＴＦＴでの、Ｓｉ半導体能動膜７側面のＳｉ−Ｎ結合の存在比（上述の第１領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。この図１１に示されるように、第１領域において、Ｓｉ−Ｎ結合の面密度は４５％以上であることが好ましい。
【００８７】
以上のような本実施の形態に係るＴＦＴ５０によれば、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）には、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性（オフ電流比）を良好にすることができる。特に、第１領域において、Ｓｉ−Ｎ結合の面密度を４５％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。
【００８８】
また、本実施の形態に係るＴＦＴ５０によれば、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０の界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性（オン電流比）を良好にすることができる。特に、第２領域において、Ｓｉ−Ｏ結合の面密度を１５乃至４５％の範囲内にし、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。また、第２領域において、Ｓｉ−Ｎ結合の面密度を１０％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。
【００８９】
さて、上述の図１１においては、比較のため、遮光されていないＴＦＴ構造における同オフ特性の変化も示している。図に示されるように、遮光されているＴＦＴ構造においてオフ特性をよくするためには、遮光されていないＴＦＴ構造を用いた場合よりもＳｉ−Ｎを多く含有させる必要がある。このことについて、発明者は以下のように考察した。
【００９０】
Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０とのショットキー接合界面、つまり、第１領域においては、相互拡散反応によりＳｉ半導体能動膜７が結晶化する。この結晶化によってバンドギャップが狭くなるため、逆バイアスに対する第１領域の耐圧（降伏電圧の絶対値）は低くなる。そのことに加えて、遮光されているＴＦＴ構造では、このショットキー接合界面（第１領域）がゲート電極２の近傍にあるため、逆バイアスの寄与が強く、ホールの注入が発生しやすいものとなっている。このことからも、逆バイアスに対する第１領域の耐圧は低いと考えられる。よって、遮光されているＴＦＴ構造において、オフ特性をよくするためには、遮光されていないＴＦＴ構造を用いた場合よりも、第１領域にＳｉ−Ｎを多く含有させる必要があると考えられる。一方、Ｓｉ半導体能動膜７の上面は、オーミック低抵抗Ｓｉ膜８を介してソース・ドレイン電極９，１０と接続されているため、第１領域よりも逆バイアスに対する耐圧が高いと考えられる。
【００９１】
＜実施の形態２＞
本実施の形態２として、これまで説明した実施の形態１と同様に、本発明に係る半導体装置はＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板では、実施の形態１と比べて、Ｎ2プラズマなどの窒化処理の回数を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るＴＦＴ基板ついて説明するが、実施の形態１と同様の構成要素については同じ符号を付すものとし、実施の形態１と異なる部分を中心に説明する。
【００９２】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に示されるＴＦＴ基板の平面構造と同じである。図１２は、本実施の形態に係るＴＦＴ基板の構造を示す断面図であり、図３と同様に、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を並べて示している。
【００９３】
図２及び図１２に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００９４】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該Ｓｉ半導体能動膜７を覆うｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８（第２アモルファスシリコン膜）とを含んでいる。また、本実施の形態に係るソース・ドレイン電極９，１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミック低抵抗Ｓｉ膜８とのみ直接接合されている。
【００９５】
そして、本実施の形態に係るＴＦＴ５０においては、後述するようにオーミック低抵抗Ｓｉ膜８に窒化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍である領域（以下「第３領域」と呼ぶ）には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）、窒素（Ｎ）が含まれている。
【００９６】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第３領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。
【００９７】
以上のような本実施の形態に係るＴＦＴ５０においては、Ｓｉを主成分とする膜（ここではオーミック低抵抗Ｓｉ膜８）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、本実施の形態に係るＴＦＴ５０は、高温下にさらされても、高融点メタルバリア層を備えるＴＦＴと同様のオン特性とオフ特性を示した。
【００９８】
このような効果が得られたのは、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第３領域）に窒素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第３領域）に酸素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＮｉ原子との相互拡散反応が抑制されたためであると考えられる。
【００９９】
後述するが、実際に、本実施の形態に係るＴＦＴ５０が設けられたＴＦＴ基板に対する熱処理温度を３００℃まで上昇させた場合においてもＡｌＮｉＮ膜とＳｉ膜との接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、高融点メタルバリア層を備えるＴＦＴと同等以上のオン特性とオフ特性を有するものとなった。
【０１００】
＜実施の形態２に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態２に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【０１０１】
まず、図４を用いて説明した実施の形態１に係る製造方法（第１回目のフォトリソグラフィープロセスを含む）と同様の工程を行い、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を透明絶縁性基板１上に形成する。
【０１０２】
それから、図１３において、ＳｉＮ膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８となるａ−Ｓｉ膜とを順次に成膜する。
【０１０３】
好適な製造方法例として、ここではＣＶＤ法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを２００ｎｍとして、これら膜を順次に成膜した。
【０１０４】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜をパターニングする。それから、フォトレジストパターンを除去した後、パターニングしたａ−Ｓｉ膜の上面及び側面にリン（Ｐ）を不純物として注入することにより、ｎ＋ａ−Ｓｉ膜たるオーミック低抵抗Ｓｉ膜８を形成し、当該オーミック低抵抗Ｓｉ膜８により覆われる残りのａ−Ｓｉ膜をＳｉ半導体能動膜７とする。なお、オーミック低抵抗Ｓｉ膜８の形成における不純物の注入は、イオン注入装置を用いて行われ、ｎ＋ａ−Ｓｉ膜の厚さが５０ｎｍとなるように調整される。
【０１０５】
実施の形態１では、半導体層５１を形成した後に、半導体層５１の側面（Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面）を窒化させる窒化処理を行った。それに対して、本実施の形態では、当該窒化処理を行わずに、オーミック低抵抗Ｓｉ膜８を酸化する酸化処理を行う。
【０１０６】
好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Ｓｉ膜８を３分間さらした。実際にこの処理が行われたオーミック低抵抗Ｓｉ膜８表面をＸＰＳ（Ｘ線光電子分光）法で分析した結果、Ｓｉ−Ｏ結合の面密度が２６．７％、Ｓｉ−Ｎ結合の面密度が０％であった。ここでの面密度は、換言すれば、ＸＰＳ法で分析されたオーミック低抵抗Ｓｉ膜８の表面におけるＳｉ−Ｏ結合、Ｓｉ−Ｎ結合、及び、Ｓｉ−Ｓｉ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｏ結合の面密度が２６．７％、Ｓｉ−Ｎ結合の面密度が０％であることは、残りの７３．３％の面密度でＳｉ−Ｓｉ結合が存在している酸素含有状態であることを表している。
【０１０７】
また、この分析とは別に、上述のオーミック低抵抗Ｓｉ膜８の表面を分光エリプソメーターで測定すると、オーミック低抵抗Ｓｉ膜８の酸素含有層は、オーミック低抵抗Ｓｉ膜８の表面から１０ｎｍの厚さで形成されていることが確認できた。なお、以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、これに限ったものではなく、実施の形態１で説明した様々な酸化処理のいずれかによって当該酸素含有層を形成してもよい。
【０１０８】
その後、図６を用いて説明した実施の形態１に係る製造方法（第３回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図１４に示されるように、ＡｌＮｉＮ膜からなるソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成した後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する。
【０１０９】
ここで、以上の図１３及び図１４に係る工程についてまとめると、図１３に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図１４に係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第３領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。
【０１１０】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第３領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図１３に係る工程のフォトレジストパターンを除去した後、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第３領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。なお、後述するＴＦＴ５０の評価においては、酸化処理に前後して窒化処理を追加して形成したＴＦＴを評価したものとなっている。
【０１１１】
それから、図７用いて説明した実施の形態１に係る製造方法（第４回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図１５に示されるように、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とが形成された層間絶縁膜１４を形成する。
【０１１２】
最後に、図３を用いて説明した実施の形態１に係る製造方法（第５回目のフォトリソグラフィープロセスを含む）と同様の工程を行うことにより、図１２に示されるように、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する。
【０１１３】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【０１１４】
＜ＴＦＴの評価＞
次に、以上の製造方法からなるＴＦＴ５０におけるＮ濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）におけるＯ原子量とＮ原子量の適正量についての評価を行った。
【０１１５】
なお、評価対象ＴＦＴとしては、オーミック低抵抗Ｓｉ膜８を酸化処理及び窒化処理する工程を行った後に、窒素を含まないＡｌＮｉ合金膜（ソース・ドレイン電極９，１０）を形成した。それから、大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。
【０１１６】
また、オーミック低抵抗Ｓｉ膜８上面とＡｌ合金膜との界面が電気特性に及ぼす影響と、オーミック低抵抗Ｓｉ膜８側面とＡｌ合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極２によってバックライトの光が遮られない構造、すなわちオーミック低抵抗Ｓｉ膜８側面とソース・ドレイン電極９，１０との界面直下にゲート電極２が無い構造の電気特性を評価した。そして、後者に対してはゲート電極２によってバックライトの光が遮られる構造、すなわちオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０の界面直下にゲート電極２がある構造の電気特性を評価した。
【０１１７】
図１６は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｏ結合（Ｏ原子）の存在比（上述の第３領域におけるＳｉ−Ｏ結合の面密度）に対するオン特性の変化を示している。なお、評価対象ＴＦＴのソース・ドレイン電極９，１０には、共に窒素を含まないＡｌＮｉ膜（例えばＮｉ組成が２ｍｏｌ％）が用いられている。
【０１１８】
図１６には、ＣｒメタルＴＦＴのオン電流値で評価対象ＴＦＴのオン電流値を除算した値たるオン電流比が、オン特性として示されている。すなわち、図１６において、オン電流比が１以上であれば、評価対象ＴＦＴのオン特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【０１１９】
図１６において、Ｓｉ−Ｏ結合の存在比が約３０％まで増加すると、オン電流比が増加する。これは、Ｓｉ−Ｏ結合が、ソース・ドレイン電極９，１０のＡｌ原子及びＮｉ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間での化合物反応及び相互拡散反応を抑制するためである。しかし、Ｓｉ−Ｏ結合の存在比が約３０％を超えて増加すると、Ａｌ原子とＯ原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Ｓｉ−Ｏ結合とオン特性との間にはこのような関係があることから、基準となるＣｒメタルＴＦＴと同等以上のオン電流値（オン電流比が１以上）を得るためには、上述の第３領域において、Ｓｉ−Ｏ結合の面密度が約１５％、乃至、約４５％の範囲内にあること、より好ましくは３０％であることが好ましい。
【０１２０】
図１７は、評価対象ＴＦＴのオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）において、Ｓｉ−Ｏ結合の存在比が１５％以上かつ４５％以下にされた条件下で、Ｎ原子（Ｓｉ−Ｎ結合）が含まれた場合での、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比に対するオン電流比の関係を示している。ここで、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比とは、（Ｓｉ−Ｎ結合の面密度）／（Ｓｉ−Ｏ結合の面密度）の比を意味する。図１７に示されるように、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１を超えると、オン電流比が１以下となり、評価対象ＴＦＴのオン電流値が、基準のＣｒメタルＴＦＴよりも低下してしまう。したがって、上述の第３領域において、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下すること、より好ましくは０．２〜０．４程度にすることが好ましい。
【０１２１】
図１８は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８上面のＳｉ−Ｎ結合の存在比（上述の第３領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。図１８には、ＣｒメタルＴＦＴのオフ電流値で評価対象ＴＦＴのオフ電流値を除算した値たるオフ電流比が、オン特性として示されている。すなわち、図１８において、オフ電流比が１以下であれば、評価対象ＴＦＴのオフ特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【０１２２】
図１８において、Ｓｉ−Ｎ結合の存在比が１０％より小さい場合には、ソース・ドレイン電極９，１０のＡｌ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第３領域において、Ｓｉ−Ｎ結合の面密度は約１０％以上とすることが好ましい。
【０１２３】
図１９は、遮光されている評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８側面のＳｉ−Ｎ結合の存在比（上述の第３領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。この図１９に示されるように、第３領域において、Ｓｉ−Ｎ結合の面密度は、図１８と同様１０％以上であることが好ましい。
【０１２４】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）には、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高熱処理後のオフ特性（オフ電流比）を良好にすることができる。特に、第３領域において、Ｓｉ−Ｎ結合の面密度を１０％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。また、本実施の形態では、実施の形態１において行った半導体層５１の側面の窒化処理を省くことができるので、製造方法を簡素化することができる。
【０１２５】
また、本実施の形態に係るＴＦＴ５０によれば、当該第３領域には、ニッケル（Ｎｉ）及び酸素（Ｏ）がさらに含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性（オン電流比）を良好にすることができる。特に、第３領域において、Ｓｉ−Ｏ結合の面密度を１５乃至４５％の範囲内にし、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。
【０１２６】
＜実施の形態３＞
本実施の形態３として、これまで説明した実施の形態１と同様に、本発明に係る半導体装置はＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板では、実施の形態１と比べて、Ｎ2プラズマの窒化処理の時間を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るＴＦＴ基板について説明するが、実施の形態１と同様の構成要素については同じ符号を付すものとし、実施の形態１と異なる部分を中心に説明する。
【０１２７】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に示されるＴＦＴ基板の平面構造と同じである。図２０は、本実施の形態に係るＴＦＴ基板の構造を示す断面図であり、図３と同様に、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を並べて示している。
【０１２８】
図２及び図２０に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【０１２９】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該Ｓｉ半導体能動膜７を覆うｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８とを含んでおり、半導体層５１全体のエッチング端面がテーパー形状となっている。つまり、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）において、Ｓｉ半導体能動膜７がテーパー形状のエッチング端面を有するものとなっているとともに、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍において、オーミック低抵抗Ｓｉ膜８がテーパー形状のエッチング端面を有するものとなっている。また、本実施の形態に係るソース・ドレイン電極９，１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミック低抵抗Ｓｉ膜８とのみ直接接合されている。
【０１３０】
そして、本実施の形態に係るＴＦＴ５０においては、後述するようにオーミック低抵抗Ｓｉ膜８に窒化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）、窒素（Ｎ）が含まれている。
【０１３１】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第２領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Ｓｉを主成分とする膜（Ｓｉ膜、または、Ｓｉの含有割合が他の原子よりも多い膜をいい、ここではＳｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）との接続は、Ｓｉを主成分とする膜と、Ａｌ合金膜とが少なくとも一部分において互いに接続されている状態であればよい。
【０１３２】
以上のような本実施の形態に係るＴＦＴ５０においては、実施の形態１のＴＦＴと同等のオン特性とオフ特性とを有することができ、また、オーミック低抵抗Ｓｉ膜８（ここでは半導体層５１）側面の窒化処理時間を実施の形態１よりも短縮することができた。このような効果が得られたのは、オーミック低抵抗Ｓｉ膜８（半導体層５１）側面をテーパー形状としたことにより、窒素プラズマ等の窒化処理の際に効率的に窒素を含有させることができたためであると考えられる。
【０１３３】
＜実施の形態３に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態３に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【０１３４】
まず、図４を用いて説明した実施の形態１に係る製造方法（第１回目のフォトリソグラフィープロセスを含む）と同様の工程を行い、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を透明絶縁性基板１上に形成する。
【０１３５】
それから、図２１において、ＳｉＮ膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８となるａ−Ｓｉ膜とを順次に成膜する。
【０１３６】
好適な製造方法例として、ここではＣＶＤ法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを２００ｎｍとして、これら膜を順次に成膜した。
【０１３７】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチング端面がテーパー形状になるようにパターニングして半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。これにより図２１に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスと酸素ガスとの混合ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチング端面がテーパー形状になるようにエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。
【０１３８】
引き続いて、オーミック低抵抗Ｓｉ膜８にフォトレジストパターンを残したまま、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化させる。
【０１３９】
実施の形態１では、好適な製造方法例として、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を５０Ｐａ、周波数を１３．５６ＭＨｚ、パワー密度を０．５Ｗ／ｃｍ2、Ｎ2ガス流量を１００ｓｃｃｍという条件の窒化処理を５分間処理したが、本実施の形態３では２分間に短縮した。以上の処理により実際に形成されたＳｉ半導体能動膜７の側面の元素分布状態を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ｓｉ−Ｎ結合（Ｓｉ原子とＮ原子との結合）の面密度が、処理時間を短縮したにも関わらず、４６．８％と実施の形態１とほぼ同等であった。
【０１４０】
なお、この分析とは別に、上述のＳｉ半導体能動膜７の側面をＳＩＭＳ（Secondary Ion Mass Spectrometer：二次イオン質量分析法）で測定すると、Ｓｉ半導体能動膜７の窒素含有層は、Ｓｉ半導体能動膜７の側面から５ｎｍの厚さで形成されていることが確認できた。
【０１４１】
以上の好適な製造方法例では、Ｎ2プラズマ処理によって窒素含有層を形成したが、この代わりに、Ｎ原子を含む雰囲気中での加熱処理、または、Ｎ原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。
【０１４２】
その後、図６を用いて説明した実施の形態１に係る製造方法（第３回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図２２に示されるように、ＡｌＮｉＮ膜からなるソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成した後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する。
【０１４３】
ここで、以上の図２１及び図２２に係る工程についてまとめると、図２１に係る工程では、テーパー形状にエッチングされたＳｉ半導体能動膜７の側面が窒化処理され、図２２に係る工程では、当該Ｓｉ半導体能動膜７の側面と接触するソース・ドレイン電極９，１０が形成されることから、Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０との接合界面近傍（第１領域）には、窒素（Ｎ）が含まれることになる。また、図２１に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図２２係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。ここで、本実施の形態では、上述の第１領域の窒素（Ｎ）の含有率は、この第２領域の窒素（Ｎ）の含有率よりも大きくしているものとする。
【０１４４】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第２領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図２１に係る工程のフォトレジストパターンを除去した後、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第２領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。
【０１４５】
それから、図７用いて説明した実施の形態１に係る製造方法（第４回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図２３に示されるように、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とが形成された層間絶縁膜１４を形成する。
【０１４６】
最後に、図３を用いて説明した実施の形態１に係る製造方法（第５回目のフォトリソグラフィープロセスを含む）と同様の工程を行うことにより、図２０に示されるように、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する。
【０１４７】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【０１４８】
以上の製造方法からなるＴＦＴ５０において、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）におけるＯ原子量及びＮ原子量の適正量についての評価と、Ｓｉ半導体能動膜７側面とソース・ドレイン電極９，１０との界面近傍（第１領域）におけるＮ原子量の適正量についての評価とを行ったところ、実施の形態１と同様の結果が得られた。
【０１４９】
以上のような本実施の形態に係るＴＦＴ５０によれば、テーパー形状にエッチングされたＳｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）には、窒素（Ｎ）が含まれる。このような構成によれば、実施の形態１よりも第１領域の窒化処理時間を短縮したにも関わらず、実施の形態１と同等のオフ特性（オフ電流比）を得ることができる。
【０１５０】
＜実施の形態１〜３のまとめ＞
以上のような半導体装置によれば、Ｓｉ膜或いはＳｉを主成分とする膜と直接に接続して良好なコンタクト特性を実現するＡｌ合金膜と、その製造方法とを提供することができる。これにより、Ａｌ合金膜と、Ｓｉ膜或いはＳｉを主成分とする膜とが直接に接続された構造を有する半導体装置であっても、これらの間に高融点バリア層を有する半導体装置と同等以上のコンタクト特性を有することができる。より具体的には、ＩＴＯ膜のような酸化物透明導電膜及びＳｉ膜或いはＳｉを主成分とする膜との各々の間における良好なコンタクト特性、及び、耐熱性が良好な半導体装置のソース電極及びドレイン電極（Ａｌ合金膜）を提供することを可能にする。そして、高融点メタルバリア層を形成する工程を省いて、半導体装置の製造方法を簡素化することも可能となる。
【０１５１】
そして、高融点メタルバリア層を省いた場合には、ソース配線１２及びドレイン電極１０等の金属配線の幅を縮小化することが可能となるので、半導体装置の小型化を実現することができる。一方、ソース配線１２及びドレイン電極１０等の金属配線の幅をそのままにした場合には、その低抵抗化を実現することができる結果、半導体装置の消費電力化（省エネルギー化）も実現することができる。
【０１５２】
また、高融点メタルバリア層を省いた場合には、半導体装置の分解容易化を実現することができる。また、例えば、Ｃｒなどの有害性のある金属を使用せずに済むことから、安全に半導体装置を製造することができる。
【０１５３】
また、ディスプレイ用のアクティブマトリックス型ＴＦＴ基板のソース電極９、ドレイン電極１０及びソース配線１２等の配線に、Ａｌ合金膜を適用することができるから、配線抵抗を低減することができるとともに、良好なオン特性、オフ特性及び耐熱特性を有するＴＦＴを実現することができる。したがって、大型ディスプレイまたは小型の高詳細ディスプレイにおいても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率よく、かつ低コストで生産することが可能となる。このように、以上の実施の形態によれば、低抵抗配線が必要とされるディスプレイ装置の生産能力を高くすることができる。
【０１５４】
また、以上のようなＡｌ合金膜を、バックライトを遮光したＴＦＴ構造のソース電極９及びドレイン電極１０に適用しても、良好なオフ特性を有するＴＦＴを形成することができる。したがって、バックライトを高輝度化した液晶ディスプレイにおいて、表示不良の無い高表示品質のディスプレイを生産することができる。
【０１５５】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【符号の説明】
【０１５６】
１ 透明絶縁性基板、２ ゲート電極、６ ゲート絶縁膜、７ Ｓｉ半導体能動膜、８ オーミック低抵抗Ｓｉ膜、９ ソース電極、１０ ドレイン電極、５１ 半導体層。
【技術分野】
【０００１】
本発明は、半導体装置、及び、それを備える電気光学表示装置などの表示装置に関するものである。
【背景技術】
【０００２】
半導体装置のスイッチング素子の一種である薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」）を有するアクティブマトリックス型ＴＦＴが存在するとともに、それを備えるディスプレイ装置用の電気光学表示装置（例えば、液晶ディスプレイ装置、有機ＥＬ（Electro-Luminescence）ディスプレイ装置）が存在している。このような電気光学表示装置は、低消費電力及び薄型であるという特徴を有することから、ＣＲＴ（Cathode Ray Tube）に代わるフラットパネルディスプレイの一つとして、製品への応用が盛んになされている。
【０００３】
近年では、バックライドの高輝度化、ＴＶ画面の大型化或いは携帯電話機等の携帯端末器における小型ディスプレイの高精細化に伴い、ＴＦＴ構造でのバックライト遮光化やディスプレイ装置用の半導体装置の配線材料の低抵抗化がより一段と要望されるに至っている。
【０００４】
ＴＦＴ構造でのバックライト遮光化について具体的に説明すると、従来のＴＦＴ構造では、平面視において、複数種類のシリコン（Ｓｉ）半導体膜などからなるＳｉ半導体層がゲート電極の外周よりも外側へはみ出ている構造が広く採用されていた。しかし、バックライトが高輝度化するに伴って、Ｓｉ半導体層中に発生する光リーク電流が大きくなることから、Ｓｉ半導体層をゲート電極の内側に配置することによって、Ｓｉ半導体層に光が照射されるのを抑制するＴＦＴ構造が提案されている。
【０００５】
次に、配線材料の低抵抗化について具体的に説明すると、従来のディスプレイ装置用の半導体装置の配線材料には、いわゆる高融点金属材料、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、またはタングステン（Ｗ）等の金属、或いは、これらの金属を主成分とする合金が一般的に用いられてきた。これら高融点金属材料は、Ｓｉ半導体膜との接続界面における界面拡散反応がほとんど生じないことから、半導体装置用の電極材料として好適に用いられてきた。しかしながら、高融点金属材料の比抵抗値（一般に１２〜６０μΩ・ｃｍ）であることから、現状では、半導体装置用の電極材料として高融点金属材料は好適とはいえない状況となっている。
【０００６】
そこで、ディスプレイ装置用の半導体装置の配線材料として、比抵抗がより低く、かつ、配線パターン加工が容易であるアルミニウム（Ａｌ）またはＡｌを主成分とする合金が、高融点金属材料の代替材料として注目されるに至っている。
【０００７】
しかしながら、Ａｌ膜やＡｌ合金膜（以下、「Ａｌ合金膜等」と呼ぶ）は、Ｓｉ半導体膜またはＳｉを主成分とする膜（以下、「Ｓｉ半導体膜等」と呼ぶ）と接合界面において激しく相互拡散反応する結果、その電気的特性が劣化することが一般的に知られている。このため、Ａｌ合金膜等とＳｉ半導体膜等とを電気的に接続させる場合には、電気的特性が劣化しないように、それらの間に上述の高融点金属材料からなるバリア層（以下「高融点メタルバリア層」と呼ぶ）を介在させる構造が提案されていた。
【０００８】
また、ディスプレイ装置用の電気光学表示装置においては、その透過画素電極材料として一般的に用いられる酸化インジウム系の膜、例えば、酸化インジウムと酸化スズとを混合させてなるＩＴＯ（Indium Tin Oxide）膜と、配線膜（例えばＡｌ合金膜）とが接合されている。しかし、Ａｌ合金膜とＩＴＯ膜との接合界面においても、上述のＳｉ半導体膜等と同様の界面拡散反応が生じることから、Ａｌ合金膜と透過画素電極とを電気的に接続させる場合には、上述と同様に、それらの間に高融点メタルバリア層を介在させる構造が提案されていた。
【０００９】
特許文献１〜３の各々には、上述の技術の一例として、ソース・ドレイン電極となる低抵抗のＡｌ合金膜等と、Ｓｉ半導体膜等との間に、高融点メタルバリア層を介在させた技術が開示されている。これらの技術においては、Ｓｉに不純物を添加してなる低抵抗Ｓｉ膜（以下「オーミック低抵抗Ｓｉ膜」と呼ぶ）又はＩＴＯ膜と、Ｃｒ、Ｍｏ、Ｔｉ、またはＺｒ（ジルコニウム）からなる高融点メタルバリア層とを直接接合させた後、当該高融点メタルバリア層上に低抵抗のＡｌ系メタルを形成して積層する構成が開示されている。
【００１０】
特許文献４，５の各々にも、上述の技術と同様に、Ａｌ合金膜とＩＴＯまたはＳｉとの界面における界面拡散反応を防止し、良好な界面の電気的特性（コンタクト特性）が得られる構成が開示されている。具体的には、特許文献４においては、所定量のニッケル（Ｎｉ）を含有させたＡｌ合金膜を、ＩＴＯ膜及びＳｉ半導体膜の各々と直接接合させることによってコンタクト特性を改善させる技術が開示されている。また、特許文献５においては、Ａｌ合金膜等としてＡｌＮｉ合金膜を用いることにより、当該ＡｌＮｉ合金膜とＩＴＯ膜とのコンタクト特性を改善する技術が開示されている。さらに、同特許文献５においては、Ｓｉに窒素（Ｎ）を含有させた層を介してＳｉＡｌＮｉ合金膜とＳｉ半導体膜とを接合させることによって、それらの間のコンタクト特性を改善する技術が開示させている。これら特許文献４，５に開示された技術を用いれば、少なくともＡｌ合金膜等と、ＩＴＯ膜またはＳｉ半導体膜との間に高融点メタルバリア層を形成する工程を省くことが可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−２３６８９３号公報
【特許文献２】特開平７−３０１１８号公報
【特許文献３】特開平８−６２６２８号公報
【特許文献４】特開２００３−８９８６４号公報
【特許文献５】特開２００８−１０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１〜３のように、Ａｌ合金膜等とＳｉ半導体膜等との界面における拡散反応を防止するための高融点メタルバリア層を形成すると、成膜工程及びエッチング加工の工程が増えて製造プロセスが複雑化する。その結果、生産能力が低下するという問題を招いていた。しかも、エッチング加工時のＡｌ合金膜と高融点金属材料とのエッチング速度の違うこと、及び、横方向に進行するサイドエッチング量の違うこと等に起因して、エッチング加工断面の形状に凹凸が発生してしまうことから、微細加工が困難となっていた。さらに、エッチング加工断面の形状に凹凸が生じることは、上層として形成される膜のカバレッジ特性を劣化させるという問題があった。このように、Ａｌ合金膜等とＳｉ半導体膜等との間に高融点メタルバリア層を介在させる構造・方法においては、高品質で高い信頼性を有する半導体装置を製造することが困難であった。
【００１３】
また、特許文献４，５の技術を用いた場合には、本願発明者らは、スイッチングのオン時に流れる電流であるオン電流（Ｉon）、及び、オフ時に流れるリーク電流であるオフ電流（Ｉoff）に不具合があるという評価結果を得た。
【００１４】
具体的には、リンがドープされた上述のオーミック低抵抗Ｓｉ膜と、ゲート電圧に応じてチャネルが形成されるＳｉ半導体膜（以下「Ｓｉ半導体能動膜」と呼ぶ）とを有するＳｉ半導体層に、バックライトからの光が照射されないように、平面視においてＳｉ半導体層の全てまたはその一部をゲート電極の内側に配置した。
【００１５】
そして、特許文献４の技術のように、当該Ｓｉ半導体層を有するＴＦＴのソース・ドレイン電極としてＡｌＮｉ合金膜を、Ｓｉ半導体層に直接接合させた。この構造の形成直後では、ＡｌＮｉ合金膜とオーミック低抵抗Ｓｉ膜との接合界面、及び、ＡｌＮｉ合金膜とＳｉ半導体能動膜との接合界面のそれぞれにおいて相互拡散反応は認められなかった。しかし、この構造に熱処理（大気中、若しくは窒素ガス雰囲気中での約３０分間の保持）を施すと、Ａｌ及びＳｉの相互拡散反応が徐々に進行し、２５０℃を超える温度の大気下、若しくは窒素ガス雰囲気下の熱処理を施した場合には、光学顕微鏡観察レベルでも相互拡散反応が認められた。
【００１６】
一方、それよりも少し温度を低くした熱処理（ただし２００℃を超える）を施した場合には、光学顕微鏡観察レベルでは顕著な相互拡散反応は認められなかったが、ＴＦＴの電気特性（ＴＦＴ特性）を測定したところ、ＴＦＴ特性に明らかな劣化が認められた。具体的には、ＴＦＴの一般的なＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）特性において、上述のＩoffに１ケタ以上の上昇が認められた。これは、ＡｌとＳｉとの間の接合界面に、局所的、かつ、光学顕微鏡観察レベルでは観察できない程度の微小な相互拡散が発生したことが起因であると考えられる。
【００１７】
次に、特許文献５のように、ＡｌＮｉ合金膜とオーミック低抵抗Ｓｉ膜との間にＮ含有層が形成された構成に、少なくとも３００℃の熱処理を加えた場合には、その間における相互拡散反応は認められなかったが、ＡｌＮｉ合金膜とＳｉ半導体能動膜との間の界面においては、相互拡散反応（ＴＦＴにおける電気特性の顕著な劣化）が認められた。具体的な現象としては、Ｉoffが３ケタ以上上昇し、Ｉonが高融点メタルバリア層を形成した場合の約５０％にまで減少した。加えて、熱処理によるオン特性の著しい劣化も認められた。具体的には、形成直後のＩonに比べて、３００℃熱処理後のＩonは最大で５０％にまで低下した。
【００１８】
しかしながら、一般的なディスプレイ装置用のアクティブマトリックスＴＦＴ基板の製造プロセスでは、通常、最低でも２００℃以上、一般的には３００℃程度のプロセス温度下での処理が含まれる。したがって、以上のような半導体装置をディスプレイ装置に適用することは、耐熱性の面から実質的に困難であった。
【００１９】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る半導体装置は、絶縁性基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して順次に形成された第１アモルファスシリコン膜と、所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、前記半導体層と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極とを備える。前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、前記第１アモルファスシリコン膜の側面と前記ソース・ドレイン電極との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる。
【発明の効果】
【００２１】
本発明によれば、第１アモルファスシリコン膜の側面とソース・ドレイン電極との界面近傍である第１領域に、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性を良好にすることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る半導体装置が設けられる電気光学表示装置の構成を示す図である。
【図２】実施の形態１に係るＴＦＴアレイ基板を示す平面図である。
【図３】実施の形態１に係るＴＦＴアレイ基板を示す断面図である。
【図４】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図５】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図６】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図７】実施の形態１に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図８】実施の形態１に係るＴＦＴの評価を示す図である。
【図９】実施の形態１に係るＴＦＴの評価を示す図である。
【図１０】実施の形態１に係るＴＦＴの評価を示す図である。
【図１１】実施の形態１に係るＴＦＴの評価を示す図である。
【図１２】実施の形態２に係るＴＦＴアレイ基板を示す断面図である。
【図１３】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１４】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１５】実施の形態２に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図１６】実施の形態２に係るＴＦＴの評価を示す図である。
【図１７】実施の形態２に係るＴＦＴの評価を示す図である。
【図１８】実施の形態２に係るＴＦＴの評価を示す図である。
【図１９】実施の形態２に係るＴＦＴの評価を示す図である。
【図２０】実施の形態３に係るＴＦＴアレイ基板を示す断面図である。
【図２１】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図２２】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【図２３】実施の形態３に係るＴＦＴアレイ基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００２３】
＜各実施に共通な表示装置の構成＞
図１は、本発明に係る半導体装置が設けられる電気光学表示装置の一例を模式的に示す図である。本発明に係る半導体装置について詳細に説明する前に、この図１を用いて当該半導体装置が設けられる電気光学表示装置について説明する。なお、以下においては、電気光学表示装置は液晶表示装置であるものとして説明するが、これに限ったものではなく、例えば、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）であってもよい。
【００２４】
図１に示される液晶表示装置は、本発明に係る半導体装置であるＴＦＴ５０が設けられた基板４０と、それと対向して液晶表示装置の視認側に配置される対向基板（図示せず）と、基板４０に対して対向基板と反対側に配設されたバックライトユニット等（図示せず）とを備えている。基板４０としては、例えばアクティブマトリックス型ＴＦＴ基板（ＴＦＴアレイ基板）等の基板が該当し、対向基板としては、例えばカラーフィルタ基板が該当する。
【００２５】
基板４０上には、表示領域４１と、表示領域４１を囲むように基板４０外周部に設けられた額縁領域４２とが設けられている。表示領域４１には、複数のゲート配線（走査信号線）４３と、複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は互いに平行に設けられており、複数のソース配線４４は互いに平行に設けられている。断面視においては、ゲート配線４３とソース配線４４とは、それらの間に絶縁膜を介して、立体交差するように形成されている。なお、平面視においては、ゲート配線４３とソース配線４４とは互いに直交するように設けられている。
【００２６】
互いに隣接するゲート配線４３と、互いに隣接するソース配線４４とで囲まれた領域には、画素４７が形成される。したがって、基板４０上には、複数の画素４７がマトリックス状に配列されている。
【００２７】
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。表示領域４１の各ゲート配線４３は、額縁領域４２まで延設されており、基板４０の端部において走査信号駆動回路４５に接続されている。同様に、表示領域４１の各ソース配線４４は、額縁領域４２まで延設されており、基板４０の端部において表示信号駆動回路４６に接続されている。また、走査信号駆動回路４５の基板４０端よりの近傍には外部配線４８が配設されており、外部配線４８の各配線が走査信号駆動回路４５の対応部分に接続されている。同様に、表示信号駆動回路４６の基板４０端よりの近傍には外部配線４９が配設されており、外部配線４９の各配線が表示信号駆動回路４６の対応部分に接続されている。なお、外部配線４８，４９としては、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板が用いられる。
【００２８】
走査信号駆動回路４５及び表示信号駆動回路４６は、それぞれ、外部配線４８，４９を介して、外部から供給される各種信号を受信する。例えば、走査信号駆動回路４５は、外部配線４８で受信した外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このようにゲート信号が供給されるゲート配線４３は、順次に選択されていく。一方、表示信号駆動回路４６は、外部配線４９で受信した外部からの表示データに基づいて、表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧が、各画素４７に供給される。
【００２９】
各画素４７内には、少なくとも１つのＴＦＴ５０が配設されている。本例では、各ＴＦＴ５０は、ソース配線４４とゲート配線４３との各立体交差点の近傍に配置されているものとする。スイッチング素子であるＴＦＴ５０は、ゲート配線４３からのゲート信号に応じてオンされると、対応するドレイン電極に、ソース配線４４からの表示電圧を供給するものとなっている。これにより、表示電圧が、ＴＦＴ５０のドレイン電極に接続された画素電極に印加される。画素電極に表示電圧が印加されると、当該画素電極と、それと対向する上述の対向基板に設けられた対向電極との間には、当該表示電圧に応じた電界が生じる。なお、基板４０の表面上には、配向膜（図示せず）が配設されている。
【００３０】
上述の対向基板上には、カラーフィルタ、ブラックマトリックス（ＢＭ）、上述の対向電極、及び、配線膜等（いずれも図示せず）が配設されている。この対向電極は基板４０側に配置される場合もある。基板４０と対向基板との間には、液晶層（図示せず）が挟持されている。すなわち、基板４０と対向基板との間には、液晶が導入されている。基板４０及び対向基板の外側の面には、偏光板、及び、位相差板等（いずれも図示せず）が設けられている。以上のようにして、基板４０と対向基板と液晶層とから、液晶表示パネルが構成されている。
【００３１】
画素電極と対向電極との間に挟持された液晶は、それらの間に生じる表示電圧に応じた電界によって駆動されて、その配向方向が変化する。そして、基板４０から液晶層を介して対向基板に向かう光の偏光状態が、液晶層の液晶の配向方向に応じて変化する。例えば、バックライトユニットから液晶表示パネルに向かった光は、基板４０側の偏光板によって直線偏光となり、当該直線偏光が液晶層を通過することによって、その偏光状態が変化する。そして、液晶層を通過し、偏光状態が変化した光が、対向基板側の偏光板に進む。
【００３２】
ここで、対向基板側の偏光板に到達し、当該偏光板を通過する光の光量は、その光の偏光状態に応じて変化する。すなわち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の光量は、液晶層の液晶の配向方向によって変化する。上述したように、当該液晶の配向方向は表示電圧に応じて変化することから、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることができる。よって、画像のドットに対応する画素４７ごとに表示電圧を変えることによって、所望の画像を液晶表示パネルの視認側において表示することができる。
【００３３】
以上、本発明に係る半導体装置が設けられる表示装置の構成及び動作について説明した。次に、本発明に係る半導体装置及び製造方法の各態様について説明する。
【００３４】
＜実施の形態１＞
本実施の形態１として、上述のＴＦＴ５０が設けられた、液晶表示装置用のアクティブマトリックス型ＴＦＴ基板を例に説明する。
【００３５】
図２は、当該ＴＦＴ基板の平面構造の一例を示す平面図であり、図３は、当該ＴＦＴ基板の断面構造を示す縦断面図である。なお、図３においては、ＴＦＴ基板の説明を容易にするために、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面が並べて示されている。具体的には、ＴＦＴ５０と画素部分とを示すＡ−Ａ断面（右側）に加えて、ゲート端子部４を示すＢ−Ｂ断面（左側）、及び、ソース端子部１３を示すＣ−Ｃ断面（中間）が並べて示されている。なお、以降の説明の縦断面図においても、同様にＡ−Ａ〜Ｃ−Ｃ断面構造が示される。
【００３６】
図２及び図３に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００３７】
透明絶縁性基板１は、ガラスまたはプラスチック等からなる透明性の絶縁性基板である。透明絶縁性基板１上には、Ａｌを主成分とするメタル膜からなるゲート電極２、当該ゲート電極２に繋がるゲート配線３（上述のゲート配線４３に相当）、ゲート配線３と繋がっており、かつ映像の走査信号を入力するためのゲート端子部４、及び、ドレイン電極１０と繋がっている補助容量電極５が、少なくとも形成されている。また、これら構成部分２，３，４，５の上層として、ゲート絶縁膜６が配設されている。
【００３８】
ゲート電極２上には、ゲート絶縁膜６を介して順次に形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、不純物が添加されてｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８（第２アモルファスシリコン膜）とを含む半導体層５１が設けられている。Ｓｉ半導体能動膜７は、ＴＦＴ５０の構成要素である。なお、半導体層５１は、平面視においてゲート電極２の外周よりも内側に形成されている。
【００３９】
ソース電極９及びドレイン電極１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜（本実施の形態ではＡｌＮｉＮ膜）からなり、半導体層５１と直接接合されている。ソース電極９及びドレイン電極１０の間には、これらを互いに分離する分離領域１１が形成されている。本実施の形態では、この分離領域１１は、オーミック低抵抗Ｓｉ膜８にも形成されている。本実施の形態に係るＴＦＴ５０では、ゲート電極２に電圧が印加されると、Ｓｉ半導体能動膜７における分離領域１１近傍の部分にチャネル部が形成され、当該チャネル部を介してソース電極９とドレイン電極１０との間に電流を流すことが可能となる。
【００４０】
ソース配線１２（上述のソース配線４４に相当）は、ＴＦＴ５０のソース電極９と繋がっている。なお、図３においては、ソース電極９とソース配線１２との境界は明示されていない。ソース端子部１３は、ソース配線１２と繋がっており、かつ、外部からの映像信号を受信して当該映像信号を、ソース配線１２を介して、ソース電極９に入力する。
【００４１】
層間絶縁膜１４は、上述の構成要素を覆うように配設されている。本実施の形態では、層間絶縁膜１４は、ゲート絶縁膜６、分離領域１１下のＳｉ半導体能動膜７、ソース電極９、ドレイン電極１０、ソース配線１２及びソース端子部１３等の上に配設されている。この層間絶縁膜１４には、図３に示されるように、複数の開口部（図３の例では３つの開口部）が形成されている。このうちの開口部として、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７が形成されている。これら画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７は、下層のドレイン電極１０、ゲート端子部４及びソース端子部１３にそれぞれ達している。
【００４２】
透過画素電極１８は、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。ゲート端子パッド１９は、ゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。ソース端子パッド２０は、ソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
【００４３】
以上のように構成されたＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隔（セルギャップ）を介して貼り合わせ、この中に液晶を注入・封止することによって、ディスプレイ用途の表示装置が製造される。
【００４４】
本実施の形態に係るＴＦＴ５０においては、後述するようにＳｉ半導体能動膜７の側面に窒化処理などが行われることにより、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれている。そして、後述するようにオーミック低抵抗Ｓｉ膜８に酸化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍である第２領域には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれている。
【００４５】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第２領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Ｓｉを主成分とする膜（Ｓｉ膜、または、Ｓｉの含有割合が他の原子よりも多い膜をいい、ここではＳｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）との接続は、Ｓｉを主成分とする膜と、Ａｌ合金膜とが少なくとも一部分において互いに接続されている状態であればよい。
【００４６】
以上のような本実施の形態に係るＴＦＴ５０においては、Ｓｉを主成分とする膜（Ｓｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、ＴＦＴ５０は、高温下にさらされても、高融点メタルバリア層を備えるＴＦＴと同様のオン特性とオフ特性を示した。
【００４７】
このような効果が得られたのは、Ｓｉ半導体能動膜７とソース・ドレイン電極９，１０との接合界面近傍（第１領域）に窒素含有層が存在することにより、Ｓｉ半導体能動膜７のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第２領域）に酸素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＮｉ原子との相互拡散反応が抑制されたためであると考えられる。さらに、本実施の形態においては、ソース・ドレイン電極９，１０がＡｌＮｉＮ膜から構成され、当該第２領域には窒素含有層も存在することから、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。
【００４８】
後述するが、実際に、本実施の形態に係るＴＦＴ５０が設けられたＴＦＴ基板に対する熱処理温度を３００℃まで上昇させた場合においてもＡｌＮｉＮ膜とＳｉ膜との接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、高融点メタルバリア層を備えるＴＦＴと同等以上のオン特性とオフ特性を有するものとなった。
【００４９】
＜実施の形態１に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態１に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、各手順におけるＴＦＴ基板の断面を示す図４〜図７を用いて説明する。
【００５０】
図４において、まず、ガラス基板等の透明絶縁性基板１を洗浄液または純水を用いて洗浄し、透明絶縁性基板１上にゲート電極２等となるメタル膜を成膜する。当該メタル膜の材質としては、電気的比抵抗の低い金属または合金を用いることが望ましく、ここでは、その一例としてＡｌＮｉ合金を用いる。
【００５１】
好適な製造方法例として、ここでは、アルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガスを用いたスパッタ法により、２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜した。スパッタリング条件に関しては、例えば、ＤＣ（直流）マグネトロンスパッタリング法（方式）であって、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜の際のパワー密度を３Ｗ／ｃｍ2、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）とした。このとき、以上の処理により実際に形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じ、つまり、約２ｍｏｌ％Ｎｉであった。また、ＡｌＮｉ合金膜の比抵抗値は、成膜直後においては約１２μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を経た後には、一般的な高融点金属材料よりも低い約５μΩ・ｃｍにまで低減されていた。このように、熱処理を行えば、ゲート配線３等となるＡｌＮｉ合金膜の比抵抗値を下げることができる。
【００５２】
次に、第１回目のフォトリソグラフィープロセスにより、上記メタル膜をパターニングして、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を形成する（図４）。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて、上述のＡｌＮｉ合金膜をエッチングし、ゲート電極２等を形成する。その後、フォトレジストパターンを除去する。
【００５３】
続いて、図５において、上述の工程により得られた構造上に、窒化シリコン（ＳｉＮ）膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７となるアモルファスシリコン（ａ−Ｓｉ）膜と、後でオーミック低抵抗Ｓｉ膜８となる不純物を添加したｎ型アモルファスシリコン（ｎ＋ａ−Ｓｉ）膜とを順次に成膜する。
【００５４】
好適な製造方法例として、ここでは化学的気相成長（ＣＶＤ）法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを１５０ｎｍ、リン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜の厚さを５０ｎｍとして、これら膜を順次に成膜した。
【００５５】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をパターニングして半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。これにより図５に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。
【００５６】
引き続いて、オーミック低抵抗Ｓｉ膜８上にフォトレジストパターンを残したまま、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化させる。
【００５７】
好適な製造方法例として、ここでは、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を５０Ｐａ、周波数を１３．５６ＭＨｚ、パワー密度を０．５Ｗ／ｃｍ2、Ｎ2ガス流量を１００ｓｃｃｍで５分間処理した。以上の処理により実際に形成されたＳｉ半導体能動膜７の側面の元素分布状態を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ｓｉ−Ｎ結合（Ｓｉ原子とＮ原子との結合）の面密度が４６．２％であった。ここでの面密度は、換言すれば、ＴＥＭ−ＥＤＸで分析されたＳｉ半導体能動膜７側面の領域におけるシリコン（Ｓｉ）、窒素（Ｎ）、酸素（Ｏ）のピーク強度から算出したＳｉ−Ｎ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｎ結合の面密度が４６．２％であることは、残りの５３．８％の面密度でＳｉ−Ｏ結合（Ｓｉ原子とＯ原子との結合）とＳｉ−Ｓｉ結合（Ｓｉ原子とＳｉ原子との結合）とが存在している窒素含有状態であることを表している。
【００５８】
なお、この分析とは別に、上述のＳｉ半導体能動膜７の側面をＳＩＭＳ（Secondary Ion Mass Spectrometer：二次イオン質量分析法）で測定すると、Ｓｉ半導体能動膜７の窒素含有層は、Ｓｉ半導体能動膜７の側面から５ｎｍの厚さで形成されていることが確認できた。
【００５９】
以上の好適な製造方法例では、Ｎ2プラズマ処理によって窒素含有層を形成したが、この代わりに、Ｎ原子を含む雰囲気中での加熱処理、または、Ｎ原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。
【００６０】
引き続いて、オーミック低抵抗Ｓｉ膜８上のフォトレジストパターンを除去した後（図５）、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化させる。
【００６１】
好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８を同時に３分間さらした。実際にこの処理が行われたオーミック低抵抗Ｓｉ膜８の表面をＸＰＳ（Ｘ線光電子分光）法で分析した結果、Ｓｉ−Ｏ結合の面密度が２７．８％、Ｓｉ−Ｎ結合の面密度が０％であった。ここでの面密度は、換言すれば、ＸＰＳ法で分析されたオーミック低抵抗Ｓｉ膜８の表面におけるＳｉ−Ｏ結合、Ｓｉ−Ｎ結合、及び、Ｓｉ−Ｓｉ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｏ結合の面密度が２７．８％、Ｓｉ−Ｎ結合の面密度が０％であることは、残りの７２．２％の面密度でＳｉ−Ｓｉ結合が存在している酸素含有状態であることを表している。
【００６２】
また、この分析とは別に、上述のオーミック低抵抗Ｓｉ膜８の表面を分光エリプソメーターで測定すると、オーミック低抵抗Ｓｉ膜８の酸素含有層は、オーミック低抵抗Ｓｉ膜８の表面から１０ｎｍの厚さで形成されていることが確認できた。
【００６３】
以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、この製造方法に限定されるものではなく、Ｏ原子を含む雰囲気中での加熱処理、または、Ｏ原子を含むガスを用いたプラズマ処理、または、Ｏ原子のイオン注入を採用しても、所望の酸素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、オーミック低抵抗Ｓｉ膜８を酸化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に酸化処理することができると考えられる。
【００６４】
引き続いて、図６において、上述の工程により得られた構造上に、ソース・ドレイン電極９，１０等となるＡｌ合金膜を成膜する。このＡｌ合金膜としては、（１）電気的比抵抗が低いこと、（２）オーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、（３）後工程で透過画素電極１８となる導電膜との良好なコンタクト特性を示すこと（特に電気的コンタクト抵抗が低いこと）等の条件を満足するもの、例えばＡｌＮｉ合金膜を用いることが好ましい。
【００６５】
好適な製造方法例として、ここでは、Ｎ2ガスを通しつつ、Ａｌに２ｍｏｌ％のＮｉを添加してなるＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法によって、ＡｌＮｉＮ膜を成膜した。その際のスパッタリング条件については、Ａｒガス流量を２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）、Ｎ2ガス流量を３×１０-4ｍ3／ｈ（５ｓｃｃｍ）として、ＡｒガスにＮ2ガスを添加した混合ガスを用いた。そして、成膜の際のパワー密度を３Ｗ／ｃｍ2とした。この条件の下で、厚みが約２００ｎｍのＡｌＮｉＮ膜を、ソース・ドレイン電極９，１０等となるＡｌ合金膜として形成した。
【００６６】
なお、実際に形成したＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれたＡｌ合金膜となっていた。そして、Ａｌ合金膜の比抵抗値は、成膜直後においては約１５μΩ・ｃｍであったが、後工程で行われる約３００℃の熱処理を経た後には、一般的な高融点金属材料よりも低い約１０μΩ・ｃｍにまで低減されていた。このように、熱処理を行うことにより、当該Ａｌ合金膜からなるソース・ドレイン電極９，１０等の比抵抗値を下げることができた。
【００６７】
以上の好適な製造方法例では、上記スパッタリングにおいてＡｒガスにＮ2ガスを添加した混合ガスを用いたが、これに限ったものではなく、この混合ガスの代わりに、クリプトン（Ｋｒ）ガスにＮ2ガスを添加した混合ガスを用いても、上記Ａｌ合金にＮを添加することができる。Ｋｒガスの混合ガスを用いた場合には、Ａｒガスの混合ガスを用いた場合よりも、膜の欠陥及び応力を減らすことができるため、熱処理を加えなくても、熱処理を加えたのと同じ約１０μΩ・ｃｍにまで比抵抗を低減することができる。また、以上の好適な製造方法例においては、ＡｒガスやＫｒガスなどのスパッタリングガスにＮ2ガスを添加したが、これに限ったものではなく、Ｎ2ガスの代わりに、例えばＮＨ3などのＮを含むガスを添加しても、上記Ａｌ合金にＮを添加することができる。或いは、ＡｌＮｉＮなどのＮを含むＡｌ合金からなるスパッタリングターゲットを用いても、ソース・ドレイン電極９，１０等となるＡｌ合金にＮを添加することができる。この場合には、上記スパッタリングガスに、Ｎ2ガスまたはＮを含むガスを添加した混合ガスを必ずしも用いる必要性はなく、Ａｒガスのみ、或いはＫｒガスのみをスパッタリングガスとして用いたとしてもＡｌ合金にＮを添加することができる。
【００６８】
次に、第３回目のフォトリソグラフィープロセスにより、上述のスパッタリングで生成したＡｌ合金膜をパターニングして、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成する。その後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する（図６）。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて上述のＡｌＮｉＮ膜などをエッチングし、ソース・ドレイン電極９，１０等を形成する。それから、ソース電極９とドレイン電極１０との間のオーミック低抵抗Ｓｉ膜８の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングして分離領域１１を形成する。その後、フォトレジストパターンを除去する。以上により図６に係る工程は終了する。
【００６９】
ここで、以上の図５及び図６に係る工程についてまとめると、図５に係る工程では、Ｓｉ半導体能動膜７の側面が窒化処理され、図６に係る工程では、当該Ｓｉ半導体能動膜７の側面と接触するソース・ドレイン電極９，１０が形成されることから、Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０との接合界面近傍（第１領域）には、窒素（Ｎ）が含まれることになる。また、図５に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図６に係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。ここで、本実施の形態では、上述の第１領域の窒素（Ｎ）の含有率は、この第２領域の窒素（Ｎ）の含有率よりも大きくしているものとする。
【００７０】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第２領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図５に係る工程のフォトレジストパターンを除去した後、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これらを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第２領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。なお、後述するＴＦＴ５０の評価においては、酸化処理に前後して窒化処理を追加して形成したＴＦＴを評価したものとなっている。
【００７１】
続いて、図７において、上述の工程により得られた構造上に、層間絶縁膜１４をパッシベーション膜として成膜する。好適な製造方法例として、ここでは、ＣＶＤ法を用い、約２５０℃の基板加熱条件化で、層間絶縁膜１４として、ＳｉＮ膜を３００ｎｍの厚さで成膜した。
【００７２】
その後、第４回目のフォトリソグラフィープロセスを行って層間絶縁膜１４等をパターニングして、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とをほぼ同時に形成する（図７）。本実施の形態では、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法により上述の層間絶縁膜１４をエッチングし、上述の画素ドレインコンタクトホール１５等を形成する。その後、フォトレジストパターンを除去する。
【００７３】
最後に、図３において、上述の工程により得られた構造上に、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介して、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ接続する透明導電性膜を成膜する。
【００７４】
好適な製造方法例として、ここでは、透明導電成膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。
【００７５】
その後、第５回目のフォトリソグラフィープロセスを行うことで、上述の透明導電性膜をパターニングして、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する（図３）。本実施の形態では、透明導電性膜（ＩＴＯ膜）の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてＩＴＯ膜をエッチングしてパターニングし、その後にフォトレジストパターンを除去して、透過画素電極１８等を形成する。
【００７６】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００７７】
＜ＴＦＴの評価＞
次に、以上の製造方法からなるＴＦＴ５０におけるＮ濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）におけるＯ原子量とＮ原子量の適正量についての評価と、Ｓｉ半導体能動膜７側面とソース・ドレイン電極９，１０との界面近傍（第１領域）におけるＮ原子量の適正量についての評価とを行った。
【００７８】
なお、高融点メタルバリア層を有しない評価対象のＴＦＴ５０（以下「評価対象ＴＦＴ」と呼ぶこともある）としては、Ｓｉ半導体能動膜７側面を窒化処理し、その後、オーミック低抵抗Ｓｉ膜８を酸化処理及び窒化処理する工程を行った後に、窒素を含まないＡｌＮｉ合金膜（ソース・ドレイン電極９，１０）を形成した。それから、大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。
【００７９】
また、オーミック低抵抗Ｓｉ膜８とＡｌ合金膜との界面が電気特性に及ぼす影響と、Ｓｉ半導体能動膜７とＡｌ合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極２によってバックライトの光が遮られない構造、すなわちＳｉ半導体能動膜７とソース・ドレイン電極９，１０との界面直下にゲート電極２が無い構造の電気特性を評価した。そして、後者に対してはゲート電極２によってバックライトの光が遮られる構造、すなわちＳｉ半導体能動膜７とソース・ドレイン電極９，１０の界面直下にゲート電極２がある構造の電気特性を評価した。
【００８０】
図８は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｏ結合（Ｏ原子）の存在比（上述の第２領域におけるＳｉ−Ｏ結合の面密度）に対するオン特性の変化を示している。なお、評価対象ＴＦＴのソース・ドレイン電極９，１０には、共に窒素を含まないＡｌＮｉ膜（例えばＮｉ組成が２ｍｏｌ％）が用いられている。
【００８１】
図８には、高融点メタルバリア層としてＣｒメタルを有するＴＦＴ（以下「ＣｒメタルＴＦＴ」と呼ぶ）のオン電流値で評価対象ＴＦＴのオン電流値を除算した値（オン電流比）が、オン特性として示されている。すなわち、図８において、オン電流比が１以上であれば、評価対象ＴＦＴのオン特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【００８２】
図８において、Ｓｉ−Ｏ結合の存在比が約３０％まで増加すると、オン電流比が増加する。これは、Ｓｉ−Ｏ結合が、ソース・ドレイン電極９，１０のＡｌ原子及びＮｉ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間における化合物反応及び相互拡散反応を抑制するためである。しかし、Ｓｉ−Ｏ結合の存在比が約３０％を超えて増加すると、Ａｌ原子とＯ原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Ｓｉ−Ｏ結合とオン特性との間にはこのような関係があることから、基準となるＣｒメタルＴＦＴと同等以上のオン電流値（オン電流比が１以上）を得るためには、上述の第２領域において、Ｓｉ−Ｏ結合の面密度が約１５％、乃至、約４５％の範囲内にあること、より好ましくは３０％であることが好ましい。
【００８３】
図９は、評価対象ＴＦＴのオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）において、Ｓｉ−Ｏ結合の存在比が１５％以上かつ４５％以下にされた条件下で、Ｎ原子（Ｓｉ−Ｎ結合）が含まれた場合での、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比に対するオン電流比の関係を示している。ここで、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比とは、（Ｓｉ−Ｎ結合の面密度）／（Ｓｉ−Ｏ結合の面密度）の比を意味する。図９に示されるように、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１を超えると、オン電流比が１以下となり、評価対象ＴＦＴのオン電流値が、基準のＣｒメタルＴＦＴよりも低下してしまう。したがって、上述の第２領域において、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下すること、より好ましくは０．４〜０．５程度にすることが好ましい。
【００８４】
図１０は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｎ結合の存在比（上述の第２領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。図１０には、ＣｒメタルＴＦＴのオフ電流値で評価対象ＴＦＴのオフ電流値を除算した値（オフ電流比）が、オン特性として示されている。すなわち、図１０において、オフ電流比が１以下であれば、評価対象ＴＦＴのオフ特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【００８５】
図１０において、Ｓｉ−Ｎ結合の存在比が１０％より小さい場合には、ソース・ドレイン電極９，１０のＡｌ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第２領域において、Ｓｉ−Ｎ結合の面密度は約１０％以上とすることが好ましい。
【００８６】
図１１は、遮光されている評価対象ＴＦＴでの、Ｓｉ半導体能動膜７側面のＳｉ−Ｎ結合の存在比（上述の第１領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。この図１１に示されるように、第１領域において、Ｓｉ−Ｎ結合の面密度は４５％以上であることが好ましい。
【００８７】
以上のような本実施の形態に係るＴＦＴ５０によれば、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）には、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオフ特性（オフ電流比）を良好にすることができる。特に、第１領域において、Ｓｉ−Ｎ結合の面密度を４５％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。
【００８８】
また、本実施の形態に係るＴＦＴ５０によれば、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０の界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性（オン電流比）を良好にすることができる。特に、第２領域において、Ｓｉ−Ｏ結合の面密度を１５乃至４５％の範囲内にし、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。また、第２領域において、Ｓｉ−Ｎ結合の面密度を１０％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。
【００８９】
さて、上述の図１１においては、比較のため、遮光されていないＴＦＴ構造における同オフ特性の変化も示している。図に示されるように、遮光されているＴＦＴ構造においてオフ特性をよくするためには、遮光されていないＴＦＴ構造を用いた場合よりもＳｉ−Ｎを多く含有させる必要がある。このことについて、発明者は以下のように考察した。
【００９０】
Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０とのショットキー接合界面、つまり、第１領域においては、相互拡散反応によりＳｉ半導体能動膜７が結晶化する。この結晶化によってバンドギャップが狭くなるため、逆バイアスに対する第１領域の耐圧（降伏電圧の絶対値）は低くなる。そのことに加えて、遮光されているＴＦＴ構造では、このショットキー接合界面（第１領域）がゲート電極２の近傍にあるため、逆バイアスの寄与が強く、ホールの注入が発生しやすいものとなっている。このことからも、逆バイアスに対する第１領域の耐圧は低いと考えられる。よって、遮光されているＴＦＴ構造において、オフ特性をよくするためには、遮光されていないＴＦＴ構造を用いた場合よりも、第１領域にＳｉ−Ｎを多く含有させる必要があると考えられる。一方、Ｓｉ半導体能動膜７の上面は、オーミック低抵抗Ｓｉ膜８を介してソース・ドレイン電極９，１０と接続されているため、第１領域よりも逆バイアスに対する耐圧が高いと考えられる。
【００９１】
＜実施の形態２＞
本実施の形態２として、これまで説明した実施の形態１と同様に、本発明に係る半導体装置はＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板では、実施の形態１と比べて、Ｎ2プラズマなどの窒化処理の回数を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るＴＦＴ基板ついて説明するが、実施の形態１と同様の構成要素については同じ符号を付すものとし、実施の形態１と異なる部分を中心に説明する。
【００９２】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に示されるＴＦＴ基板の平面構造と同じである。図１２は、本実施の形態に係るＴＦＴ基板の構造を示す断面図であり、図３と同様に、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を並べて示している。
【００９３】
図２及び図１２に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【００９４】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該Ｓｉ半導体能動膜７を覆うｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８（第２アモルファスシリコン膜）とを含んでいる。また、本実施の形態に係るソース・ドレイン電極９，１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミック低抵抗Ｓｉ膜８とのみ直接接合されている。
【００９５】
そして、本実施の形態に係るＴＦＴ５０においては、後述するようにオーミック低抵抗Ｓｉ膜８に窒化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍である領域（以下「第３領域」と呼ぶ）には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）、窒素（Ｎ）が含まれている。
【００９６】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第３領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。
【００９７】
以上のような本実施の形態に係るＴＦＴ５０においては、Ｓｉを主成分とする膜（ここではオーミック低抵抗Ｓｉ膜８）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）とが、高融点メタルバリア層を介さずに直接接続されている。そうであるにもかかわらず、本実施の形態に係るＴＦＴ５０は、高温下にさらされても、高融点メタルバリア層を備えるＴＦＴと同様のオン特性とオフ特性を示した。
【００９８】
このような効果が得られたのは、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第３領域）に窒素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＡｌ原子との相互拡散反応が抑制されたためであると考えられる。そして、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との接合界面近傍（第３領域）に酸素含有層が存在することにより、オーミック低抵抗Ｓｉ膜８のＳｉ原子と、ソース・ドレイン電極９，１０のＮｉ原子との相互拡散反応が抑制されたためであると考えられる。
【００９９】
後述するが、実際に、本実施の形態に係るＴＦＴ５０が設けられたＴＦＴ基板に対する熱処理温度を３００℃まで上昇させた場合においてもＡｌＮｉＮ膜とＳｉ膜との接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、高融点メタルバリア層を備えるＴＦＴと同等以上のオン特性とオフ特性を有するものとなった。
【０１００】
＜実施の形態２に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態２に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【０１０１】
まず、図４を用いて説明した実施の形態１に係る製造方法（第１回目のフォトリソグラフィープロセスを含む）と同様の工程を行い、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を透明絶縁性基板１上に形成する。
【０１０２】
それから、図１３において、ＳｉＮ膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８となるａ−Ｓｉ膜とを順次に成膜する。
【０１０３】
好適な製造方法例として、ここではＣＶＤ法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを２００ｎｍとして、これら膜を順次に成膜した。
【０１０４】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜をパターニングする。それから、フォトレジストパターンを除去した後、パターニングしたａ−Ｓｉ膜の上面及び側面にリン（Ｐ）を不純物として注入することにより、ｎ＋ａ−Ｓｉ膜たるオーミック低抵抗Ｓｉ膜８を形成し、当該オーミック低抵抗Ｓｉ膜８により覆われる残りのａ−Ｓｉ膜をＳｉ半導体能動膜７とする。なお、オーミック低抵抗Ｓｉ膜８の形成における不純物の注入は、イオン注入装置を用いて行われ、ｎ＋ａ−Ｓｉ膜の厚さが５０ｎｍとなるように調整される。
【０１０５】
実施の形態１では、半導体層５１を形成した後に、半導体層５１の側面（Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面）を窒化させる窒化処理を行った。それに対して、本実施の形態では、当該窒化処理を行わずに、オーミック低抵抗Ｓｉ膜８を酸化する酸化処理を行う。
【０１０６】
好適な製造方法例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Ｓｉ膜８を３分間さらした。実際にこの処理が行われたオーミック低抵抗Ｓｉ膜８表面をＸＰＳ（Ｘ線光電子分光）法で分析した結果、Ｓｉ−Ｏ結合の面密度が２６．７％、Ｓｉ−Ｎ結合の面密度が０％であった。ここでの面密度は、換言すれば、ＸＰＳ法で分析されたオーミック低抵抗Ｓｉ膜８の表面におけるＳｉ−Ｏ結合、Ｓｉ−Ｎ結合、及び、Ｓｉ−Ｓｉ結合の存在比率である。つまり、上述の分析のようにＳｉ−Ｏ結合の面密度が２６．７％、Ｓｉ−Ｎ結合の面密度が０％であることは、残りの７３．３％の面密度でＳｉ−Ｓｉ結合が存在している酸素含有状態であることを表している。
【０１０７】
また、この分析とは別に、上述のオーミック低抵抗Ｓｉ膜８の表面を分光エリプソメーターで測定すると、オーミック低抵抗Ｓｉ膜８の酸素含有層は、オーミック低抵抗Ｓｉ膜８の表面から１０ｎｍの厚さで形成されていることが確認できた。なお、以上の好適な製造方法例では、オゾン酸化法によって酸素含有層を形成したが、これに限ったものではなく、実施の形態１で説明した様々な酸化処理のいずれかによって当該酸素含有層を形成してもよい。
【０１０８】
その後、図６を用いて説明した実施の形態１に係る製造方法（第３回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図１４に示されるように、ＡｌＮｉＮ膜からなるソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成した後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する。
【０１０９】
ここで、以上の図１３及び図１４に係る工程についてまとめると、図１３に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図１４に係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第３領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。
【０１１０】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第３領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図１３に係る工程のフォトレジストパターンを除去した後、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第３領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。なお、後述するＴＦＴ５０の評価においては、酸化処理に前後して窒化処理を追加して形成したＴＦＴを評価したものとなっている。
【０１１１】
それから、図７用いて説明した実施の形態１に係る製造方法（第４回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図１５に示されるように、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とが形成された層間絶縁膜１４を形成する。
【０１１２】
最後に、図３を用いて説明した実施の形態１に係る製造方法（第５回目のフォトリソグラフィープロセスを含む）と同様の工程を行うことにより、図１２に示されるように、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する。
【０１１３】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【０１１４】
＜ＴＦＴの評価＞
次に、以上の製造方法からなるＴＦＴ５０におけるＮ濃度の高いバリア層の適正化を行った。具体的には、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）におけるＯ原子量とＮ原子量の適正量についての評価を行った。
【０１１５】
なお、評価対象ＴＦＴとしては、オーミック低抵抗Ｓｉ膜８を酸化処理及び窒化処理する工程を行った後に、窒素を含まないＡｌＮｉ合金膜（ソース・ドレイン電極９，１０）を形成した。それから、大気中で３００℃の温度下においてＴＦＴ基板を３０分間保持する熱処理を行った後、オン特性及びオフ特性を調べた。
【０１１６】
また、オーミック低抵抗Ｓｉ膜８上面とＡｌ合金膜との界面が電気特性に及ぼす影響と、オーミック低抵抗Ｓｉ膜８側面とＡｌ合金膜との界面が電気特性に及ぼす影響とを分離して評価した。具体的には、前者に対してはゲート電極２によってバックライトの光が遮られない構造、すなわちオーミック低抵抗Ｓｉ膜８側面とソース・ドレイン電極９，１０との界面直下にゲート電極２が無い構造の電気特性を評価した。そして、後者に対してはゲート電極２によってバックライトの光が遮られる構造、すなわちオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０の界面直下にゲート電極２がある構造の電気特性を評価した。
【０１１７】
図１６は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８のＳｉ−Ｏ結合（Ｏ原子）の存在比（上述の第３領域におけるＳｉ−Ｏ結合の面密度）に対するオン特性の変化を示している。なお、評価対象ＴＦＴのソース・ドレイン電極９，１０には、共に窒素を含まないＡｌＮｉ膜（例えばＮｉ組成が２ｍｏｌ％）が用いられている。
【０１１８】
図１６には、ＣｒメタルＴＦＴのオン電流値で評価対象ＴＦＴのオン電流値を除算した値たるオン電流比が、オン特性として示されている。すなわち、図１６において、オン電流比が１以上であれば、評価対象ＴＦＴのオン特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【０１１９】
図１６において、Ｓｉ−Ｏ結合の存在比が約３０％まで増加すると、オン電流比が増加する。これは、Ｓｉ−Ｏ結合が、ソース・ドレイン電極９，１０のＡｌ原子及びＮｉ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間での化合物反応及び相互拡散反応を抑制するためである。しかし、Ｓｉ−Ｏ結合の存在比が約３０％を超えて増加すると、Ａｌ原子とＯ原子が結合して高抵抗の酸化アルミニウム層が形成されることから、逆にオン電流比が低下する。Ｓｉ−Ｏ結合とオン特性との間にはこのような関係があることから、基準となるＣｒメタルＴＦＴと同等以上のオン電流値（オン電流比が１以上）を得るためには、上述の第３領域において、Ｓｉ−Ｏ結合の面密度が約１５％、乃至、約４５％の範囲内にあること、より好ましくは３０％であることが好ましい。
【０１２０】
図１７は、評価対象ＴＦＴのオーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）において、Ｓｉ−Ｏ結合の存在比が１５％以上かつ４５％以下にされた条件下で、Ｎ原子（Ｓｉ−Ｎ結合）が含まれた場合での、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比に対するオン電流比の関係を示している。ここで、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比とは、（Ｓｉ−Ｎ結合の面密度）／（Ｓｉ−Ｏ結合の面密度）の比を意味する。図１７に示されるように、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１を超えると、オン電流比が１以下となり、評価対象ＴＦＴのオン電流値が、基準のＣｒメタルＴＦＴよりも低下してしまう。したがって、上述の第３領域において、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下すること、より好ましくは０．２〜０．４程度にすることが好ましい。
【０１２１】
図１８は、遮光されていない評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８上面のＳｉ−Ｎ結合の存在比（上述の第３領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。図１８には、ＣｒメタルＴＦＴのオフ電流値で評価対象ＴＦＴのオフ電流値を除算した値たるオフ電流比が、オン特性として示されている。すなわち、図１８において、オフ電流比が１以下であれば、評価対象ＴＦＴのオフ特性が、ＣｒメタルＴＦＴよりも良好であることを意味する。
【０１２２】
図１８において、Ｓｉ−Ｎ結合の存在比が１０％より小さい場合には、ソース・ドレイン電極９，１０のＡｌ原子と、オーミック低抵抗Ｓｉ膜８のＳｉ原子との間において相互拡散反応が進行するため、オフ電流比が大きくなってしまう。したがって、上述の第３領域において、Ｓｉ−Ｎ結合の面密度は約１０％以上とすることが好ましい。
【０１２３】
図１９は、遮光されている評価対象ＴＦＴでの、オーミック低抵抗Ｓｉ膜８側面のＳｉ−Ｎ結合の存在比（上述の第３領域におけるＳｉ−Ｎ結合の面密度）に対するオフ特性の変化を示している。この図１９に示されるように、第３領域において、Ｓｉ−Ｎ結合の面密度は、図１８と同様１０％以上であることが好ましい。
【０１２４】
以上のような本実施の形態に係るＴＦＴ５０によれば、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第３領域）には、窒素（Ｎ）が含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高熱処理後のオフ特性（オフ電流比）を良好にすることができる。特に、第３領域において、Ｓｉ−Ｎ結合の面密度を１０％以上にすれば、本実施の形態に係るＴＦＴ５０は、高融点メタルバリア層を有していないにもかかわらず、高融点メタルバリア層を有するＴＦＴと同等のオフ特性を得ることができる。また、本実施の形態では、実施の形態１において行った半導体層５１の側面の窒化処理を省くことができるので、製造方法を簡素化することができる。
【０１２５】
また、本実施の形態に係るＴＦＴ５０によれば、当該第３領域には、ニッケル（Ｎｉ）及び酸素（Ｏ）がさらに含まれる。このような構成によれば、高融点メタルバリア層を有していなくても、高温熱処理後のオン特性（オン電流比）を良好にすることができる。特に、第３領域において、Ｓｉ−Ｏ結合の面密度を１５乃至４５％の範囲内にし、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比を１以下にすれば、高融点メタルバリア層を有する半導体装置よりも良好なオン特性を得ることができる。
【０１２６】
＜実施の形態３＞
本実施の形態３として、これまで説明した実施の形態１と同様に、本発明に係る半導体装置はＴＦＴ５０であるものとして説明する。本実施の形態に係るＴＦＴ基板では、実施の形態１と比べて、Ｎ2プラズマの窒化処理の時間を減らすことができ、工程の負荷を軽減できるものとなっている。以下、このような本実施の形態に係るＴＦＴ基板について説明するが、実施の形態１と同様の構成要素については同じ符号を付すものとし、実施の形態１と異なる部分を中心に説明する。
【０１２７】
本実施の形態に係るＴＦＴ基板の平面構造の一例は、図２に示されるＴＦＴ基板の平面構造と同じである。図２０は、本実施の形態に係るＴＦＴ基板の構造を示す断面図であり、図３と同様に、図２に示されるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を並べて示している。
【０１２８】
図２及び図２０に示される本実施の形態に係るＴＦＴ５０は、透明絶縁性基板１と、ゲート電極２と、ゲート絶縁膜６と、半導体層５１と、ソース電極９と、ドレイン電極１０と、層間絶縁膜１４とを備える。
【０１２９】
本実施の形態に係る半導体層５１は、ゲート電極２上にゲート絶縁膜６を介して形成されたＳｉ半導体能動膜７（第１アモルファスシリコン膜）と、分離領域１１を除いて当該Ｓｉ半導体能動膜７を覆うｎ型の導電型を有するオーミック低抵抗Ｓｉ膜８とを含んでおり、半導体層５１全体のエッチング端面がテーパー形状となっている。つまり、Ｓｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）において、Ｓｉ半導体能動膜７がテーパー形状のエッチング端面を有するものとなっているとともに、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍において、オーミック低抵抗Ｓｉ膜８がテーパー形状のエッチング端面を有するものとなっている。また、本実施の形態に係るソース・ドレイン電極９，１０のそれぞれは、少なくともアルミニウム（Ａｌ）を含むＡｌ合金膜からなり、半導体層５１のうちオーミック低抵抗Ｓｉ膜８とのみ直接接合されている。
【０１３０】
そして、本実施の形態に係るＴＦＴ５０においては、後述するようにオーミック低抵抗Ｓｉ膜８に窒化処理などが行われることにより、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）、窒素（Ｎ）が含まれている。
【０１３１】
ここで、「界面近傍」或いは「接続界面近傍」とは、界面に隣接する膜の厚さ等の個々の条件にもよるが、当該膜における少なくとも膜厚の半分より境界面よりの領域をいうものとする。また、第２領域は、少なくともオーミック低抵抗Ｓｉ膜８の上面とソース・ドレイン電極９，１０との界面近傍に設けられていればよく、オーミック低抵抗Ｓｉ膜８の側面とソース・ドレイン電極９，１０との界面近傍には設けられていても設けられていなくてもいずれであってもよい。なお、Ｓｉを主成分とする膜（Ｓｉ膜、または、Ｓｉの含有割合が他の原子よりも多い膜をいい、ここではＳｉ半導体能動膜７）と、Ａｌ合金膜（ソース・ドレイン電極９，１０）との接続は、Ｓｉを主成分とする膜と、Ａｌ合金膜とが少なくとも一部分において互いに接続されている状態であればよい。
【０１３２】
以上のような本実施の形態に係るＴＦＴ５０においては、実施の形態１のＴＦＴと同等のオン特性とオフ特性とを有することができ、また、オーミック低抵抗Ｓｉ膜８（ここでは半導体層５１）側面の窒化処理時間を実施の形態１よりも短縮することができた。このような効果が得られたのは、オーミック低抵抗Ｓｉ膜８（半導体層５１）側面をテーパー形状としたことにより、窒素プラズマ等の窒化処理の際に効率的に窒素を含有させることができたためであると考えられる。
【０１３３】
＜実施の形態３に係るＴＦＴ基板の製造方法＞
次に、以上のような効果を有する、実施の形態３に係るＴＦＴ５０を備えるＴＦＴ基板の製造方法の手順を、実施の形態１と異なる点を中心に説明する。
【０１３４】
まず、図４を用いて説明した実施の形態１に係る製造方法（第１回目のフォトリソグラフィープロセスを含む）と同様の工程を行い、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を透明絶縁性基板１上に形成する。
【０１３５】
それから、図２１において、ＳｉＮ膜からなるゲート絶縁膜６と、後でＳｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８となるａ−Ｓｉ膜とを順次に成膜する。
【０１３６】
好適な製造方法例として、ここではＣＶＤ法を用い、約３００℃の基板加熱条件化で、ＳｉＮ膜の厚さを４００ｎｍ、ａ−Ｓｉ膜の厚さを２００ｎｍとして、これら膜を順次に成膜した。
【０１３７】
その後、第２回目のフォトリソグラフィープロセスにより、ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチング端面がテーパー形状になるようにパターニングして半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。これにより図２１に示される構造が得られる。本実施の形態では、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のフッ素系ガスと酸素ガスとの混合ガスを用いたドライエッチング法を用いて、上述のａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチング端面がテーパー形状になるようにエッチングし、ＴＦＴ５０の構成要素となる半導体層５１（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成する。
【０１３８】
引き続いて、オーミック低抵抗Ｓｉ膜８にフォトレジストパターンを残したまま、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化させる。
【０１３９】
実施の形態１では、好適な製造方法例として、平行平板型のプラズマ発生装置で、基板温度を室温、圧力を５０Ｐａ、周波数を１３．５６ＭＨｚ、パワー密度を０．５Ｗ／ｃｍ2、Ｎ2ガス流量を１００ｓｃｃｍという条件の窒化処理を５分間処理したが、本実施の形態３では２分間に短縮した。以上の処理により実際に形成されたＳｉ半導体能動膜７の側面の元素分布状態を、エネルギー分散型Ｘ線分光法（ＴＥＭ−ＥＤＸ）を用いて分析した結果、Ｓｉ−Ｎ結合（Ｓｉ原子とＮ原子との結合）の面密度が、処理時間を短縮したにも関わらず、４６．８％と実施の形態１とほぼ同等であった。
【０１４０】
なお、この分析とは別に、上述のＳｉ半導体能動膜７の側面をＳＩＭＳ（Secondary Ion Mass Spectrometer：二次イオン質量分析法）で測定すると、Ｓｉ半導体能動膜７の窒素含有層は、Ｓｉ半導体能動膜７の側面から５ｎｍの厚さで形成されていることが確認できた。
【０１４１】
以上の好適な製造方法例では、Ｎ2プラズマ処理によって窒素含有層を形成したが、この代わりに、Ｎ原子を含む雰囲気中での加熱処理、または、Ｎ原子のイオン注入を採用しても、所望の窒素含有層が得られることが実験で確認された。このように、これらの処理はいずれも、Ｓｉ半導体能動膜７の側面、及び、オーミック低抵抗Ｓｉ膜８の側面を窒化処理することができることから、各処理を組み合わせた工程によっても、各処理と同様に窒化処理することができると考えられる。
【０１４２】
その後、図６を用いて説明した実施の形態１に係る製造方法（第３回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図２２に示されるように、ＡｌＮｉＮ膜からなるソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３を形成した後、オーミック低抵抗Ｓｉ膜８の一部を除去して分離領域１１を形成する。
【０１４３】
ここで、以上の図２１及び図２２に係る工程についてまとめると、図２１に係る工程では、テーパー形状にエッチングされたＳｉ半導体能動膜７の側面が窒化処理され、図２２に係る工程では、当該Ｓｉ半導体能動膜７の側面と接触するソース・ドレイン電極９，１０が形成されることから、Ｓｉ半導体能動膜７の側面と、ソース・ドレイン電極９，１０との接合界面近傍（第１領域）には、窒素（Ｎ）が含まれることになる。また、図２１に係る工程では、オーミック低抵抗Ｓｉ膜８が酸化処理され、図２２係る工程では、オーミック低抵抗Ｓｉ膜８と接触するＡｌＮｉＮ膜からなるソース・ドレイン電極９，１０が形成されることから、オーミック低抵抗Ｓｉ膜８と、ソース・ドレイン電極９，１０との接合界面近傍（第２領域）には、ニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれることになる。ここで、本実施の形態では、上述の第１領域の窒素（Ｎ）の含有率は、この第２領域の窒素（Ｎ）の含有率よりも大きくしているものとする。
【０１４４】
このように、以上説明した製造方法では、ソース・ドレイン電極９，１０をＡｌＮｉＮ膜で形成して、上述の第２領域に、ニッケル（Ｎｉ）及び窒素（Ｎ）が含まれるようにしたが、これに限ったものではない。例えば、Ｎを含有しないＡｌＮｉ合金膜でソース・ドレイン電極９，１０を形成する場合には、図２１に係る工程のフォトレジストパターンを除去した後、Ｓｉ半導体能動膜７、及び、オーミック低抵抗Ｓｉ膜８を酸化する上述の酸化処理に前後して、これを窒化する窒化処理を追加して行ってもよい。この場合であっても、上述の第２領域には、ソース・ドレイン電極９，１０からニッケル（Ｎｉ）が含まれ、酸化処理及び窒化処理により酸素（Ｏ）及び窒素（Ｎ）がそれぞれ含まれることになる。
【０１４５】
それから、図７用いて説明した実施の形態１に係る製造方法（第４回目のフォトリソグラフィープロセスを含む）と同様の工程を行ことにより、図２３に示されるように、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とが形成された層間絶縁膜１４を形成する。
【０１４６】
最後に、図３を用いて説明した実施の形態１に係る製造方法（第５回目のフォトリソグラフィープロセスを含む）と同様の工程を行うことにより、図２０に示されるように、ドレイン電極１０、ゲート端子部４及びソース端子部１３とそれぞれ電気的に接続する透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成する。
【０１４７】
以上により完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加える。このような熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、さらにメタル膜の電気的比抵抗を下げることができ、結果として、ＴＦＴ特性を向上して安定化させることができる。好適な製造方法例として、ここでは、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【０１４８】
以上の製造方法からなるＴＦＴ５０において、オーミック低抵抗Ｓｉ膜８とソース・ドレイン電極９，１０との界面近傍（第２領域）におけるＯ原子量及びＮ原子量の適正量についての評価と、Ｓｉ半導体能動膜７側面とソース・ドレイン電極９，１０との界面近傍（第１領域）におけるＮ原子量の適正量についての評価とを行ったところ、実施の形態１と同様の結果が得られた。
【０１４９】
以上のような本実施の形態に係るＴＦＴ５０によれば、テーパー形状にエッチングされたＳｉ半導体能動膜７の側面とソース・ドレイン電極９，１０との界面近傍（第１領域）には、窒素（Ｎ）が含まれる。このような構成によれば、実施の形態１よりも第１領域の窒化処理時間を短縮したにも関わらず、実施の形態１と同等のオフ特性（オフ電流比）を得ることができる。
【０１５０】
＜実施の形態１〜３のまとめ＞
以上のような半導体装置によれば、Ｓｉ膜或いはＳｉを主成分とする膜と直接に接続して良好なコンタクト特性を実現するＡｌ合金膜と、その製造方法とを提供することができる。これにより、Ａｌ合金膜と、Ｓｉ膜或いはＳｉを主成分とする膜とが直接に接続された構造を有する半導体装置であっても、これらの間に高融点バリア層を有する半導体装置と同等以上のコンタクト特性を有することができる。より具体的には、ＩＴＯ膜のような酸化物透明導電膜及びＳｉ膜或いはＳｉを主成分とする膜との各々の間における良好なコンタクト特性、及び、耐熱性が良好な半導体装置のソース電極及びドレイン電極（Ａｌ合金膜）を提供することを可能にする。そして、高融点メタルバリア層を形成する工程を省いて、半導体装置の製造方法を簡素化することも可能となる。
【０１５１】
そして、高融点メタルバリア層を省いた場合には、ソース配線１２及びドレイン電極１０等の金属配線の幅を縮小化することが可能となるので、半導体装置の小型化を実現することができる。一方、ソース配線１２及びドレイン電極１０等の金属配線の幅をそのままにした場合には、その低抵抗化を実現することができる結果、半導体装置の消費電力化（省エネルギー化）も実現することができる。
【０１５２】
また、高融点メタルバリア層を省いた場合には、半導体装置の分解容易化を実現することができる。また、例えば、Ｃｒなどの有害性のある金属を使用せずに済むことから、安全に半導体装置を製造することができる。
【０１５３】
また、ディスプレイ用のアクティブマトリックス型ＴＦＴ基板のソース電極９、ドレイン電極１０及びソース配線１２等の配線に、Ａｌ合金膜を適用することができるから、配線抵抗を低減することができるとともに、良好なオン特性、オフ特性及び耐熱特性を有するＴＦＴを実現することができる。したがって、大型ディスプレイまたは小型の高詳細ディスプレイにおいても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率よく、かつ低コストで生産することが可能となる。このように、以上の実施の形態によれば、低抵抗配線が必要とされるディスプレイ装置の生産能力を高くすることができる。
【０１５４】
また、以上のようなＡｌ合金膜を、バックライトを遮光したＴＦＴ構造のソース電極９及びドレイン電極１０に適用しても、良好なオフ特性を有するＴＦＴを形成することができる。したがって、バックライトを高輝度化した液晶ディスプレイにおいて、表示不良の無い高表示品質のディスプレイを生産することができる。
【０１５５】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正または変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【符号の説明】
【０１５６】
１ 透明絶縁性基板、２ ゲート電極、６ ゲート絶縁膜、７ Ｓｉ半導体能動膜、８ オーミック低抵抗Ｓｉ膜、９ ソース電極、１０ ドレイン電極、５１ 半導体層。
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して順次に形成された第１アモルファスシリコン膜と、所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、
前記半導体層と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極と
を備え、
前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、
前記第１アモルファスシリコン膜の側面と前記ソース・ドレイン電極との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第２アモルファスシリコン膜と前記ソース・ドレイン電極との界面近傍である第２領域には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれる、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第２領域において、Ｓｉ−Ｏ結合の面密度は１５乃至４５％の範囲内にあり、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１以下である、半導体装置。
【請求項４】
請求項２または請求項３に記載の半導体装置であって、
前記第２領域において、Ｓｉ−Ｎ結合の面密度が１０％以上である、半導体装置。
【請求項５】
請求項２乃至請求項４のいずれかに記載の半導体装置であって、
前記第１領域の窒素（Ｎ）の含有率は、前記第２領域の窒素（Ｎ）の含有率よりも大きい、半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかに記載の半導体装置であって、
前記第１領域において、Ｓｉ−Ｎ結合の面密度が４５％以上である、半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかに記載の半導体装置であって、
前記第１領域において、前記第１アモルファスシリコン膜がテーパー形状のエッチング端面を有する、半導体装置。
【請求項８】
絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された第１アモルファスシリコン膜と、当該第１アモルファスシリコンを覆う所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、
前記半導体層のうち前記第２アモルファスシリコン膜とのみ直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極と
を備え、
前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、
前記第２アモルファスシリコン膜と前記ソース・ドレイン電極との界面近傍である領域には少なくとも窒素（Ｎ）が含まれる、半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記領域には、少なくともニッケル（Ｎｉ）及び酸素（Ｏ）がさらに含まれる、半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記領域において、Ｓｉ−Ｏ結合の面密度は１５乃至４５％の範囲内にあり、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１以下である、半導体装置。
【請求項１１】
請求項９または請求項１０に記載の半導体装置であって、
前記領域において、Ｓｉ−Ｎ結合の面密度が１０％以上である、半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれかに記載の半導体装置を備える、表示装置。
【請求項１】
絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して順次に形成された第１アモルファスシリコン膜と、所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、
前記半導体層と直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極と
を備え、
前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、
前記第１アモルファスシリコン膜の側面と前記ソース・ドレイン電極との界面近傍である第１領域には、少なくとも窒素（Ｎ）が含まれる、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第２アモルファスシリコン膜と前記ソース・ドレイン電極との界面近傍である第２領域には、少なくともニッケル（Ｎｉ）、酸素（Ｏ）及び窒素（Ｎ）が含まれる、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第２領域において、Ｓｉ−Ｏ結合の面密度は１５乃至４５％の範囲内にあり、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１以下である、半導体装置。
【請求項４】
請求項２または請求項３に記載の半導体装置であって、
前記第２領域において、Ｓｉ−Ｎ結合の面密度が１０％以上である、半導体装置。
【請求項５】
請求項２乃至請求項４のいずれかに記載の半導体装置であって、
前記第１領域の窒素（Ｎ）の含有率は、前記第２領域の窒素（Ｎ）の含有率よりも大きい、半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかに記載の半導体装置であって、
前記第１領域において、Ｓｉ−Ｎ結合の面密度が４５％以上である、半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかに記載の半導体装置であって、
前記第１領域において、前記第１アモルファスシリコン膜がテーパー形状のエッチング端面を有する、半導体装置。
【請求項８】
絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された第１アモルファスシリコン膜と、当該第１アモルファスシリコンを覆う所定の導電型を有する第２アモルファスシリコン膜とを含む半導体層と、
前記半導体層のうち前記第２アモルファスシリコン膜とのみ直接接合された、少なくともアルミニウム（Ａｌ）を含むソース・ドレイン電極と
を備え、
前記半導体層は、平面視において前記ゲート電極の外周よりも内側に形成され、
前記第２アモルファスシリコン膜と前記ソース・ドレイン電極との界面近傍である領域には少なくとも窒素（Ｎ）が含まれる、半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記領域には、少なくともニッケル（Ｎｉ）及び酸素（Ｏ）がさらに含まれる、半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記領域において、Ｓｉ−Ｏ結合の面密度は１５乃至４５％の範囲内にあり、（Ｓｉ−Ｎ結合）／（Ｓｉ−Ｏ結合）の比が１以下である、半導体装置。
【請求項１１】
請求項９または請求項１０に記載の半導体装置であって、
前記領域において、Ｓｉ−Ｎ結合の面密度が１０％以上である、半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれかに記載の半導体装置を備える、表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１２−１１４３９９（Ｐ２０１２−１１４３９９Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１１−１１５３６７（Ｐ２０１１−１１５３６７）
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]