半導体装置
【課題】簡素でかつ占有面積の小さな駆動回路を提供すること。
【解決手段】本発明のシフトレジスタ回路は、複数のレジスタ回路を有している。各レジスタ回路は、クロックドインバータ回路およびインバータ回路を有している。クロックドインバータ回路の出力信号がインバータ回路の入力信号となるよう両者が直列に接続されている。さらに、レジスタ回路は、インバータ回路の出力信号が伝達される信号線を有している。該信号線には接続されている素子が多く寄生容量が大きいため高負荷である。本発明のシフトレジスタ回路は、信号線の寄生容量が大きいために高負荷であることを用いている。
【解決手段】本発明のシフトレジスタ回路は、複数のレジスタ回路を有している。各レジスタ回路は、クロックドインバータ回路およびインバータ回路を有している。クロックドインバータ回路の出力信号がインバータ回路の入力信号となるよう両者が直列に接続されている。さらに、レジスタ回路は、インバータ回路の出力信号が伝達される信号線を有している。該信号線には接続されている素子が多く寄生容量が大きいため高負荷である。本発明のシフトレジスタ回路は、信号線の寄生容量が大きいために高負荷であることを用いている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置の駆動回路に関する。また、その駆動回路を用いた表示装置に関する。
【背景技術】
【0002】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置(以下、「液晶表示装置」という。)の需要が高まってきたことによる。
【0003】
液晶表示装置は、画素部に数十〜数百万個ものTFTがマトリクス状に配置され、各TFTに接続された画素電極に出入りする電荷をTFTのスイッチング機能により制御するものである。
【0004】
従来、画素部には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【0005】
また近年、基板として石英を利用し多結晶珪素膜で薄膜トランジスタを作製する技術も知られている。この場合、周辺駆動回路も画素部も石英基板上に一体形成される。
【0006】
また最近、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。
【発明の概要】
【発明が解決しようとする課題】
【0007】
液晶表示装置は、主としてノート型のパーソナルコンピュータに用いられている。パーソナルコンピュータは、現行のテレビジョン信号(NTSCやPAL)
等のアナログデータとは異なり、デジタルデータを表示装置に出力する。従来は、パーソナルコンピュータからのデジタルデータをアナログデータに変換し液晶表示装置に入力したり、外付けのデジタルドライバを用いた液晶表示装置に入力したりしていた。
【0008】
そこで、外部からデジタルデータを直接入力することができるデジタルインターフェイスを有する液晶表示装置が注目されてきている。
【0009】
ここで、図17に最近注目されつつあるデジタルインターフェイスを有する液晶表示装置のソースドライバの一部を示す。図17において、8000はシフトレジスタ回路であり、複数のレジスタ回路8010を有している。レジスタ回路8010は4つのクロックドインバータ回路およびNAND回路からなっている。また、8100はサンプリング回路であり、複数のアナログスイッチ8110を有している。
【0010】
なお、図17においてはシフトレジスタ回路8000には、走査方向切替回路が含まれている。走査方向切替回路は、外部から入力される走査方向切替信号によりシフトレジスタ回路8000から出力されるタイミングパルスの順序を左から右または右から左と制御するための回路である。
【0011】
シフトレジスタ回路8000は、外部から供給されるクロック信号(CLK)
、クロック反転信号(CLKB)およびスタートパルス(SP)に基づいてタイミングパルスを発生させ、サンプリング回路へ前記タイミングパルスを送出する。サンプリング回路8100は、シフトレジスタ回路8000からのタイミングパルスに基づき外部から入力されるアナログビデオデータ(VIDEO)をサンプリングし(取り込み)、ソース信号線に出力する。
【0012】
図17に示すような従来のシフトレジスタ回路8000においては、1つのレジスタ回路8010は4つのクロックドインバータ回路およびNAND回路からなっており、シフトレジスタ回路8000は複雑で、それを構成する素子の数が多い。より高解像度な液晶表示装置が要求されている現状においては、解像度の向上に伴いシフトレジスタ回路の面積も大きくなり、シフトレジスタ回路を構成する素子の数も増大してしまう。
【0013】
素子数の増大によって液晶表示装置全体の製造歩留りが悪くなることがあり、また、回路の占有面積が大きくなることによって液晶表示装置の小型化が妨げられることになりかねない。
【0014】
そこで、本発明は上述の問題を鑑みてなされたものであり、液晶表示装置の小型化および製造歩留りの向上を達成すべく、簡素でかつ占有面積の小さな駆動回路を提供するものである。
【課題を解決するための手段】
【0015】
図1を参照する。図1には本発明のシフトレジスタ回路100が示されている。本発明のシフトレジスタ回路は、複数のレジスタ回路(第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150を有している。なお図1には、説明の便宜上、第1〜第5のレジスタ回路を有する5段のシフトレジスタ回路100が示されている。しかし、本発明のシフトレジスタ回路は、第1〜第nの(n個の)レジスタ回路を有するn段のシフトレジスタ回路とすることができる(ただし、nは自然数である。)。
【0016】
第1のレジスタ回路110を例にとって説明する。第1のレジスタ回路110はクロックドインバータ回路111およびインバータ回路112を有している。
クロックドインバータ回路111の出力信号がインバータ回路112の入力信号となるよう両者が直列に接続されている。さらに、第1のレジスタ回路110は、インバータ回路112の出力信号が伝達される信号線113を有しており、この信号線113の寄生容量もレジスタ回路を構成する素子と捉えてもよい。
【0017】
信号線113には接続されている素子(例えば、インバータ回路、アナログスイッチ、隣接するレジスタ回路等)が多く寄生容量が大きいため高負荷である。
本発明のシフトレジスタ回路は、信号線113の寄生容量が大きいために高負荷であることを用いている。よって、本発明のシフトレジスタ回路は安定性が高い。
【0018】
なお、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150も第1のレジスタ回路110と同様の構成をとっている。つまり、第2のレジスタ回路120はクロックドインバータ回路121、インバータ回路122および信号線123を有している。また、第3のレジスタ回路130はクロックドインバータ回路131、インバータ回路132および信号線133を有している。また、第4のレジスタ回路140はクロックドインバータ回路141、インバータ回路142および信号線143を有している。また、第5のレジスタ回路150はクロックドインバータ回路151、インバータ回路152および信号線153を有している。
【0019】
また、シフトレジスタ回路100には、外部から、クロック信号(CLK)、クロック信号とは逆位相のクロックバック信号(CLKB)およびスタートパルス(SP)が入力されるようになっている。これらの信号は本発明のシフトレジスタ回路を構成する全てのレジスタ回路(第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150)に入力される。
【0020】
ここで、本発明のシフトレジスタ回路の動作について説明する。
【0021】
第1のレジスタ回路110のクロックドインバータ回路111は、入力されるクロック信号(CLK)およびクロックバック信号(CLKB)に同期して動作し、入力するスタートパルス(SP)の論理を反転させインバータ回路112に出力する。インバータ回路112は入力したパルスの論理を反転させ信号線113および次段の第2のレジスタ回路120へ出力する。
【0022】
第2のレジスタ回路120のクロックドインバータ回路121には、前段の第1のレジスタ回路110から出力されるパルスが入力される。クロックドインバータ回路121は、入力されるクロック信号(CLK)およびクロックバック信号(CLKB)に同期して動作し、入力されるパルスの論理を反転しインバータ回路112に出力する。インバータ回路122は入力されたパルスの論理を反転し信号線113および次段の第3のレジスタ回路130へ出力する。
【0023】
全てのレジスタ回路が同様に動作する。よって、第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150から一定の間隔で順にタイミングパルスが出力される。
【0024】
以上のような構成をとることにより、本発明のシフトレジスタ回路は、従来よりも簡略化されており、素子数が少なくて済むことになる。
【0025】
次に図18を参照する。図18においては、本発明のシフトレジスタ回路に第1のNAND回路114、第2のNAND回路124、第3のNAND回路134および第4のNAND回路144を設けている。なお、複数のレジスタ回路110、120、130、140および150と複数のNAND114、124、134および144とを含んだ回路を本発明のシフトレジスタ回路としてもよい。
【0026】
第1のレジスタ回路110および第2のレジスタ回路120から出力されるタイミングパルスは、第1のNAND回路114に入力される。第1のNAND回路114は、第1のレジスタ回路110および第2のレジスタ回路120からのタイミングパルスのNAND論理を出力する。
【0027】
また、第2のレジスタ回路120および第3のレジスタ回路130から出力されるタイミングパルスは、第2のNAND回路124に入力される。第2のNAND回路124は、第2のレジスタ回路120および第3のレジスタ回路130からのタイミングパルスのNAND論理を出力する。
【0028】
また、第3のレジスタ回路130および第4のレジスタ回路140から出力されるタイミングパルスは、第3のNAND回路134に入力される。第3のNAND回路134は、第3のレジスタ回路130および第4のレジスタ回路140からのタイミングパルスのNAND論理を出力する。
【0029】
また、第4のレジスタ回路140および第5のレジスタ回路150から出力されるタイミングパルスは、第4のNAND回路144に入力される。第4のNAND回路144は、第4のレジスタ回路140および第5のレジスタ回路150からのタイミングパルスのNAND論理を出力する。
【0030】
このように図18に示す本発明のシフトレジスタ回路は、第1のNAND回路114、第2のNAND回路124、第3のNAND回路134および第4のNAND回路144から一定の間隔で順にタイミングパルスが出力される。
【0031】
ここで、本発明の構成を以下に記載する。
【0032】
請求項1に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路ならびに信号線を有する複数のレジスタ回路を有するシフトレジスタ回路であって、 前記レジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、前記レジスタ回路に隣接するレジスタ回路および前記レジスタ回路の信号線に前記タイミングパルスを出力することを特徴とするシフトレジスタ回路である。
【0033】
また、請求項2に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路ならびに信号線を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路であって(nは自然数)、 前記第(n−1)のレジスタ回路の信号線から出力されるタイミングパルスは、前記第nのレジスタ回路に入力されることを特徴とするシフトレジスタ回路である。。
【0034】
請求項3に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路であって(nは自然数)、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路は、前記第nのレジスタ回路および前記(n−1)のレジスタ回路の信号線に前記タイミングパルスを出力することを特徴とするシフトレジスタ回路である。
【0035】
請求項4に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する複数のレジスタ回路を有するシフトレジスタ回路と、 複数のアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記レジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、前記アナログスイッチと前記レジスタ回路に隣接するレジスタ回路とに前記タイミングパルスを出力することを特徴とする表示装置の駆動回路である。
【0036】
請求項5に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)のアナログスイッチと前記第nのレジスタ回路とに入力され、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0037】
請求項6に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路は、前記第(n−1)のアナログスイッチと前記第nのレジスタ回路とに前記タイミングパルスを出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0038】
請求項7に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路に出力することを特徴とする表示装置の駆動回路である。
【0039】
請求項8に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路に出力することを特徴とする表示装置の駆動回路である。
【0040】
請求項9に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路、および前記第(n−1)のアナログスイッチに出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0041】
請求項10に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路、および前記第(n−1)のアナログスイッチに出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0042】
ここで、以下に本発明の実施の形態について説明する。
【発明の効果】
【0043】
本発明の駆動回路は、従来の駆動回路よりも構成が簡略化されており、素子数が半分以下で済むことになる。よって、本発明の駆動回路を用いた液晶表示装置は、製造歩留まりが向上し、かつ小型化が実現できる。
【図面の簡単な説明】
【0044】
【図1】本発明のシフトレジスタ回路の回路構成図である。
【図2】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図3】本発明のシフトレジスタを有する駆動回路のアナログスイッチの回路構成図である。
【図4】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図5】実施例1の液晶表示装置の回路構成図である。
【図6】実施例1の本発明のシフトレジスタを用いた駆動回路の回路構成図である。
【図7】実施例1の本発明のシフトレジスタを用いた駆動回路の回路構成図である。
【図8】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図9】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図10】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図11】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図12】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図13】本発明の駆動回路を用いた液晶表示装置の断面図である。
【図14】V字型の電気光学特性を示す反強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【図15】本発明の駆動回路を用いた液晶表示装置を組み込んだ電子機器の例である。
【図16】本発明の駆動回路を用いた液晶表示装置を組み込んだ電子機器の例である。
【図17】従来の駆動回路の回路構成図である。
【図18】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図19】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【発明を実施するための形態】
【0045】
図2を参照する。図2には、本発明のシフトレジスタ回路のある実施の形態が示されている。図2には、本発明のシフトレジスタ回路200、インバータ回路310および311、ならびにサンプリング回路400が示されており、全体として表示装置の駆動回路(ソースドライバ)が構成されている。
【0046】
図2に示す本発明のシフトレジスタ回路は、複数のレジスタ回路(第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250)を有している。なお図2には、説明の便宜上、第1〜第5の(5個の)レジスタ回路を有する5段のシフトレジスタ回路200が示されている。しかし、本発明のシフトレジスタ回路が第1〜第nの(n個の)レジスタ回路を有するn段のシフトレジスタ回路とすることとできることは、上述の通りである(ただし、nは自然数である。)。
【0047】
第1のレジスタ回路を例にとって説明する。第1のレジスタ回路210はクロックドインバータ回路211およびインバータ回路212を有している。クロックドインバータ回路211の出力信号がインバータ回路212の入力信号となるよう両者が直列に接続されている。さらに、第1のレジスタ回路210は、インバータ回路212の出力信号が伝達される信号線213を有しており、この信号線213の寄生容量もレジスタ回路を構成する素子と捉えてもよい。
【0048】
なお、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250も第1のレジスタ回路210と同様の構成をとっている。つまり、第2のレジスタ回路220はクロックドインバータ回路221、インバータ回路222および信号線223を有している。また、第3のレジスタ回路230はクロックドインバータ回路231、インバータ回路232および信号線233を有している。また、第4のレジスタ回路240はクロックドインバータ回路241、インバータ回路242および信号線243を有している。また、第5のレジスタ回路250はクロックドインバータ回路251、インバータ回路252および信号線253を有している。
【0049】
310および311、320および321、330および331、340および341、ならびに350および351は、インバータ回路である。
【0050】
400はサンプリング回路であり、外部から供給されるアナログビデオデータをサンプリングし(取り込み)、ソース信号線に出力する回路である。サンプリング回路は、複数のアナログスイッチ(第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450)を有している。
【0051】
第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、それぞれ、第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240、第5のレジスタ回路250からのタイミングパルスがインバータ回路を介して入力されるように接続されている。
【0052】
本実施の形態に用いられる第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450の回路構成を図3に示す。本実施の形態においては、第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、1個のpチャネル型トランジスタと1個のnチャネル型トランジスタとから成る。なお、第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、本実施の形態に示した以外の回路構成を有するものも用いることができる。
【0053】
シフトレジスタ回路200には、外部から、クロック信号(CLK)、クロック信号とは逆位相のクロックバック信号(CLKB)およびスタートパルス(SP)が入力されるようになっている。これらの信号は本発明のシフトレジスタ回路を構成する全てのレジスタ回路210、220、230、240および250に入力される。
【0054】
レジスタ回路210の出力信号がインバータ回路310の入力信号となるようにレジスタ回路210とインバータ回路310が接続されている。また、インバータ回路310および311の出力信号がサンプリング回路400のアナログスイッチ回路410の入力信号となるように接続されている。
【0055】
サンプリング回路400の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450には、外部からアナログビデオデータ(VIDEO)が入力される。
【0056】
シフトレジスタ回路200の第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250から順に出力されるタイミングパルスが、インバータ回路310および311、320および321、330および331、340および341、ならびに350および351を介してサンプリング回路の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450にそれぞれ入力される。サンプリング回路の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、それぞれ、入力されるタイミングパルスに同期してアナログビデオデータをサンプリングし、ソース信号線411、421、431、441および453に供給する。
【0057】
次に、図19を参照する。図19においては、本実施の形態のシフトレジスタ回路に第1のNAND回路214、第2のNAND回路224、第3のNAND回路234および第4のNAND回路244が設けられている。なお、複数のレジスタ回路210、220、230、240および250と複数のNAND214、224、234および244とを含んだ回路を本発明のシフトレジスタ回路としてもよい。
【0058】
第1のレジスタ回路210および第2のレジスタ回路220から出力されるタイミングパルスは、第1のNAND回路214に入力される。第1のNAND回路214は、第1のレジスタ回路210および第2のレジスタ回路220からのタイミングパルスのNAND論理を出力する。
【0059】
また、第2のレジスタ回路220および第3のレジスタ回路230から出力されるタイミングパルスは、第2のNAND回路224に入力される。第2のNAND回路224は、第2のレジスタ回路220および第3のレジスタ回路230からのタイミングパルスのNAND論理を出力する。
【0060】
また、第3のレジスタ回路230および第4のレジスタ回路240から出力されるタイミングパルスは、第3のNAND回路234に入力される。第3のNAND回路234は、第3のレジスタ回路230および第4のレジスタ回路240からのタイミングパルスのNAND論理を出力する。
【0061】
また、第4のレジスタ回路240および第5のレジスタ回路250から出力されるタイミングパルスは、第4のNAND回路244に入力される。第4のNAND回路244は、第4のレジスタ回路240および第5のレジスタ回路250からのタイミングパルスのNAND論理を出力する。
【0062】
このように図19に示す本実施の形態のシフトレジスタ回路は、第1のNAND回路214、第2のNAND回路224、第3のNAND回路234および第4のNAND回路244から一定の間隔で順にタイミングパルスが出力される。
サンプリング回路400の動作については上述の通りである。
【0063】
次に、図4を参照する。図4には、上記図2の構成に加えて、走査方向切替回路600を有している。
【0064】
シフトレジスタ回路500は、複数のレジスタ回路(第1のレジスタ回路510、第2のレジスタ回路520、第3のレジスタ回路530、第4レジスタ回路540および第5レジスタ回路550)を有している。走査方向切替回路600は、複数の切替回路(第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650)を有している。第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650は、それぞれ、2つのアナログスイッチSWLおよびSWRを有している。第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650は、外部から入力される走査方向切替信号(L/R)によってレジスタ回路から出力されるタイミングパルスを左右どちらのレジスタ回路に出力するかを制御する回路である。
【0065】
インバータ回路710および711、720および721、730および731、740および741、ならびに750および751、ならびにサンプリング回路800については、上述の図2に示した例を参照されたい。
【0066】
図4に示す実施の形態においては、走査方向切替信号(L/R)に”0(Lo)”が入力される場合は、スタートパルス(SP)は第1のレジスタ回路に入力される。走査方向切替信号(L/R)に”0(Lo)”が入力されるとアナログスイッチSWRが動作し、第1のレジスタ回路510から出力されるタイミングパルスがその右隣の次段の第2のレジスタ回路520およびインバータ回路710へ入力される。さらに、第2のレジスタ回路520から出力されるタイミングパルスがその右隣の次段の第3のレジスタ回路530およびインバータ回路720へ入力される。さらに、第3のレジスタ回路530から出力されるタイミングパルスがその右隣の次段の第4のレジスタ回路540およびインバータ回路730へ入力される。さらに、第4のレジスタ回路540から出力されるタイミングパルスがその右隣の次段の第5のレジスタ回路550およびインバータ回路740へ入力される。さらに、第5のレジスタ回路550から出力されるタイミングパルスがインバータ回路750へ入力される。
【0067】
このように、走査方向切替信号(L/R)に”0(Lo)”が入力された場合は、次々と右隣のレジスタ回路へ一定の間隔で発生したタイミングパルスが出力されていくことになる。
【0068】
そして、第1のレジスタ回路510から出力されるタイミングパルスは、インバータ回路710および711を介してサンプリング回路800のアナログスイッチ810に入力される。アナログスイッチ810は、入力されるタイミングパルスに基づいて、外部から入力されるビデオデータをサンプリングし(取り込み)、ソース信号線811に出力する。
【0069】
同様に、第2のレジスタ回路520から出力されるタイミングパルスは、インバータ回路720および721を介してサンプリング回路800のアナログスイッチ820に入力される。アナログスイッチ820は、入力されるタイミングパルスに基づいて、外部から入力されるビデオデータをサンプリングし(取り込み)、ソース信号線821に出力する。
【0070】
第3のレジスタ回路530、第4のレジスタ回路540、および第5のレジスタ回路550から出力されるタイミングパルスも、それぞれアナログスイッチ830、840、850に入力される。アナログスイッチ830、840、850は、それぞれ、入力されるタイミングパルスに基づいて外部から入力されるビデオデータをサンプリングし(取り込み)、それぞれソース信号線831、841、851に出力する。
【0071】
また、走査方向切替信号(L/R)に”1(Hi)”が入力される場合は、スタートパルス(SP)は第5のレジスタ回路に入力される。走査方向切替信号(L/R)に”1(Hi)”が入力されるとアナログスイッチSWLが動作し、第5のレジスタ回路550から出力されるタイミングパルスがその左隣の次段の第4のレジスタ回路540およびインバータ回路750へ出力される。さらに、第4のレジスタ回路540から出力されるタイミングパルスがその左隣の次段の第3のレジスタ回路530およびインバータ回路740へ出力される。さらに、第3のレジスタ回路530から出力されるタイミングパルスがその左隣の次段の第2のレジスタ回路520およびインバータ回路730へ入力される。さらに、第2のレジスタ回路520から出力されるタイミングパルスがその左隣の次段の第1のレジスタ回路510およびインバータ回路720へ入力される。さらに、第1のレジスタ回路510から出力されるタイミングパルスがインバータ回路710へ入力される。
【0072】
このように、走査方向切替信号(L/R)に”1(Hi)”が入力された場合は、次々と左隣のレジスタ回路へ一定の間隔で発生したタイミングパルスが出力されていくことになる。
【0073】
なお、サンプリング回路800のアナログスイッチ810〜850の動作は上述した通りである。
【0074】
ここで、以下に本発明のシフトレジスタ回路の実施例について説明する。
【実施例1】
【0075】
図5を参照する。図5には、本発明のシフトレジスタ回路を用いたソースドライバおよびゲートドライバを有する液晶表示装置の例が示されている。
【0076】
1000は本発明のシフトレジスタを用いたソースドライバである。1100および1200は本発明のシフトレジスタを用いたゲートドライバである。1300は画素部であり、画素TFT1310、画素電極(図示せず)および保持容量1330を有する画素がマトリクス状に配置されている。1320は液晶であり、ソースドライバ1000、ゲートドライバ1100および1200、ならびに画素部を構成する回路が形成されたアクティブマトリクス基板と対向電極が形成された対向基板との間に挟まれている。また、対向電極はコモン電極(COM)に接続されている。
【0077】
本実施例においては、画素部は、1280×1024(横×縦)画素を有している。
【0078】
図6を参照する。図6には、本実施例の液晶表示装置のソースドライバ1000が示されている。1010は本発明のシフトレジスタ回路であり、走査方向切替回路を含んでいる。本実施例においては、シフトレジスタ回路1010は、1280個のレジスタ回路を有している。
【0079】
1020はサンプリング回路であり、1280個のアナログスイッチを有している。
【0080】
次に図7を参照する。図7には、本実施例の液晶表示装置のゲートドライバ1100が示されている。1110は本発明のシフトレジスタ回路である。本実施例においては、シフトレジスタ回路1110は、1024個のレジスタ回路を有している。なお、ゲートドライバ1200は、ゲートドライバ1100と同様である。
【実施例2】
【0081】
本実施例においては、本発明の駆動回路を有する液晶表示装置の作製方法例を図8〜図12を用いて説明する。本実施例の液晶表示装置においては、画素部、ソースドライバ、ゲートドライバ等を一つの基板上に一体形成される。なお、説明の便宜上、画素TFTと本発明の駆動回路の一部を構成するNchTFTとインバータ回路を構成するPchTFTおよびNchTFTとが同一基板上に形成されることを示すものとする。
【0082】
図8(A)において、基板6001には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板6001のTFT形成表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。
【0083】
次に、20〜150nm(好ましくは30〜80nm)の厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を54nmの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる(図8(A))。
【0084】
そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法(固相成長法)を適用すれば良いが、ここでは、特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400〜500℃で1時間程度の熱処理を行い、含有水素量を5atom%以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ(本実施例では54nm)よりも1〜15%程度減少する(図8(B))。
【0085】
そして、結晶質シリコン膜6003bを島状にパターンニングして、島状半導体層6004〜6007を形成する。その後、プラズマCVD法またはスパッタ法により50〜150nmの厚さの酸化シリコン膜によるマスク層6008を形成する(図8(C))。本実施例では、マスク層6008の厚さは130nmとする。
【0086】
そしてレジストマスク6009を設け、nチャネル型TFTを形成することとなる島状半導体層6004〜6007の全面に1×1016〜5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加する。このボロン(B)の添加は、しきい値電圧を制御する目的でなされる。ボロン(B)
の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要ではない(図8(D))。
【0087】
ドライバ等の駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010〜6012に選択的に添加する。そのため、あらかじめレジストマスク6013〜6016を形成する。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成された不純物領域6017、6018のリン(P)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域6017〜6019に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)を添加する(図9(A))。その後、レジストマスク6013〜6016を除去する。
【0088】
次に、マスク層6008をフッ酸などにより除去した後、図8(D)と図9(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光(波長248nm)を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【0089】
そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い(図9(B))。
【0090】
次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層(A)6021と金属膜から成る導電層(B)6022とを積層させる。導電層(B)6022はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜またはMo−Ta合金膜)で形成すれば良く、導電層(A)6021は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)で形成する。
また、導電層(A)6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)6022は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。
【0091】
導電層(A)6021は10〜50nm(好ましくは20〜30nm)とし、導電層(B)6022は200〜400nm(好ましくは250〜350nm)
とすれば良い。本実施例では、導電層(A)6021に50nmの厚さの窒化タンタル膜を、導電層(B)6022には350nmのTa膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層(A)6021の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる(図9(C))。
【0092】
次に、レジストマスク6023〜6027を形成し、導電層(A)6021と導電層(B)6022とを一括でエッチングしてゲート電極6028〜6031と容量配線6032を形成する。ゲート電極6028〜6031と容量配線6032は、導電層(A)から成る6028a〜6032aと、導電層(B)から成る6028b〜6032bとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するTFTのゲート電極6028〜6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する(図9(D))。
【0093】
次いで、ドライバのPチャネル型TFTのソース領域およびドレイン領域を形成するために、P型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、Nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、ジボラン(B2H6)を用いたイオンドープ法で不純物領域6034を形成した。この領域のボロン(B)濃度は3×1020〜3×1021atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域6034に含まれるP型を付与する不純物元素の濃度を(p++)と表す(図10(A))。
【0094】
次に、Nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク6035〜6037を形成し、N型を付与する不純物元素が添加して不純物領域6038〜6042を形成した。これは、フォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリン(P)濃度を1×1020〜1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域6038〜6042に含まれるN型を付与する不純物元素の濃度を(n+)と表す(図10(B))。
【0095】
不純物領域6038〜6042には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でリン(P)が添加されるので、前工程で添加されたリン(P)またはボロン(B)の影響は考えなくても良い。また、不純物領域6038に添加されたリン(P)濃度は図10(A)で添加されたボロン(B)濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【0096】
そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。添加するリン(P)の濃度は1×1016〜5×1018atoms/cm3であり、図9(A)および図10(A)と図10(B)で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度を(n--)と表す(図10(C))。
【0097】
ここで、ゲート電極のTaのピーリングを防止するために層間膜としてSiON膜等を200nmの厚さで形成しても良い。
【0098】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜800℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のTaのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【0099】
この熱処理において、ゲート電極6028〜6031と容量配線6032形成する金属膜6028b〜6032bは、表面から5〜80nmの厚さでその表面に導電層(C)6028c〜6032cが形成される。例えば、導電層(B)6028b〜6032bがタングステン(W)の場合には窒化タングステン(WN)が形成され、タンタル(Ta)の場合には窒化タンタル(TaN)を形成することができる。また、導電層(C)6028c〜6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028〜6031及び容量配線6032を晒しても同様に形成することができる。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0100】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン(P)の濃度は図10(B)で形成した不純物領域(n+)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングをすることができた(図10(D))。
【0101】
第1の層間絶縁膜6045は500〜1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線6046〜6049と、ドレイン配線6050〜6053を形成する(図11(A))。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜500nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とする。
【0102】
次に、パッシベーション膜6054として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。本実施例においては、パッシベーション膜6054は窒化シリコン膜50nmと酸化シリコン膜24.5nmとの積層膜とした。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6054に開口部を形成しておいても良い(図11(A))。
【0103】
その後、有機樹脂からなる第2層間絶縁膜6055を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、250℃で焼成して形成する(図11(B))。
【0104】
本実施例ではブラックマトリクスは、Ti膜を100nmに形成し、その後AlとTiの合金膜を300nmに形成した積層構造とする。
【0105】
その後、有機樹脂からなる第3層間絶縁膜6059を1.0〜1.5μmの厚さに形成する。有機樹脂としては、第2層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0106】
そして、第2層間絶縁膜6055および第3層間絶縁膜6059にドレイン配線6053に達するコンタクトホールを形成し、画素電極6060を形成する。
本発明の透過型液晶表示装置においては、画素電極6060にはITO等の透明導伝膜を用いる。(図11(B))。
【0107】
こうして同一基板上に、駆動回路TFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成されている(図12)。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【0108】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶表示装置を作製する工程を説明する。
【0109】
図12の状態のアクティブマトリクス基板に配向膜6061を形成する。本実施例では、配向膜6061にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板6062、透明導電膜からなる対向電極6063、配向膜6064とで構成される。
【0110】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【0111】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶6065を注入し、封止剤(図示せず)によって完全に封止する。よって、図12に示すような透過型液晶表示装置が完成する。
【0112】
なお本実施例では、透過型液晶表示装置がTN(ツイスト)モードによって表示を行うようにした。そのため、偏光板(図示せず)が透過型液晶表示装置の上部に配置された。
【0113】
駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域806、ソース領域807a、807b、ドレイン領域808a,808bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域809、ゲート電極6071と重なるLDD領域810(以降、このようなLDD領域をLovと記す)、ソース領域811、ドレイン領域812を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域813、LDD領域814、815、ソース領域816、ドレイン領域817を有している。このLDD領域はLov領域とゲート電極6072と重ならないLDD領域(以降、このようなLDD領域をLoffと記す)とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域818、819、Loff領域820〜823、ソースまたはドレイン領域824〜826を有している。
Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。また、画素TFT6104のチャネル形成領域818、819と画素TFTのLDD領域であるLoff領域820〜823との間には、オフセット領域(図示せず)が形成されている。さらに、容量配線6074と、ゲート絶縁膜6020から成る絶縁膜と、画素TFT6073のドレイン領域826に接続し、n型を付与する不純物元素が添加された半導体層827とから保持容量805が形成されている。図12では画素TFT804をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0114】
以上の様に本実施例においては、画素TFTおよびドライバが要求する仕様に応じて各回路を構成するTFTの構造を最適化し、液晶表示装置の動作性能と信頼性を向上させることを可能とすることができる。
【0115】
なお、本実施例においては透過型の液晶表示装置について説明した。しかし、本発明の駆動回路を用いることができる液晶表示装置は、これに限定されるわけではなく、反射型の液晶表示装置にも用いることができる。
【実施例3】
【0116】
本実施例では、本発明の駆動回路を有する液晶表示装置を逆スタガ型のTFTを用いて構成した例を示す。
【0117】
図13を参照する。図13には、本実施例の液晶表示装置を構成する逆スタガ型のNチャネル型TFTの断面図が示されている。なお、図13には、1つのNチャネル型TFTしか図示しないが、Pチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。
【0118】
図13(A)を参照する。4001は基板であり、実施例2で説明したようなものが用いられる。4002は酸化シリコン膜である。4003はゲート電極である。4004はゲイト絶縁膜である。4005、4006、4007および4008は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例2で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、4005はソース領域、4006はドレイン領域、4007は低濃度不純物領域(LDD領域)、4008はチャネル形成領域である。4009はチャネル保護膜であり、4010は層間絶縁膜である。4011および4012はそれぞれ、ソース電極、ドレイン電極である。
【0119】
次に、図13(B)を参照する。図13(B)には図13(A)とは構成が異なる逆スタガ型のTFTによって液晶表示装置が構成された場合について説明する。
【0120】
図13(B)においても、1つのNチャネル型TFTしか図示しないが、上述のようにPチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。
【0121】
4101は基板である。4102は酸化シリコン膜である。4103はゲイト電極である。4104はベンゾジクロブテン(BCB)膜であり、その上面が平坦化される。4105は窒化シリコン膜である。BCB膜と窒化シリコン膜とでゲイト絶縁膜を構成する。4106、4107、4108および4109は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例2で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、4106はソース領域、4107はレイン領域、4108は低濃度不純物領域(LDD領域)、4109はチャネル形成領域である。4110はチャネル保護膜であり、4111は層間絶縁膜である。4112および4113はそれぞれ、ソース電極、ドレイン電極である。
【0122】
本実施例によると、BCB膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のTFTよりも均一な多結晶シリコン膜を得ることができる。
【実施例4】
【0123】
上述の本発明の駆動回路を用いた液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【0124】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1μm〜2μm)のものも見出されている。
【0125】
ここで、いわゆるV字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図16に示す。図16に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角(クロスニコル)に設定されている。
【0126】
図14に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【0127】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶を本発明の駆動回路を有する液晶表示装置に用いた場合にも、D/A変換回路の出力電圧を下げることができるので、D/A変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【0128】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的LDD領域(低濃度不純物領域)の幅が小さなTFT(例えば、0nm〜500nmまたは0nm〜200nm)を用いる場合においても有効である。
【0129】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【0130】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【0131】
なお、図14に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の駆動回路を用いた液晶表示装置の表示媒体として用いることができる。
【実施例5】
【0132】
本発明の駆動回路を有する液晶表示装置は、様々な電子機器に組み込んで用いることができる。
【0133】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。
それらの一例を図15および図16に示す。
【0134】
図15(A)はフロント型プロジェクタ−であり、本体10001、本発明の駆動回路を用いた液晶表示装置10002、光源10003、光学系10004、スクリーン10005で構成されている。なお、図15(A)には、液晶表示装置を1つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【0135】
図15(B)はリア型プロジェクターであり、10006は本体、10007は本発明の駆動回路を用いた液晶表示装置であり、10008は光源であり、10009はリフレクター、10010はスクリーンである。なお、図15(B)
には、液晶表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んだリア型プロジェクタが示されている。また、本発明の駆動回路を有する液晶表示装置を1個組み込んだリア型プロジェクタも提供することができる。
【0136】
図16(A)はパーソナルコンピュータであり、本体7001、映像入力部7002、本発明の駆動回路を用いた液晶表示装置7003、キーボード7004で構成される。
【0137】
図16(B)はビデオカメラであり、本体7101、本発明の駆動回路を用いた液晶表示装置7102、音声入力部7103、操作スイッチ7104、バッテリー7105、受像部7106で構成される。
【0138】
図16(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体7201、カメラ部7202、受像部7203、操作スイッチ7204、本発明の駆動回路を用いた液晶表示装置7205で構成される。
【0139】
図16(D)はゴーグル型ディスプレイであり、本体7301、本発明の駆動回路を用いた液晶表示装置7302、アーム部7303で構成される。
【0140】
図16(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体7401、本発明の駆動回路を用いた液晶表示装置7402、スピーカ部7403、記録媒体7404、操作スイッチ7405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【0141】
図16(F)はゲーム機であり、本体7501、本発明の駆動回路を用いた液晶表示装置7502、表示装置7503、記録媒体7504、コントローラ7505、本体用センサ部7506、センサ部7507、CPU部7508で構成される。本体用センサ部7506、センサ部7507はそれぞれコントローラ7505、本体7501から出される赤外線を感知することが可能である。
【0142】
以上の様に、本発明の駆動回路を用いた液晶表示装置表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
【符号の説明】
【0143】
100 シフトレジスタ回路
110、120、130、140、150 レジスタ回路
111、121、131、141、151 クロックドインバータ回路
112、122、132、142、152 インバータ回路
113、123、133、143、153 信号線
【技術分野】
【0001】
本発明は表示装置の駆動回路に関する。また、その駆動回路を用いた表示装置に関する。
【背景技術】
【0002】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置(以下、「液晶表示装置」という。)の需要が高まってきたことによる。
【0003】
液晶表示装置は、画素部に数十〜数百万個ものTFTがマトリクス状に配置され、各TFTに接続された画素電極に出入りする電荷をTFTのスイッチング機能により制御するものである。
【0004】
従来、画素部には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【0005】
また近年、基板として石英を利用し多結晶珪素膜で薄膜トランジスタを作製する技術も知られている。この場合、周辺駆動回路も画素部も石英基板上に一体形成される。
【0006】
また最近、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。
【発明の概要】
【発明が解決しようとする課題】
【0007】
液晶表示装置は、主としてノート型のパーソナルコンピュータに用いられている。パーソナルコンピュータは、現行のテレビジョン信号(NTSCやPAL)
等のアナログデータとは異なり、デジタルデータを表示装置に出力する。従来は、パーソナルコンピュータからのデジタルデータをアナログデータに変換し液晶表示装置に入力したり、外付けのデジタルドライバを用いた液晶表示装置に入力したりしていた。
【0008】
そこで、外部からデジタルデータを直接入力することができるデジタルインターフェイスを有する液晶表示装置が注目されてきている。
【0009】
ここで、図17に最近注目されつつあるデジタルインターフェイスを有する液晶表示装置のソースドライバの一部を示す。図17において、8000はシフトレジスタ回路であり、複数のレジスタ回路8010を有している。レジスタ回路8010は4つのクロックドインバータ回路およびNAND回路からなっている。また、8100はサンプリング回路であり、複数のアナログスイッチ8110を有している。
【0010】
なお、図17においてはシフトレジスタ回路8000には、走査方向切替回路が含まれている。走査方向切替回路は、外部から入力される走査方向切替信号によりシフトレジスタ回路8000から出力されるタイミングパルスの順序を左から右または右から左と制御するための回路である。
【0011】
シフトレジスタ回路8000は、外部から供給されるクロック信号(CLK)
、クロック反転信号(CLKB)およびスタートパルス(SP)に基づいてタイミングパルスを発生させ、サンプリング回路へ前記タイミングパルスを送出する。サンプリング回路8100は、シフトレジスタ回路8000からのタイミングパルスに基づき外部から入力されるアナログビデオデータ(VIDEO)をサンプリングし(取り込み)、ソース信号線に出力する。
【0012】
図17に示すような従来のシフトレジスタ回路8000においては、1つのレジスタ回路8010は4つのクロックドインバータ回路およびNAND回路からなっており、シフトレジスタ回路8000は複雑で、それを構成する素子の数が多い。より高解像度な液晶表示装置が要求されている現状においては、解像度の向上に伴いシフトレジスタ回路の面積も大きくなり、シフトレジスタ回路を構成する素子の数も増大してしまう。
【0013】
素子数の増大によって液晶表示装置全体の製造歩留りが悪くなることがあり、また、回路の占有面積が大きくなることによって液晶表示装置の小型化が妨げられることになりかねない。
【0014】
そこで、本発明は上述の問題を鑑みてなされたものであり、液晶表示装置の小型化および製造歩留りの向上を達成すべく、簡素でかつ占有面積の小さな駆動回路を提供するものである。
【課題を解決するための手段】
【0015】
図1を参照する。図1には本発明のシフトレジスタ回路100が示されている。本発明のシフトレジスタ回路は、複数のレジスタ回路(第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150を有している。なお図1には、説明の便宜上、第1〜第5のレジスタ回路を有する5段のシフトレジスタ回路100が示されている。しかし、本発明のシフトレジスタ回路は、第1〜第nの(n個の)レジスタ回路を有するn段のシフトレジスタ回路とすることができる(ただし、nは自然数である。)。
【0016】
第1のレジスタ回路110を例にとって説明する。第1のレジスタ回路110はクロックドインバータ回路111およびインバータ回路112を有している。
クロックドインバータ回路111の出力信号がインバータ回路112の入力信号となるよう両者が直列に接続されている。さらに、第1のレジスタ回路110は、インバータ回路112の出力信号が伝達される信号線113を有しており、この信号線113の寄生容量もレジスタ回路を構成する素子と捉えてもよい。
【0017】
信号線113には接続されている素子(例えば、インバータ回路、アナログスイッチ、隣接するレジスタ回路等)が多く寄生容量が大きいため高負荷である。
本発明のシフトレジスタ回路は、信号線113の寄生容量が大きいために高負荷であることを用いている。よって、本発明のシフトレジスタ回路は安定性が高い。
【0018】
なお、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150も第1のレジスタ回路110と同様の構成をとっている。つまり、第2のレジスタ回路120はクロックドインバータ回路121、インバータ回路122および信号線123を有している。また、第3のレジスタ回路130はクロックドインバータ回路131、インバータ回路132および信号線133を有している。また、第4のレジスタ回路140はクロックドインバータ回路141、インバータ回路142および信号線143を有している。また、第5のレジスタ回路150はクロックドインバータ回路151、インバータ回路152および信号線153を有している。
【0019】
また、シフトレジスタ回路100には、外部から、クロック信号(CLK)、クロック信号とは逆位相のクロックバック信号(CLKB)およびスタートパルス(SP)が入力されるようになっている。これらの信号は本発明のシフトレジスタ回路を構成する全てのレジスタ回路(第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150)に入力される。
【0020】
ここで、本発明のシフトレジスタ回路の動作について説明する。
【0021】
第1のレジスタ回路110のクロックドインバータ回路111は、入力されるクロック信号(CLK)およびクロックバック信号(CLKB)に同期して動作し、入力するスタートパルス(SP)の論理を反転させインバータ回路112に出力する。インバータ回路112は入力したパルスの論理を反転させ信号線113および次段の第2のレジスタ回路120へ出力する。
【0022】
第2のレジスタ回路120のクロックドインバータ回路121には、前段の第1のレジスタ回路110から出力されるパルスが入力される。クロックドインバータ回路121は、入力されるクロック信号(CLK)およびクロックバック信号(CLKB)に同期して動作し、入力されるパルスの論理を反転しインバータ回路112に出力する。インバータ回路122は入力されたパルスの論理を反転し信号線113および次段の第3のレジスタ回路130へ出力する。
【0023】
全てのレジスタ回路が同様に動作する。よって、第1のレジスタ回路110、第2のレジスタ回路120、第3のレジスタ回路130、第4のレジスタ回路140および第5のレジスタ回路150から一定の間隔で順にタイミングパルスが出力される。
【0024】
以上のような構成をとることにより、本発明のシフトレジスタ回路は、従来よりも簡略化されており、素子数が少なくて済むことになる。
【0025】
次に図18を参照する。図18においては、本発明のシフトレジスタ回路に第1のNAND回路114、第2のNAND回路124、第3のNAND回路134および第4のNAND回路144を設けている。なお、複数のレジスタ回路110、120、130、140および150と複数のNAND114、124、134および144とを含んだ回路を本発明のシフトレジスタ回路としてもよい。
【0026】
第1のレジスタ回路110および第2のレジスタ回路120から出力されるタイミングパルスは、第1のNAND回路114に入力される。第1のNAND回路114は、第1のレジスタ回路110および第2のレジスタ回路120からのタイミングパルスのNAND論理を出力する。
【0027】
また、第2のレジスタ回路120および第3のレジスタ回路130から出力されるタイミングパルスは、第2のNAND回路124に入力される。第2のNAND回路124は、第2のレジスタ回路120および第3のレジスタ回路130からのタイミングパルスのNAND論理を出力する。
【0028】
また、第3のレジスタ回路130および第4のレジスタ回路140から出力されるタイミングパルスは、第3のNAND回路134に入力される。第3のNAND回路134は、第3のレジスタ回路130および第4のレジスタ回路140からのタイミングパルスのNAND論理を出力する。
【0029】
また、第4のレジスタ回路140および第5のレジスタ回路150から出力されるタイミングパルスは、第4のNAND回路144に入力される。第4のNAND回路144は、第4のレジスタ回路140および第5のレジスタ回路150からのタイミングパルスのNAND論理を出力する。
【0030】
このように図18に示す本発明のシフトレジスタ回路は、第1のNAND回路114、第2のNAND回路124、第3のNAND回路134および第4のNAND回路144から一定の間隔で順にタイミングパルスが出力される。
【0031】
ここで、本発明の構成を以下に記載する。
【0032】
請求項1に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路ならびに信号線を有する複数のレジスタ回路を有するシフトレジスタ回路であって、 前記レジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、前記レジスタ回路に隣接するレジスタ回路および前記レジスタ回路の信号線に前記タイミングパルスを出力することを特徴とするシフトレジスタ回路である。
【0033】
また、請求項2に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路ならびに信号線を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路であって(nは自然数)、 前記第(n−1)のレジスタ回路の信号線から出力されるタイミングパルスは、前記第nのレジスタ回路に入力されることを特徴とするシフトレジスタ回路である。。
【0034】
請求項3に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路であって(nは自然数)、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路は、前記第nのレジスタ回路および前記(n−1)のレジスタ回路の信号線に前記タイミングパルスを出力することを特徴とするシフトレジスタ回路である。
【0035】
請求項4に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する複数のレジスタ回路を有するシフトレジスタ回路と、 複数のアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記レジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、前記アナログスイッチと前記レジスタ回路に隣接するレジスタ回路とに前記タイミングパルスを出力することを特徴とする表示装置の駆動回路である。
【0036】
請求項5に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)のアナログスイッチと前記第nのレジスタ回路とに入力され、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0037】
請求項6に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路は、前記第(n−1)のアナログスイッチと前記第nのレジスタ回路とに前記タイミングパルスを出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0038】
請求項7に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路に出力することを特徴とする表示装置の駆動回路である。
【0039】
請求項8に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路に出力することを特徴とする表示装置の駆動回路である。
【0040】
請求項9に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、および第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路、および前記第(n−1)のアナログスイッチに出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0041】
請求項10に記載の本発明の構成は、 直列に接続されたクロックドインバータ回路およびインバータ回路を有する第1、第2、・・・、第(n−1)、第nのレジスタ回路を有するシフトレジスタ回路と(nは自然数)、 2つのアナログスイッチを有する第1、第2、・・・、第(n−1)、および第nの切替回路を有する走査方向切替回路と、 第1、第2、・・・、第(n−1)、および第nのアナログスイッチを有するサンプリング回路と、を有する表示装置の駆動回路であって、 前記第1、前記第2、・・・、前記第(n−1)、および前記第nのレジスタ回路の前記クロックドインバータ回路および前記インバータ回路は、外部から入力される、クロック信号、クロックバック信号、およびスタートパルスに基づいてタイミングパルスを発生させ、 前記第(n−1)のレジスタ回路から出力されるタイミングパルスは、前記第(n−1)の切替回路に入力され、 前記第(n−1)の切替回路は、外部から入力される走査方向切替信号に基づいて前記タイミングパルスを前記第(n−2)または前記第nのレジスタ回路、および前記第(n−1)のアナログスイッチに出力し、 前記アナログスイッチは、入力される前記タイミングパルスに基づき、外部から入力されるビデオデータをサンプリングすることを特徴とする表示装置の駆動回路である。
【0042】
ここで、以下に本発明の実施の形態について説明する。
【発明の効果】
【0043】
本発明の駆動回路は、従来の駆動回路よりも構成が簡略化されており、素子数が半分以下で済むことになる。よって、本発明の駆動回路を用いた液晶表示装置は、製造歩留まりが向上し、かつ小型化が実現できる。
【図面の簡単な説明】
【0044】
【図1】本発明のシフトレジスタ回路の回路構成図である。
【図2】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図3】本発明のシフトレジスタを有する駆動回路のアナログスイッチの回路構成図である。
【図4】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図5】実施例1の液晶表示装置の回路構成図である。
【図6】実施例1の本発明のシフトレジスタを用いた駆動回路の回路構成図である。
【図7】実施例1の本発明のシフトレジスタを用いた駆動回路の回路構成図である。
【図8】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図9】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図10】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図11】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図12】本発明の駆動回路を用いた液晶表示装置の作製工程例を示す図である。
【図13】本発明の駆動回路を用いた液晶表示装置の断面図である。
【図14】V字型の電気光学特性を示す反強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【図15】本発明の駆動回路を用いた液晶表示装置を組み込んだ電子機器の例である。
【図16】本発明の駆動回路を用いた液晶表示装置を組み込んだ電子機器の例である。
【図17】従来の駆動回路の回路構成図である。
【図18】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【図19】本発明のシフトレジスタを有する駆動回路の回路構成図である。
【発明を実施するための形態】
【0045】
図2を参照する。図2には、本発明のシフトレジスタ回路のある実施の形態が示されている。図2には、本発明のシフトレジスタ回路200、インバータ回路310および311、ならびにサンプリング回路400が示されており、全体として表示装置の駆動回路(ソースドライバ)が構成されている。
【0046】
図2に示す本発明のシフトレジスタ回路は、複数のレジスタ回路(第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250)を有している。なお図2には、説明の便宜上、第1〜第5の(5個の)レジスタ回路を有する5段のシフトレジスタ回路200が示されている。しかし、本発明のシフトレジスタ回路が第1〜第nの(n個の)レジスタ回路を有するn段のシフトレジスタ回路とすることとできることは、上述の通りである(ただし、nは自然数である。)。
【0047】
第1のレジスタ回路を例にとって説明する。第1のレジスタ回路210はクロックドインバータ回路211およびインバータ回路212を有している。クロックドインバータ回路211の出力信号がインバータ回路212の入力信号となるよう両者が直列に接続されている。さらに、第1のレジスタ回路210は、インバータ回路212の出力信号が伝達される信号線213を有しており、この信号線213の寄生容量もレジスタ回路を構成する素子と捉えてもよい。
【0048】
なお、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250も第1のレジスタ回路210と同様の構成をとっている。つまり、第2のレジスタ回路220はクロックドインバータ回路221、インバータ回路222および信号線223を有している。また、第3のレジスタ回路230はクロックドインバータ回路231、インバータ回路232および信号線233を有している。また、第4のレジスタ回路240はクロックドインバータ回路241、インバータ回路242および信号線243を有している。また、第5のレジスタ回路250はクロックドインバータ回路251、インバータ回路252および信号線253を有している。
【0049】
310および311、320および321、330および331、340および341、ならびに350および351は、インバータ回路である。
【0050】
400はサンプリング回路であり、外部から供給されるアナログビデオデータをサンプリングし(取り込み)、ソース信号線に出力する回路である。サンプリング回路は、複数のアナログスイッチ(第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450)を有している。
【0051】
第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、それぞれ、第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240、第5のレジスタ回路250からのタイミングパルスがインバータ回路を介して入力されるように接続されている。
【0052】
本実施の形態に用いられる第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450の回路構成を図3に示す。本実施の形態においては、第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、1個のpチャネル型トランジスタと1個のnチャネル型トランジスタとから成る。なお、第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、本実施の形態に示した以外の回路構成を有するものも用いることができる。
【0053】
シフトレジスタ回路200には、外部から、クロック信号(CLK)、クロック信号とは逆位相のクロックバック信号(CLKB)およびスタートパルス(SP)が入力されるようになっている。これらの信号は本発明のシフトレジスタ回路を構成する全てのレジスタ回路210、220、230、240および250に入力される。
【0054】
レジスタ回路210の出力信号がインバータ回路310の入力信号となるようにレジスタ回路210とインバータ回路310が接続されている。また、インバータ回路310および311の出力信号がサンプリング回路400のアナログスイッチ回路410の入力信号となるように接続されている。
【0055】
サンプリング回路400の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450には、外部からアナログビデオデータ(VIDEO)が入力される。
【0056】
シフトレジスタ回路200の第1のレジスタ回路210、第2のレジスタ回路220、第3のレジスタ回路230、第4のレジスタ回路240および第5のレジスタ回路250から順に出力されるタイミングパルスが、インバータ回路310および311、320および321、330および331、340および341、ならびに350および351を介してサンプリング回路の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450にそれぞれ入力される。サンプリング回路の第1のアナログスイッチ410、第2のアナログスイッチ420、第3のアナログスイッチ430、第4のアナログスイッチ440および第5のアナログスイッチ450は、それぞれ、入力されるタイミングパルスに同期してアナログビデオデータをサンプリングし、ソース信号線411、421、431、441および453に供給する。
【0057】
次に、図19を参照する。図19においては、本実施の形態のシフトレジスタ回路に第1のNAND回路214、第2のNAND回路224、第3のNAND回路234および第4のNAND回路244が設けられている。なお、複数のレジスタ回路210、220、230、240および250と複数のNAND214、224、234および244とを含んだ回路を本発明のシフトレジスタ回路としてもよい。
【0058】
第1のレジスタ回路210および第2のレジスタ回路220から出力されるタイミングパルスは、第1のNAND回路214に入力される。第1のNAND回路214は、第1のレジスタ回路210および第2のレジスタ回路220からのタイミングパルスのNAND論理を出力する。
【0059】
また、第2のレジスタ回路220および第3のレジスタ回路230から出力されるタイミングパルスは、第2のNAND回路224に入力される。第2のNAND回路224は、第2のレジスタ回路220および第3のレジスタ回路230からのタイミングパルスのNAND論理を出力する。
【0060】
また、第3のレジスタ回路230および第4のレジスタ回路240から出力されるタイミングパルスは、第3のNAND回路234に入力される。第3のNAND回路234は、第3のレジスタ回路230および第4のレジスタ回路240からのタイミングパルスのNAND論理を出力する。
【0061】
また、第4のレジスタ回路240および第5のレジスタ回路250から出力されるタイミングパルスは、第4のNAND回路244に入力される。第4のNAND回路244は、第4のレジスタ回路240および第5のレジスタ回路250からのタイミングパルスのNAND論理を出力する。
【0062】
このように図19に示す本実施の形態のシフトレジスタ回路は、第1のNAND回路214、第2のNAND回路224、第3のNAND回路234および第4のNAND回路244から一定の間隔で順にタイミングパルスが出力される。
サンプリング回路400の動作については上述の通りである。
【0063】
次に、図4を参照する。図4には、上記図2の構成に加えて、走査方向切替回路600を有している。
【0064】
シフトレジスタ回路500は、複数のレジスタ回路(第1のレジスタ回路510、第2のレジスタ回路520、第3のレジスタ回路530、第4レジスタ回路540および第5レジスタ回路550)を有している。走査方向切替回路600は、複数の切替回路(第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650)を有している。第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650は、それぞれ、2つのアナログスイッチSWLおよびSWRを有している。第1の切替回路610、第2の切替回路620、第3の切替回路630、第4の切替回路640および第5の切替回路650は、外部から入力される走査方向切替信号(L/R)によってレジスタ回路から出力されるタイミングパルスを左右どちらのレジスタ回路に出力するかを制御する回路である。
【0065】
インバータ回路710および711、720および721、730および731、740および741、ならびに750および751、ならびにサンプリング回路800については、上述の図2に示した例を参照されたい。
【0066】
図4に示す実施の形態においては、走査方向切替信号(L/R)に”0(Lo)”が入力される場合は、スタートパルス(SP)は第1のレジスタ回路に入力される。走査方向切替信号(L/R)に”0(Lo)”が入力されるとアナログスイッチSWRが動作し、第1のレジスタ回路510から出力されるタイミングパルスがその右隣の次段の第2のレジスタ回路520およびインバータ回路710へ入力される。さらに、第2のレジスタ回路520から出力されるタイミングパルスがその右隣の次段の第3のレジスタ回路530およびインバータ回路720へ入力される。さらに、第3のレジスタ回路530から出力されるタイミングパルスがその右隣の次段の第4のレジスタ回路540およびインバータ回路730へ入力される。さらに、第4のレジスタ回路540から出力されるタイミングパルスがその右隣の次段の第5のレジスタ回路550およびインバータ回路740へ入力される。さらに、第5のレジスタ回路550から出力されるタイミングパルスがインバータ回路750へ入力される。
【0067】
このように、走査方向切替信号(L/R)に”0(Lo)”が入力された場合は、次々と右隣のレジスタ回路へ一定の間隔で発生したタイミングパルスが出力されていくことになる。
【0068】
そして、第1のレジスタ回路510から出力されるタイミングパルスは、インバータ回路710および711を介してサンプリング回路800のアナログスイッチ810に入力される。アナログスイッチ810は、入力されるタイミングパルスに基づいて、外部から入力されるビデオデータをサンプリングし(取り込み)、ソース信号線811に出力する。
【0069】
同様に、第2のレジスタ回路520から出力されるタイミングパルスは、インバータ回路720および721を介してサンプリング回路800のアナログスイッチ820に入力される。アナログスイッチ820は、入力されるタイミングパルスに基づいて、外部から入力されるビデオデータをサンプリングし(取り込み)、ソース信号線821に出力する。
【0070】
第3のレジスタ回路530、第4のレジスタ回路540、および第5のレジスタ回路550から出力されるタイミングパルスも、それぞれアナログスイッチ830、840、850に入力される。アナログスイッチ830、840、850は、それぞれ、入力されるタイミングパルスに基づいて外部から入力されるビデオデータをサンプリングし(取り込み)、それぞれソース信号線831、841、851に出力する。
【0071】
また、走査方向切替信号(L/R)に”1(Hi)”が入力される場合は、スタートパルス(SP)は第5のレジスタ回路に入力される。走査方向切替信号(L/R)に”1(Hi)”が入力されるとアナログスイッチSWLが動作し、第5のレジスタ回路550から出力されるタイミングパルスがその左隣の次段の第4のレジスタ回路540およびインバータ回路750へ出力される。さらに、第4のレジスタ回路540から出力されるタイミングパルスがその左隣の次段の第3のレジスタ回路530およびインバータ回路740へ出力される。さらに、第3のレジスタ回路530から出力されるタイミングパルスがその左隣の次段の第2のレジスタ回路520およびインバータ回路730へ入力される。さらに、第2のレジスタ回路520から出力されるタイミングパルスがその左隣の次段の第1のレジスタ回路510およびインバータ回路720へ入力される。さらに、第1のレジスタ回路510から出力されるタイミングパルスがインバータ回路710へ入力される。
【0072】
このように、走査方向切替信号(L/R)に”1(Hi)”が入力された場合は、次々と左隣のレジスタ回路へ一定の間隔で発生したタイミングパルスが出力されていくことになる。
【0073】
なお、サンプリング回路800のアナログスイッチ810〜850の動作は上述した通りである。
【0074】
ここで、以下に本発明のシフトレジスタ回路の実施例について説明する。
【実施例1】
【0075】
図5を参照する。図5には、本発明のシフトレジスタ回路を用いたソースドライバおよびゲートドライバを有する液晶表示装置の例が示されている。
【0076】
1000は本発明のシフトレジスタを用いたソースドライバである。1100および1200は本発明のシフトレジスタを用いたゲートドライバである。1300は画素部であり、画素TFT1310、画素電極(図示せず)および保持容量1330を有する画素がマトリクス状に配置されている。1320は液晶であり、ソースドライバ1000、ゲートドライバ1100および1200、ならびに画素部を構成する回路が形成されたアクティブマトリクス基板と対向電極が形成された対向基板との間に挟まれている。また、対向電極はコモン電極(COM)に接続されている。
【0077】
本実施例においては、画素部は、1280×1024(横×縦)画素を有している。
【0078】
図6を参照する。図6には、本実施例の液晶表示装置のソースドライバ1000が示されている。1010は本発明のシフトレジスタ回路であり、走査方向切替回路を含んでいる。本実施例においては、シフトレジスタ回路1010は、1280個のレジスタ回路を有している。
【0079】
1020はサンプリング回路であり、1280個のアナログスイッチを有している。
【0080】
次に図7を参照する。図7には、本実施例の液晶表示装置のゲートドライバ1100が示されている。1110は本発明のシフトレジスタ回路である。本実施例においては、シフトレジスタ回路1110は、1024個のレジスタ回路を有している。なお、ゲートドライバ1200は、ゲートドライバ1100と同様である。
【実施例2】
【0081】
本実施例においては、本発明の駆動回路を有する液晶表示装置の作製方法例を図8〜図12を用いて説明する。本実施例の液晶表示装置においては、画素部、ソースドライバ、ゲートドライバ等を一つの基板上に一体形成される。なお、説明の便宜上、画素TFTと本発明の駆動回路の一部を構成するNchTFTとインバータ回路を構成するPchTFTおよびNchTFTとが同一基板上に形成されることを示すものとする。
【0082】
図8(A)において、基板6001には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板6001のTFT形成表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。
【0083】
次に、20〜150nm(好ましくは30〜80nm)の厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を54nmの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる(図8(A))。
【0084】
そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法(固相成長法)を適用すれば良いが、ここでは、特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400〜500℃で1時間程度の熱処理を行い、含有水素量を5atom%以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ(本実施例では54nm)よりも1〜15%程度減少する(図8(B))。
【0085】
そして、結晶質シリコン膜6003bを島状にパターンニングして、島状半導体層6004〜6007を形成する。その後、プラズマCVD法またはスパッタ法により50〜150nmの厚さの酸化シリコン膜によるマスク層6008を形成する(図8(C))。本実施例では、マスク層6008の厚さは130nmとする。
【0086】
そしてレジストマスク6009を設け、nチャネル型TFTを形成することとなる島状半導体層6004〜6007の全面に1×1016〜5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加する。このボロン(B)の添加は、しきい値電圧を制御する目的でなされる。ボロン(B)
の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要ではない(図8(D))。
【0087】
ドライバ等の駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010〜6012に選択的に添加する。そのため、あらかじめレジストマスク6013〜6016を形成する。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成された不純物領域6017、6018のリン(P)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域6017〜6019に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)を添加する(図9(A))。その後、レジストマスク6013〜6016を除去する。
【0088】
次に、マスク層6008をフッ酸などにより除去した後、図8(D)と図9(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光(波長248nm)を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【0089】
そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い(図9(B))。
【0090】
次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層(A)6021と金属膜から成る導電層(B)6022とを積層させる。導電層(B)6022はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜またはMo−Ta合金膜)で形成すれば良く、導電層(A)6021は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)で形成する。
また、導電層(A)6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)6022は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。
【0091】
導電層(A)6021は10〜50nm(好ましくは20〜30nm)とし、導電層(B)6022は200〜400nm(好ましくは250〜350nm)
とすれば良い。本実施例では、導電層(A)6021に50nmの厚さの窒化タンタル膜を、導電層(B)6022には350nmのTa膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層(A)6021の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる(図9(C))。
【0092】
次に、レジストマスク6023〜6027を形成し、導電層(A)6021と導電層(B)6022とを一括でエッチングしてゲート電極6028〜6031と容量配線6032を形成する。ゲート電極6028〜6031と容量配線6032は、導電層(A)から成る6028a〜6032aと、導電層(B)から成る6028b〜6032bとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するTFTのゲート電極6028〜6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する(図9(D))。
【0093】
次いで、ドライバのPチャネル型TFTのソース領域およびドレイン領域を形成するために、P型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、Nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、ジボラン(B2H6)を用いたイオンドープ法で不純物領域6034を形成した。この領域のボロン(B)濃度は3×1020〜3×1021atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域6034に含まれるP型を付与する不純物元素の濃度を(p++)と表す(図10(A))。
【0094】
次に、Nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク6035〜6037を形成し、N型を付与する不純物元素が添加して不純物領域6038〜6042を形成した。これは、フォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリン(P)濃度を1×1020〜1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域6038〜6042に含まれるN型を付与する不純物元素の濃度を(n+)と表す(図10(B))。
【0095】
不純物領域6038〜6042には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でリン(P)が添加されるので、前工程で添加されたリン(P)またはボロン(B)の影響は考えなくても良い。また、不純物領域6038に添加されたリン(P)濃度は図10(A)で添加されたボロン(B)濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【0096】
そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。添加するリン(P)の濃度は1×1016〜5×1018atoms/cm3であり、図9(A)および図10(A)と図10(B)で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度を(n--)と表す(図10(C))。
【0097】
ここで、ゲート電極のTaのピーリングを防止するために層間膜としてSiON膜等を200nmの厚さで形成しても良い。
【0098】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜800℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のTaのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【0099】
この熱処理において、ゲート電極6028〜6031と容量配線6032形成する金属膜6028b〜6032bは、表面から5〜80nmの厚さでその表面に導電層(C)6028c〜6032cが形成される。例えば、導電層(B)6028b〜6032bがタングステン(W)の場合には窒化タングステン(WN)が形成され、タンタル(Ta)の場合には窒化タンタル(TaN)を形成することができる。また、導電層(C)6028c〜6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028〜6031及び容量配線6032を晒しても同様に形成することができる。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0100】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン(P)の濃度は図10(B)で形成した不純物領域(n+)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングをすることができた(図10(D))。
【0101】
第1の層間絶縁膜6045は500〜1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線6046〜6049と、ドレイン配線6050〜6053を形成する(図11(A))。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜500nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とする。
【0102】
次に、パッシベーション膜6054として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。本実施例においては、パッシベーション膜6054は窒化シリコン膜50nmと酸化シリコン膜24.5nmとの積層膜とした。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6054に開口部を形成しておいても良い(図11(A))。
【0103】
その後、有機樹脂からなる第2層間絶縁膜6055を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、250℃で焼成して形成する(図11(B))。
【0104】
本実施例ではブラックマトリクスは、Ti膜を100nmに形成し、その後AlとTiの合金膜を300nmに形成した積層構造とする。
【0105】
その後、有機樹脂からなる第3層間絶縁膜6059を1.0〜1.5μmの厚さに形成する。有機樹脂としては、第2層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
【0106】
そして、第2層間絶縁膜6055および第3層間絶縁膜6059にドレイン配線6053に達するコンタクトホールを形成し、画素電極6060を形成する。
本発明の透過型液晶表示装置においては、画素電極6060にはITO等の透明導伝膜を用いる。(図11(B))。
【0107】
こうして同一基板上に、駆動回路TFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成されている(図12)。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【0108】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶表示装置を作製する工程を説明する。
【0109】
図12の状態のアクティブマトリクス基板に配向膜6061を形成する。本実施例では、配向膜6061にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板6062、透明導電膜からなる対向電極6063、配向膜6064とで構成される。
【0110】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【0111】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶6065を注入し、封止剤(図示せず)によって完全に封止する。よって、図12に示すような透過型液晶表示装置が完成する。
【0112】
なお本実施例では、透過型液晶表示装置がTN(ツイスト)モードによって表示を行うようにした。そのため、偏光板(図示せず)が透過型液晶表示装置の上部に配置された。
【0113】
駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域806、ソース領域807a、807b、ドレイン領域808a,808bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域809、ゲート電極6071と重なるLDD領域810(以降、このようなLDD領域をLovと記す)、ソース領域811、ドレイン領域812を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域813、LDD領域814、815、ソース領域816、ドレイン領域817を有している。このLDD領域はLov領域とゲート電極6072と重ならないLDD領域(以降、このようなLDD領域をLoffと記す)とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域818、819、Loff領域820〜823、ソースまたはドレイン領域824〜826を有している。
Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。また、画素TFT6104のチャネル形成領域818、819と画素TFTのLDD領域であるLoff領域820〜823との間には、オフセット領域(図示せず)が形成されている。さらに、容量配線6074と、ゲート絶縁膜6020から成る絶縁膜と、画素TFT6073のドレイン領域826に接続し、n型を付与する不純物元素が添加された半導体層827とから保持容量805が形成されている。図12では画素TFT804をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0114】
以上の様に本実施例においては、画素TFTおよびドライバが要求する仕様に応じて各回路を構成するTFTの構造を最適化し、液晶表示装置の動作性能と信頼性を向上させることを可能とすることができる。
【0115】
なお、本実施例においては透過型の液晶表示装置について説明した。しかし、本発明の駆動回路を用いることができる液晶表示装置は、これに限定されるわけではなく、反射型の液晶表示装置にも用いることができる。
【実施例3】
【0116】
本実施例では、本発明の駆動回路を有する液晶表示装置を逆スタガ型のTFTを用いて構成した例を示す。
【0117】
図13を参照する。図13には、本実施例の液晶表示装置を構成する逆スタガ型のNチャネル型TFTの断面図が示されている。なお、図13には、1つのNチャネル型TFTしか図示しないが、Pチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。
【0118】
図13(A)を参照する。4001は基板であり、実施例2で説明したようなものが用いられる。4002は酸化シリコン膜である。4003はゲート電極である。4004はゲイト絶縁膜である。4005、4006、4007および4008は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例2で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、4005はソース領域、4006はドレイン領域、4007は低濃度不純物領域(LDD領域)、4008はチャネル形成領域である。4009はチャネル保護膜であり、4010は層間絶縁膜である。4011および4012はそれぞれ、ソース電極、ドレイン電極である。
【0119】
次に、図13(B)を参照する。図13(B)には図13(A)とは構成が異なる逆スタガ型のTFTによって液晶表示装置が構成された場合について説明する。
【0120】
図13(B)においても、1つのNチャネル型TFTしか図示しないが、上述のようにPチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成できることも言うまでもない。
【0121】
4101は基板である。4102は酸化シリコン膜である。4103はゲイト電極である。4104はベンゾジクロブテン(BCB)膜であり、その上面が平坦化される。4105は窒化シリコン膜である。BCB膜と窒化シリコン膜とでゲイト絶縁膜を構成する。4106、4107、4108および4109は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例2で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、4106はソース領域、4107はレイン領域、4108は低濃度不純物領域(LDD領域)、4109はチャネル形成領域である。4110はチャネル保護膜であり、4111は層間絶縁膜である。4112および4113はそれぞれ、ソース電極、ドレイン電極である。
【0122】
本実施例によると、BCB膜と窒化シリコン膜とで構成されるゲイト絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のTFTよりも均一な多結晶シリコン膜を得ることができる。
【実施例4】
【0123】
上述の本発明の駆動回路を用いた液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【0124】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるV字型の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1μm〜2μm)のものも見出されている。
【0125】
ここで、いわゆるV字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図16に示す。図16に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角(クロスニコル)に設定されている。
【0126】
図14に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【0127】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶を本発明の駆動回路を有する液晶表示装置に用いた場合にも、D/A変換回路の出力電圧を下げることができるので、D/A変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【0128】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的LDD領域(低濃度不純物領域)の幅が小さなTFT(例えば、0nm〜500nmまたは0nm〜200nm)を用いる場合においても有効である。
【0129】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【0130】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【0131】
なお、図14に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の駆動回路を用いた液晶表示装置の表示媒体として用いることができる。
【実施例5】
【0132】
本発明の駆動回路を有する液晶表示装置は、様々な電子機器に組み込んで用いることができる。
【0133】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。
それらの一例を図15および図16に示す。
【0134】
図15(A)はフロント型プロジェクタ−であり、本体10001、本発明の駆動回路を用いた液晶表示装置10002、光源10003、光学系10004、スクリーン10005で構成されている。なお、図15(A)には、液晶表示装置を1つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。
【0135】
図15(B)はリア型プロジェクターであり、10006は本体、10007は本発明の駆動回路を用いた液晶表示装置であり、10008は光源であり、10009はリフレクター、10010はスクリーンである。なお、図15(B)
には、液晶表示装置を3個(R、G、Bの光にそれぞれ対応させる)組み込んだリア型プロジェクタが示されている。また、本発明の駆動回路を有する液晶表示装置を1個組み込んだリア型プロジェクタも提供することができる。
【0136】
図16(A)はパーソナルコンピュータであり、本体7001、映像入力部7002、本発明の駆動回路を用いた液晶表示装置7003、キーボード7004で構成される。
【0137】
図16(B)はビデオカメラであり、本体7101、本発明の駆動回路を用いた液晶表示装置7102、音声入力部7103、操作スイッチ7104、バッテリー7105、受像部7106で構成される。
【0138】
図16(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体7201、カメラ部7202、受像部7203、操作スイッチ7204、本発明の駆動回路を用いた液晶表示装置7205で構成される。
【0139】
図16(D)はゴーグル型ディスプレイであり、本体7301、本発明の駆動回路を用いた液晶表示装置7302、アーム部7303で構成される。
【0140】
図16(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体7401、本発明の駆動回路を用いた液晶表示装置7402、スピーカ部7403、記録媒体7404、操作スイッチ7405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【0141】
図16(F)はゲーム機であり、本体7501、本発明の駆動回路を用いた液晶表示装置7502、表示装置7503、記録媒体7504、コントローラ7505、本体用センサ部7506、センサ部7507、CPU部7508で構成される。本体用センサ部7506、センサ部7507はそれぞれコントローラ7505、本体7501から出される赤外線を感知することが可能である。
【0142】
以上の様に、本発明の駆動回路を用いた液晶表示装置表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
【符号の説明】
【0143】
100 シフトレジスタ回路
110、120、130、140、150 レジスタ回路
111、121、131、141、151 クロックドインバータ回路
112、122、132、142、152 インバータ回路
113、123、133、143、153 信号線
【特許請求の範囲】
【請求項1】
駆動回路と、前記駆動回路と電気的に接続された画素と、を有し、
前記駆動回路は、クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、第1のトランジスタを有し、
前記第1のトランジスタは、第1の半導体と、第1のゲート電極と、を有し、
前記第1の半導体は、第1のチャネル形成領域と、第1のLDD領域と、第1のソース又はドレイン領域と、を有し、
前記第1のLDD領域は、前記第1のゲート電極と重なる領域を含んでおり、
前記画素は、第2のトランジスタと、容量素子と、を有し、
前記第2のトランジスタは、第2の半導体と、第2のゲート電極と、を有し、
前記第2の半導体は、第2のチャネル形成領域と、第2のLDD領域と、第2のソース又はドレイン領域と、を有し、
前記第2のLDD領域は、前記第2のゲート電極と重なっておらず、
前記容量素子は、第1の導電膜と、第1の絶縁膜と、不純物元素が添加された第3の半導体と、を有し、
前記第3の半導体は、前記第2のソース又はドレイン領域と電気的に接続されていることを特徴とする半導体装置。
【請求項2】
請求項1において、
前記第2のトランジスタ上の第2の絶縁膜と、
前記第2の絶縁膜上の第2の導電膜と、
前記第2の導電膜上の第3の絶縁膜と、
前記第3の絶縁膜上の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2のソース又はドレイン領域と電気的に接続され、
前記第3の導電膜は、前記第3の絶縁膜に設けられたコンタクトホールを介して前記第2の導電膜と電気的に接続され、
前記第2の導電膜は、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なる領域を含むことを特徴とする半導体装置。
【請求項3】
請求項1において、
前記第2のトランジスタ上の第2の絶縁膜と、
前記第2の絶縁膜上の第2の導電膜と、
前記第2の導電膜上の第3の絶縁膜と、
前記第3の絶縁膜上の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2のソース又はドレイン領域と電気的に接続され、
前記第3の導電膜は、前記第3の絶縁膜に設けられたコンタクトホールを介して前記第2の導電膜と電気的に接続され、
前記コンタクトホールは、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なっていることを特徴とする半導体装置。
【請求項4】
請求項3において、
前記第2の導電膜は、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なる領域を含むことを特徴とする半導体装置。
【請求項5】
駆動回路と、前記駆動回路と電気的に接続された画素と、を有し、
前記駆動回路は、クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、第1のトランジスタを有し、
前記第1のトランジスタは、第1の半導体と、第1のゲート電極と、を有し、
前記第1の半導体は、第1のチャネル形成領域と、第1のLDD領域と、第1のソース又はドレイン領域と、を有し、
前記第1のLDD領域は、前記第1のゲート電極と重なる領域を含んでおり、
前記画素は、第2のトランジスタを有し、
前記第2のトランジスタは、第2の半導体と、第2のゲート電極と、を有し、
前記第2の半導体は、第2のチャネル形成領域と、第2のLDD領域と、第2のソース又はドレイン領域と、を有し、
前記第2のLDD領域は、前記第2のゲート電極と重なっていないことを特徴とする半導体装置。
【請求項6】
クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、トランジスタを有し、
前記トランジスタは、半導体と、ゲート電極と、を有し、
前記半導体は、チャネル形成領域と、LDD領域と、ソース又はドレイン領域と、を有し、
前記LDD領域は、前記ゲート電極と重なる領域を含むことを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項6のいずれか一項に記載の半導体装置を有する電子機器。
【請求項8】
請求項1乃至請求項6のいずれか一項に記載の半導体装置と、操作スイッチと、を有することを特徴とする電子機器。
【請求項1】
駆動回路と、前記駆動回路と電気的に接続された画素と、を有し、
前記駆動回路は、クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、第1のトランジスタを有し、
前記第1のトランジスタは、第1の半導体と、第1のゲート電極と、を有し、
前記第1の半導体は、第1のチャネル形成領域と、第1のLDD領域と、第1のソース又はドレイン領域と、を有し、
前記第1のLDD領域は、前記第1のゲート電極と重なる領域を含んでおり、
前記画素は、第2のトランジスタと、容量素子と、を有し、
前記第2のトランジスタは、第2の半導体と、第2のゲート電極と、を有し、
前記第2の半導体は、第2のチャネル形成領域と、第2のLDD領域と、第2のソース又はドレイン領域と、を有し、
前記第2のLDD領域は、前記第2のゲート電極と重なっておらず、
前記容量素子は、第1の導電膜と、第1の絶縁膜と、不純物元素が添加された第3の半導体と、を有し、
前記第3の半導体は、前記第2のソース又はドレイン領域と電気的に接続されていることを特徴とする半導体装置。
【請求項2】
請求項1において、
前記第2のトランジスタ上の第2の絶縁膜と、
前記第2の絶縁膜上の第2の導電膜と、
前記第2の導電膜上の第3の絶縁膜と、
前記第3の絶縁膜上の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2のソース又はドレイン領域と電気的に接続され、
前記第3の導電膜は、前記第3の絶縁膜に設けられたコンタクトホールを介して前記第2の導電膜と電気的に接続され、
前記第2の導電膜は、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なる領域を含むことを特徴とする半導体装置。
【請求項3】
請求項1において、
前記第2のトランジスタ上の第2の絶縁膜と、
前記第2の絶縁膜上の第2の導電膜と、
前記第2の導電膜上の第3の絶縁膜と、
前記第3の絶縁膜上の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2のソース又はドレイン領域と電気的に接続され、
前記第3の導電膜は、前記第3の絶縁膜に設けられたコンタクトホールを介して前記第2の導電膜と電気的に接続され、
前記コンタクトホールは、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なっていることを特徴とする半導体装置。
【請求項4】
請求項3において、
前記第2の導電膜は、前記第1の導電膜、前記第1の絶縁膜及び前記第3の半導体と重なる領域を含むことを特徴とする半導体装置。
【請求項5】
駆動回路と、前記駆動回路と電気的に接続された画素と、を有し、
前記駆動回路は、クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、第1のトランジスタを有し、
前記第1のトランジスタは、第1の半導体と、第1のゲート電極と、を有し、
前記第1の半導体は、第1のチャネル形成領域と、第1のLDD領域と、第1のソース又はドレイン領域と、を有し、
前記第1のLDD領域は、前記第1のゲート電極と重なる領域を含んでおり、
前記画素は、第2のトランジスタを有し、
前記第2のトランジスタは、第2の半導体と、第2のゲート電極と、を有し、
前記第2の半導体は、第2のチャネル形成領域と、第2のLDD領域と、第2のソース又はドレイン領域と、を有し、
前記第2のLDD領域は、前記第2のゲート電極と重なっていないことを特徴とする半導体装置。
【請求項6】
クロックドインバータ回路と、インバータ回路と、を有し、
前記クロックドインバータ回路の出力端子は、前記インバータ回路の入力端子のみと電気的に接続され、
前記インバータ回路は、トランジスタを有し、
前記トランジスタは、半導体と、ゲート電極と、を有し、
前記半導体は、チャネル形成領域と、LDD領域と、ソース又はドレイン領域と、を有し、
前記LDD領域は、前記ゲート電極と重なる領域を含むことを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項6のいずれか一項に記載の半導体装置を有する電子機器。
【請求項8】
請求項1乃至請求項6のいずれか一項に記載の半導体装置と、操作スイッチと、を有することを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2012−164989(P2012−164989A)
【公開日】平成24年8月30日(2012.8.30)
【国際特許分類】
【出願番号】特願2012−62994(P2012−62994)
【出願日】平成24年3月21日(2012.3.21)
【分割の表示】特願2000−251948(P2000−251948)の分割
【原出願日】平成12年8月23日(2000.8.23)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成24年8月30日(2012.8.30)
【国際特許分類】
【出願日】平成24年3月21日(2012.3.21)
【分割の表示】特願2000−251948(P2000−251948)の分割
【原出願日】平成12年8月23日(2000.8.23)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]