【課題】導体半導体接合を用いて、優れた特性を示す、あるいは、作製の簡単な、あるいは、より集積度の高い電界効果トランジスタを提供する。
【解決手段】半導体層の電子親和力よりも仕事関数の小さな導体との接合においては、導体より半導体層にキャリアが注入された領域が生じる。そのような領域を電界効果トランジスタ（ＦＥＴ）のオフセット領域、あるいは、インバータ等の半導体回路の抵抗として用いる。また、ひとつの半導体層中にこれらを設けることにより集積化した半導体装置を作製できる。 （もっと読む）

【課題】オン抵抗の低いパワーＭＯＳ等の半導体装置を提供する。
【解決手段】ゲート酸化膜を介しゲート電極２２を形成するゲート電極形成工程と、ゲート電極間よりも広い第１の開口部を有する第１のレジストパターンを形成する工程と、第１の開口部において露出している表面に第１の導電型の不純物元素をイオン注入する第１のイオン注入工程と、ゲート電極間よりも狭い第２の開口部３１を有する層間絶縁膜３０を形成する層間絶縁膜形成工程と、第２の開口部よりも広い第３の開口部を有する第２のレジストパターン３２を形成する工程と、第３の開口部３３において露出している表面に第２の導電型の不純物元素をイオン注入する第２のイオン注入工程と、を有し、第２のイオン注入工程において注入される第２の導電型の不純物元素の濃度は、第１のイオン注入工程において注入される第１の導電型の不純物元素の濃度の２倍以上であることを特徴とする。 （もっと読む）

【課題】薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】薄膜トランジスタは基板上に形成されたゲート電極、ゲート電極と重なり、第１２族元素と第１６族元素（但し、酸素元素は除く）または第１３族元素と第１５族元素を含む非結晶質の多元系化合物（ｍｕｌｔｉ−ｅｌｅｍｅｎｔｓ ｃｏｍｐｏｕｎｄ）を含んで、電子移動度が約０．８ｃｍ^２／Ｖｓ以上の半導体パターン、半導体パターンの第１端部と重なるソース電極、及び半導体パターンの第２端部と重なってソース電極と離隔されたドレイン電極を含む。非結晶質の多元系化合物を半導体パターンに適用することによって薄膜トランジスタの駆動特性を向上させることができる。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が小さい半導体装置である。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた信号処理回路の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。そして、上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 （もっと読む）

【課題】本発明は、３マスク工程による液晶表示装置用アレイ基板で島状に半導体層を構成することにより、マスク数の減少と信頼性を向上する。また、マスク数の減少のために３マスク工程で液晶表示装置用アレイ基板を製作する過程で、リフトオフ工程による不良を最小化することができる。
【解決手段】本発明は液晶表示装置及びその製造方法に係り、３マスク工程の核心工程であるリフトオフ工程時スパターリング法を利用して保護膜パターンを形成することによってリフトオフ不良を最小化する。また、アクティブ及びオーミックコンタクト層を含む半導体層をデータ配線、ソース及びドレイン電極と別個のマスクを利用して島状にゲート電極内に形成することによって漏れ電流を防止する。 （もっと読む）

【課題】安定した電気的特性（例えば、オフ電流がきわめて低減されている）を有するトランジスタで構成される表示装置を提供することを目的とする。
【解決手段】トランジスタを形成するための半導体材料としてシリコン半導体よりも禁制帯幅（バンドギャップ）の広い半導体材料を用い、好ましくは、かかる半導体材料のキャリア供与体となる不純物の濃度を低減することでオフ電流の低減を図る。そのために、トランジスタの半導体層（チャネル領域を形成する層）としてエネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上の酸化物半導体を用い、該酸化物半導体に含まれるキャリア供与体となる不純物の濃度を低減させている。それにより、トランジスタのオフ電流を、室温にてチャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満と極めて低いレベルにまで低減させることを可能とする。 （もっと読む）

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層としてキャリア濃度が５×１０^１４／ｃｍ^３以下である酸化物半導体層を有するトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成である。 （もっと読む）

【課題】ＩＧＢＴを構成するバイポーラトランジスタのターンオフ時間を短くし、かつＩＧＢＴを構成するバイポーラトランジスタを動作しやすくする。
【解決手段】シンカー層１１５は第１導電型ウェル１０２及び第２導電型ドリフト層１０４それぞれに接しており、かつ第１導電型コレクタ層１０８から離れている。シンカー層１１５の表層には、第２導電型拡散層（第２の第２導電型高濃度拡散層）１１６が形成されている。第２導電型拡散層１１６はシンカー層１１５より不純物濃度が高い。第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。 （もっと読む）

【課題】チャネル形成領域に結晶化率の高い領域を配し、電界効果移動度が高く、オン電流が大きい薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタの半導体層中に逆錐形状の結晶粒を含ませ、下地層上に設けられた第１の配線層と、第１の配線層に少なくとも一部が接する不純物半導体層と、少なくとも一部が不純物半導体層を介して第１の配線層と電気的に接続される半導体層と、半導体層上に設けられた第１の絶縁層と、少なくとも半導体層と第１の絶縁層を覆って設けられた第２の絶縁層と、第２の絶縁層上であって、不純物半導体層の少なくとも一部、及び不純物半導体層によって形成されるソース領域とドレイン領域の間に重畳して設けられた第２の配線層と、を有する薄膜トランジスタとする。 （もっと読む）

【課題】チャネル形成領域に結晶化率の高い領域を配し、ソースとドレインの間に高抵抗な領域を配し、電界効果移動度が高くオン電流が大きい薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタの下地層に「結晶核の生成を抑制する不純物」を含ませ、または下地層の表面に「結晶核の生成を抑制する不純物」を存在させ、下地層上に設けられた第１の配線層と、第１の配線層に少なくとも一部が接する不純物半導体層と、少なくとも一部が不純物半導体層を介して第１の配線層と電気的に接続される半導体層と、半導体層上に設けられた第１の絶縁層と、少なくとも半導体層と第１の絶縁層を覆って設けられた第２の絶縁層と、第２の絶縁層上であって、不純物半導体層の少なくとも一部、及び不純物半導体層によって形成されるソース領域とドレイン領域の間に重畳して設けられた第２の配線層と、を有する薄膜トランジスタとする。 （もっと読む）

【課題】薄膜トランジスタのオン電流を大きくする。
【解決手段】薄膜トランジスタのバックチャネル部に凸部を設ける。該凸部は、ソースまたはドレインからチャネル形成領域まで引いたバックチャネル部の接線を避けて設けられる。該凸部により電荷のトラップ箇所とオン電流の経路を遠ざけることができ、オン電流を大きくすることができる。バックチャネル部の側面の形状は曲面であってもよいし、断面において直線で表される形状であってもよい。更には、一括してエッチングを行うことでこのような形状を形成する方法を提供する。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。位相反転素子への電源電圧の印加を停止する場合、データを容量素子に記憶させることで、位相反転素子への電源電圧の供給を停止しても、容量素子においてデータを保持させる。 （もっと読む）

本発明の方法（２０）は、端部の第１の組を有する分離された要素を含むパターンで導電材料層を基板上に提供する段階（２１）を含む、半導体装置の製造に関する。本方法は、段階（２２）において、基板上にそれらの間に一つ以上のキャビティを形成するための一連の壁構造体を提供する段階をさらに含む。壁構造体は端部の第１の組と協働する端部の第２の組を有する。端部の第２の組は所定の距離で端部の第１の組から後退する。さらに、本方法は段階（２４）において、キャビティ内に液体材料を堆積する段階を含む。上述の特徴を有するディスプレイおよび電子装置も開示される。
（もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】低消費電力化できる液晶表示装置を提供することを課題の一とする。
【解決手段】表示部に複数の画素を有し、複数のフレーム期間で表示を行う液晶表示装置であって、フレーム期間は、書き込み期間及び保持期間を有し、書き込み期間において、複数の画素のそれぞれに、画像信号を入力した後、保持期間において、複数の画素が有するトランジスタをオフ状態にして、少なくとも３０秒間、画像信号を保持させる。画素は、酸化物半導体層でなる半導体層を具備し、酸化物半導体層は、キャリア濃度が１×１０^１４／ｃｍ^３未満である。 （もっと読む）

【課題】スパッタ法により、酸化物半導体膜上に薄膜を成膜する際に、酸化物半導体膜のプラズマダメージを膜面内均一性良く抑制して成膜する。
【解決手段】基板Ｂ上に成膜された、Ｉｎと、Ｇａ，Ｚｎ，Ｍｇ，Ａｌ，Ｓｎ，Ｓｂ，ＣｄおよびＧｅからなる群より選ばれる少なくとも１種の元素とを含む酸化物半導体膜１上に、基板ＢとターゲットＴとを対向させて、プラズマを用いるスパッタ法によりターゲットＴの構成元素を含む薄膜２を形成する成膜方法において、薄膜２の成膜時のプラズマ中のプラズマ電位Ｖｓ（Ｖ）と、基板Ｂの基板電位Ｖｓｕｂ（Ｖ）との電位差を０Ｖ超２０Ｖ以下とする。 （もっと読む）

【課題】低消費電力化できる液晶表示装置を提供することを課題の一とする。
【解決手段】駆動回路部及び画素部を有する表示パネルと、駆動回路部を駆動する制御信号及び画素部に供給する画像信号を生成するための信号生成回路と、画像信号をフレーム期間毎に記憶する記憶回路と、記憶回路でフレーム期間毎に記憶された画像信号のうち、連続するフレーム期間の画像信号の差分を検出する比較回路と、比較回路で差分を検出した際に連続するフレーム期間の画像信号を選択して出力する選択回路と、比較回路で差分を検出した際に制御信号及び選択回路より出力される画像信号の駆動回路部への供給を行い、比較回路で差分を検出しない際に制御信号を駆動回路部への供給を停止する表示制御回路と、を有する。 （もっと読む）

【課題】消費電力が抑制された表示装置を提供することを課題の一とする。また、消費電力が抑制された自発光型の表示装置を提供することを課題の一とする。また、暗所でも長時間の利用が可能な、消費電力が抑制された自発光型の表示装置を提供することを課題の一とする。
【解決手段】高純度化された酸化物半導体を用いた薄膜トランジスタで回路を構成し、画素が一定の状態（映像信号が書き込まれた状態）を保持することを可能とする。その結果、静止画を表示する場合にも安定した動作が容易になる。また、駆動回路の動作間隔を長くできるため、表示装置の消費電力を低減できる。また、自発光型の表示装置の画素部に蓄光材料を適用し、発光素子の光を蓄えれば、暗所でも長時間の利用が可能になる。 （もっと読む）

【課題】量産性の高い新たな半導体材料を用いた大電力向けの半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜を形成した後、酸化物半導体膜が露出した状態で第１の加熱処理を行う。次いで、酸化物半導体膜中の水分、または水素などの不純物をさらに低減するために、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜に酸素を添加した後、再び、酸化物半導体膜が露出した状態で第２の加熱処理を行う。 （もっと読む）