【課題】ＳＯＩ基板に集積され定格電圧を埋め込み酸化膜と素子活性層のドレインとで分担する高耐圧半導体素子において、耐圧特性の変動が少ない高信頼度でかつ実用化に有効な半導体装置を得ること。
【解決手段】ソース側にフローティングリサーフ層とドレイン側にｎ型の電界緩和層を設けソースおよびドレイン領域での電界集中を同時に緩和させる手段を設けることで、耐圧特性の変動が少ない高信頼の高耐圧半導体装置が提供できる。 （もっと読む）

【課題】画素部の薄膜トランジスタにおけるゲート・ソース間容量のばらつきを抑制することが可能な技術を提供する。
【解決手段】画素の領域毎に形成される画素電極ＰＸと、画素電極を駆動する薄膜トランジスタとを備える表示装置において、薄膜トランジスタは、対角位置に形成される第１の角部Ｂ及び第２の角部Ｃと、前記第１の角部Ｂが形成される第１の辺と前記第２の角部Ｃが形成される第２の辺とを共有する第３の角部とを有し、ゲート絶縁膜を介して前記ゲート線ＧＬに接続されるゲート電極と重畳して形成される半導体層ＡＳと、前記ドレイン線ＤＬからその一部が延在して形成され、前記第３の角部と重畳されるドレイン電極ＤＴと、一端が前記第１の角部Ｂに重畳して形成され、他端が前記画素電極と接続される第１のソース電極ＳＴ１と、一端が前記第２の角部Ｃと重畳して形成され、他端が前記画素電極ＰＸと接続される第２のソース電極ＳＴ２と、を有する。 （もっと読む）

【課題】低電位領域と高電位の配線が交差することの無い優れた耐圧性能を示す半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、ロジック回路（５０１）と、ロジック回路からの制御信号に従い低電位側パワー素子を駆動する低電位側駆動回路（５０２）と、ロジック回路からの制御信号がレベルシフト回路を介して入力され、高電位側パワー素子（５０６）を駆動する高電位側駆動回路（５０５）と、複数に重なったトレンチ分離領域により、前記高電位側パワー素子を含む高電位島を分離する多重トレンチ分離領域（５０８）と、を有する。 （もっと読む）

【課題】電力変換効率の向上を実現するＤＣＤＣコンバータの提供を目的の一とする。
【解決手段】出力電力を制御するためのスイッチング素子として機能するトランジスタが、通常のゲート電極に加えて、閾値電圧を制御するためのバックゲート電極を備える。そして、ＤＣＤＣコンバータから出力される出力電力の大きさに従って、バックゲート電極に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはオフ電流が下がるように閾値電圧を調整することができる。さらに、スイッチング素子として機能するトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタである。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】ｎ型バリア層１５を形成することでエミッタ側のキャリア濃度を高くしてオン電圧の低減を図りつつ、ｎ型バリア層１５を隣り合うエミッタ間に形成しないようにすることで、ターンオフ時間の改善を図る。また、このような構造により、スイッチング時の破壊耐量の向上も図ることも可能となる。したがって、オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴとすることが可能となる。 （もっと読む）

【課題】Ｃdsubの低減を通じて、出力容量Ｃossの低減に寄与する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と半導体基板上に絶縁膜を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、ウェル内および第１導電型の活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴにおいて、活性領域のうち、ドレイン領域にコンタクトするように形成されるドレインパッド形成領域９ｐ下の少なくとも一部は、ＳＯＩ基板の絶縁膜に到達するように形成された絶縁性領域１１で構成される。 （もっと読む）

【課題】 バーズビークの増大を抑制し、小型で信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 そこで本発明の半導体装置の製造方法は、半導体基板と前記半導体基板上に絶縁膜を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、ウェル内および第１導電型の活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴの製造方法であって、活性領域のうち、素子領域を除く領域を不活性化し、不活性化領域（絶縁性領域１４）を形成する工程を含み、不活性化領域を形成する工程が、活性領域に対し、所定間隔を隔てて所定幅の小トレンチを形成する工程と、小トレンチを囲む領域の活性領域３を酸化し、小トレンチＴｓが酸化膜で覆われるとともに、隣接する小トレンチまで酸化膜が到達するように酸化する工程を含む。 （もっと読む）

【課題】本実施形態は、ボディコンタクトの面積を相対的に縮小し信頼性を向上させた半導体装置を提供することを目的とする。
【解決手段】実施形態に係る半導体装置は、第１および第２のドレイン領域の間に設けられたソース領域を備える。第１のドレイン領域とソース領域との間には、第１のボディ領域が形成され、第２のドレイン領域とソース領域との間には、第２のボディ領域が形成されている。さらに、第１のボディ領域および第２のボディ領域の少なくとも一方に接続された複数のキャリアパス領域と、第１および第２のボディ領域から離間して設けられたコンタクト領域と、を備える。キャリアパス領域は、第１または第２のボディ領域とコンタクト領域との間を電気的に接続し、ソース領域は、第１および第２のボディ領域と、複数のキャリアパス領域と、コンタクト領域と、によって囲まれたことを特徴とする。 （もっと読む）

【課題】縦型のトランジスタにおいてゲートからシリサイドの位置を精度よく制御できるようにする。
【解決手段】柱状半導体１４の中央部には、その周囲を囲むように、ゲート絶縁膜９が形成され、さらに、ゲート絶縁膜９の周囲を囲むように、ゲート層６が形成されている。この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。ゲート層６の上下には、第１絶縁膜４が形成されている。第１絶縁膜４は、柱状半導体１４にも接している。柱状半導体１４の側面には、シリサイド１８及びｎ型拡散層（不純物領域）１９が形成されている。シリサイド１８は、第１絶縁膜４によってセルフ・アラインされた位置に形成されている。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】電気的特性ばらつきの小さい酸化物半導体膜の作製方法を提供することを課題とする。電気的特性ばらつきの小さい酸化物半導体膜を用いた半導体装置の作製方法を提供することを課題とする。
【解決手段】透光性を有する酸化物半導体層をパターニングする際に、基板ステージからの散乱光を低減、もしくはその回り込みを少なくするために、基板ステージに光が到達しないように、光の透過を防止する機能を有する層をフォトレジスト層よりも下層に配置し、パターニングを行えばよい。さらに上記パターニング方法で形成した酸化物半導体層を用いて半導体装置を作製すればよい。 （もっと読む）

【課題】絶縁層上に形成された部分空乏型のトランジスターにおいて、ヒストリー効果を低減し、なおかつ高いＯＮ／ＯＦＦ比、及び急峻なサブスレッショルド特性を実現する。
【解決手段】絶縁層上の半導体層に形成された第１導電型のソース領域、第１導電型のドレイン領域、及び、第２導電型のボディ領域と、第１ゲート絶縁膜と、第１ゲート電極と、を含む部分空乏型の第１トランジスターと、絶縁層上の半導体層に形成された第２導電型のソース領域、第２導電型のドレイン領域、及び、第１導電型のボディ領域と、第２ゲート絶縁膜と、第２ゲート電極と、を含む第２トランジスターと、を具備し、第１トランジスターの第２導電型のボディ領域は、第２トランジスターの第２導電型のソース領域及び第２導電型のドレイン領域の内の一方に接続されている。 （もっと読む）

【課題】ノーマリーオフで、長期的な特性変動の少ない酸化物半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層に酸素、ハロゲンのいずれか一またはそれらの内の２元素以上を含む陽イオンを添加することで、酸素の脱離の抑制、または、水素の低減または動きの抑制を実現できる。これにより、酸化物半導体内のキャリアを減少させ、またその数を長期に渡り一定に保つことが出来るため、ノーマリーオフで、長期的な特性変動の少ない酸化物半導体素子を有する半導体装置を提供することができる。 （もっと読む）

【課題】高い電荷移動度を有し、大面積表示装置に対して均一な電気的特性を得ることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたＳｉＮｘから構成された第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に形成されたＳｉＯｘから構成された第２ゲート絶縁膜と、前記ゲート電極と重畳するように形成され、チャネル部を有する酸化物半導体層と、前記酸化物半導体層及び前記ゲート電極の上部に形成されたＳｉＯｘから構成された保護膜とを含み、前記保護膜はドレイン電極拡張部を露出するコンタクトホールを含む。ここで、前記コンタクトホールは、ドレイン電極拡張部を直接的に露出する部分の保護膜が、その上部の保護膜よりさらに狭い領域を占める形状を有する。 （もっと読む）

【課題】良好な特性を有し且つ微細化を実現した半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、平面状シリコン層２１２上の柱状シリコン層２０８、柱状シリコン層２０８の底部領域に形成された第１のｎ^＋型シリコン層１１３、柱状シリコン層２０８の上部領域に形成された第２のｎ^＋型シリコン層１４４、第１及び第２のｎ^＋型シリコン層１１３，１４４の間のチャネル領域の周囲に形成されたゲート絶縁膜１４０、ゲート絶縁膜１４０の周囲に形成され第１の金属シリコン化合物層１５９ａを有するゲート電極２１０、ゲート電極２１０と平面状シリコン層２１２の間に形成された絶縁膜１２９ａ、柱状シリコン層２０８の上部側壁に形成された絶縁膜サイドウォール２２３、平面状シリコン層２１２に形成された第２の金属シリコン化合物層１６０、及び第２のｎ^＋型シリコン層１４４上に形成されたコンタクト２１６を備える。 （もっと読む）

【課題】電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する第１の微結晶半導体膜を酸化絶縁膜上に形成した後、第２の条件により混相粒を結晶成長させて混相粒の隙間を埋めるように、第１の微結晶半導体膜上に第２の微結晶半導体膜を積層形成する。第１の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を５０倍以上１０００倍以下にして堆積性気体を希釈し、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第２の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比を１００倍以上２０００倍以下にして堆積性気体を希釈し、処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。 （もっと読む）

【課題】液晶表示装置の製造コストの低減を図る。
【解決手段】電界効果型の薄膜トランジスタを備える液晶表示装置であって、薄膜トランジスタの半導体層に、インジウムを材料に含む透明アモルファス酸化物半導体が用いられ、半導体層は、ソース電極およびドレイン電極並びにそれらの電極線として必要な領域を含む形状に形成され、半導体層に積層されるソース・ドレイン層に、インジウムを含む金属薄膜が用いられ、ソース・ドレイン層に積層される絶縁層に、窒化珪素による絶縁膜が用いられ、薄膜トランジスタのチャネル部が、絶縁層とソース・ドレイン層とに設けられた開口部によって形成されていることを特徴とする。 （もっと読む）

【課題】パリレンなどの特殊な保護材料を用いず、一般的な有機半導体層やフォトレジストに適用でき、パターニングによる有機半導体層の性能低下を抑制できる、有機半導体層のパターニング方法及び有機半導体装置の製造方法を提供し、更にこの方法に基づいて作製された有機半導体パターン及び有機半導体装置、並びに表示装置を提供すること。
【解決手段】基板１の上に有機半導体層２を蒸着や塗布によって形成する。その上に、窒化ケイ素などの絶縁性無機化合物又はポリビニルアルコールなどの親水性有機高分子化合物からなる保護層３を、ＣＶＤ法や水溶液の塗布によって形成する。その上にフォトレジスト層４を塗布によって形成し、これをパターニングしてマスク層５を形成する。マスク層５をマスクとして、保護層３と有機半導体層２をパターニングして、有機半導体パターン７を得る。パターニング終了後もマスク層５は保護層として残す。 （もっと読む）

【課題】高周波信号経路を切り替えるために半導体基板上に形成された、小型でかつ低歪特性を実現するスイッチング素子を提供する。
【解決手段】スイッチング素子の一例であるＦＥＴ１００は半導体基板１０９上に形成された櫛型の２つのソース・ドレイン電極１０１と、２つのソース・ドレイン電極１０１の間を這うように配置された少なくとも２本のゲート電極１０２と、隣り合うゲート電極１０２の間に挟まれ、かつ、隣り合うゲート電極１０２に沿って配置された導電層１０３とを備え、ゲート電極１０２の２つのソース・ドレイン電極１０１の指状部と平行な部分である直線部１０８の直下に位置する層が、ゲート電極１０２の隣り合う一対の直線部１０８をつなぐ部分である屈曲部１０７の直下に位置する層から、電気的に分離されている。 （もっと読む）

【課題】低コストの歪センサを提供する。
【解決手段】本発明の歪センサは、応力に対して、曲率を発生する基板上に有機半導体層と、ソース電極及びドレイン電極とを備えた有機トランジスタを用いている。ソース電極６とドレイン電極７との間の距離をチャネル長Ｌ、このチャネル長Ｌの方向と直交する方向をチャネル幅Ｗとするチャネル領域８を有機半導体層５内に設け、チャネル長Ｌの方向と平行方向を歪検出方向として、歪みを検知することを特徴とする。また、有機トランジスタの特性変化に基づいて歪を算出する算出手段を有する。 （もっと読む）