記憶装置、半導体装置、及び電子機器

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた半導体装置の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。位相反転素子への電源電圧の印加を停止する場合、データを容量素子に記憶させることで、位相反転素子への電源電圧の供給を停止しても、容量素子においてデータを保持させる。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
互いに、他の出力端子が自らの入力端子に接続されることで、データの保持を行う第１の位相反転素子及び第２の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタとを、複数の各記憶素子に有する記憶装置。
【請求項２】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子への、データを含む信号の入力を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタとを、複数の各記憶素子に有する記憶装置。
【請求項３】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子への、データを含む信号の入力を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記第１の位相反転素子の入力端子と前記容量素子との接続を制御するトランジスタとを、複数の各記憶素子に有する記憶装置。
【請求項４】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子への、データを含む信号の入力を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、前記第１の位相反転素子の出力端子の電位の出力を制御する第３のスイッチング素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、前記容量素子に書き込まれた前記データを含む電位が、入力端子に与えられる第３の位相反転素子と、前記第３の位相反転素子の出力端子の電位の出力を制御する第４のスイッチング素子とを、複数の各記憶素子に有する記憶装置。
【請求項５】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子とデータを含む信号が入力されるノードとの接続を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、前記第１の位相反転素子の出力端子の電位の出力を制御する第３のスイッチング素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記ノードと前記容量素子との接続を制御するトランジスタと、前記容量素子に書き込まれた前記データを含む電位が、入力端子に与えられる第３の位相反転素子と、前記第３の位相反転素子の出力端子の電位の出力を制御する第４のスイッチング素子とを、複数の各記憶素子に有する記憶装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記トランジスタのオフ電流密度は、１００ｚＡ／μｍ以下である記憶装置。
【請求項７】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子への、データを含む信号の入力を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、第１の容量素子と、チャネル形成領域に酸化物半導体を含み、前記第１の容量素子への前記データの書き込みを制御する第１のトランジスタと、第２の容量素子と、チャネル形成領域に酸化物半導体を含み、前記第２の容量素子への前記データの書き込みを制御する第２のトランジスタと、を、複数の各記憶素子に有する記憶装置。
【請求項８】
第１の位相反転素子と、入力端子が前記第１の位相反転素子の出力端子に接続されている第２の位相反転素子と、前記第１の位相反転素子の入力端子への、データを含む信号の入力を制御する第１のスイッチング素子と、前記第１の位相反転素子の入力端子と前記第２の位相反転素子の出力端子との接続を制御する第２のスイッチング素子と、第１の容量素子と、チャネル形成領域に酸化物半導体を含み、前記第１の位相反転素子の入力端子と前記第１の容量素子との接続を制御する第１のトランジスタと、第２の容量素子と、チャネル形成領域に酸化物半導体を含み、前記第１の位相反転素子の出力端子と前記第２の容量素子との接続を制御する第２のトランジスタとを、複数の各記憶素子に有する記憶装置。
【請求項９】
請求項７または請求項８において、
前記第１のトランジスタまたは前記第２のトランジスタのオフ電流密度は、１００ｚＡ／μｍ以下である記憶装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、
前記位相反転素子は、インバータまたはクロックドインバータである記憶装置。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、
前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体である記憶装置。
【請求項１２】
請求項１乃至請求項１１のいずれか１項において、
前記チャネル形成領域の水素濃度は、５×１０^１９／ｃｍ^３以下である記憶装置。
【請求項１３】
請求項１乃至請求項１２のいずれか１項に記載の記憶装置を用いた、ＣＰＵ、ＤＳＰ、またはマイクロコントローラを含むＬＳＩである半導体装置。
【請求項１４】
請求項１乃至請求項１２のいずれか１項に記載の記憶装置を用いた、ゲーム機、画像再生装置、またはパーソナルコンピュータを含む電子機器。

【図１】