信号処理回路、及び信号処理回路の駆動方法

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた信号処理回路の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。そして、上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
演算回路と、前記演算回路からのデータを記憶する記憶装置とを有し、
前記記憶装置は複数の記憶素子を有し、
前記記憶素子は、互いに、他の出力端子が自らの入力端子に接続されることで、前記データの保持を行う一対の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、を有する信号処理回路。
【請求項２】
演算回路と、前記演算回路からのデータを記憶する複数の記憶装置とを有し、
前記複数の記憶装置は、複数の記憶素子と、前記複数の記憶素子への電源電圧の供給を制御するスイッチング素子とをそれぞれ有し、
前記記憶素子は、互いに、他の出力端子が自らの入力端子に接続されることで、前記データの保持を行う一対の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、を有する信号処理回路。
【請求項３】
複数の演算回路と、前記複数の演算回路からのデータを記憶する複数の記憶装置とを有し、
前記複数の演算回路は、演算を行う論理回路と、前記論理回路への電源電圧の供給を制御する第１のスイッチング素子とをそれぞれ有し、
前記複数の記憶装置は、複数の記憶素子と、前記複数の記憶素子への電源電圧の供給を制御する第２のスイッチング素子とをそれぞれ有し、
前記記憶素子は、互いに、他の出力端子が自らの入力端子に接続されることで、前記データの保持を行う一対の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、を有する信号処理回路。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記トランジスタのオフ電流密度は、１００ｚＡ／μｍ以下である信号処理回路。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記位相反転素子は、インバータまたはクロックドインバータである信号処理回路。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体である信号処理回路。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記チャネル形成領域の水素濃度は、５×１０^１９／ｃｍ^３以下である信号処理回路。
【請求項８】
請求項１乃至請求項７のいずれか１項において、ＣＰＵ、ＤＳＰ、またはマイクロコントローラを含むＬＳＩである信号処理回路。
【請求項９】
演算回路から送られたデータを記憶装置において記憶した後、前記演算回路及び前記記憶装置への電源電圧の供給を停止し、
前記記憶装置は複数の記憶素子を有し、
前記記憶素子は、互いに、他の出力端子が自らの入力端子に接続されることで、前記データの保持を行う一対の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、を有する信号処理回路の駆動方法。
【請求項１０】
複数の演算回路の一つから送られたデータを記憶装置において記憶した後、前記複数の演算回路の一つ及び前記記憶装置への電源電圧の供給を停止し、
前記記憶装置は複数の記憶素子を有し、
前記記憶素子は、互いに、他の出力端子が自らの入力端子に接続されることで、前記データの保持を行う一対の位相反転素子と、容量素子と、チャネル形成領域に酸化物半導体を含み、前記容量素子への前記データの書き込みを制御するトランジスタと、を有する信号処理回路の駆動方法。

【図１】