【課題】接触孔形成のためのエッチング工程進行時に、ゲート線の端部、データ線の端部及びドレーン電極の表面が損傷及び逆テーパ構造となることを防止し、液晶表示装置の電気的特性及び信頼性を向上する製造方法の提供。
【解決手段】データパターン、半導体の突出部及び非晶質シリコンパターンを形成する前に、ゲート線端部、維持電極固定端付近の維持電極線１３１、維持電極の自由端の直線部分上に存在するゲート絶縁膜１４０を部分的に除去する。これによって、ゲート線端部、維持電極固定端の付近の維持電極線及び維持電極１３３ａ，１３３ｂの自由端の直線部分とデータ線１７１端部とドレーン電極１７５上には共通的に保護膜１８０が存在するので、以降のエッチング工程によって形成される接触孔を介してゲート線の端部、データ線の端部及びドレーン電極が露出される時間が殆ど同じである。従って、電極表面の損傷及び接触孔の逆テーパ構造を防止できる。 （もっと読む）

【課題】マスク数を可及的に減らし、製造歩留まり及びＴＦＴの信頼性の低下が抑制されれた薄膜トランジスタ基板を提供する。
【解決手段】絶縁基板上に第１導電膜、第１絶縁膜、第１半導体膜、第２半導体膜及び第２導電膜を順に成膜した後にパターニングして、ゲート線１を構成する第１積層部、及びソース線２の一部を構成する第２積層部を形成する第１工程と、各第１積層部をパターニングして、第１半導体膜の一部を露出させて、ＴＦＴ５を形成する第２工程と、各第１積層部及び各第２積層部を覆うように第２絶縁膜を成膜した後にパターニングして、コンタクトホール１６ａ〜１６ｅを形成する第３工程と、第２絶縁膜を覆うように第３導電膜を成膜した後にパターニングして、ソース線２の残りを構成する導電部１７ａ、及び画素電極１７ｂを形成する第４工程とを備える。 （もっと読む）

【課題】配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法を提供する。
【解決手段】配線構造は、下部構造物上に形成されたバリヤ膜と、バリヤ膜上に形成された銅又は銅合金を含む銅導電膜と、銅導電膜上に形成された銅窒化物を含む中間膜と、中間膜上に形成されたキャッピング膜と、を含む。これにより、銅導電膜の化学的反応による酸化又は腐蝕を防止でき、低抵抗銅配線の信頼性を確保でき、信号特性がよくなり、画質が改善できる。 （もっと読む）

【課題】ドライプロセスとフォトリソエッチングを組み合わせた工程の回数を低減させる。
【解決手段】格子パターンの配線を基板Ｐ上に形成する第１工程と、配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、配線及び積層部を覆う透明絶縁膜１２を成膜する第３工程と、透明絶縁膜１２上に、半導体膜を介して配線と電気的に接続される画素電極を形成する第４工程とを有する。第４工程では、透明絶縁膜１２を貫通して画素電極と半導体膜とを電気的に接続する接続電極、画素電極が形成される画素領域、及び画素毎に画素領域を区画する区画部に対応するレジスト５９を透明絶縁膜１２上に形成する工程を有する。レジスト５９のうち、接続電極に対応するレジストに対して第１エネルギ量で露光し、画素領域に対応するレジストに対して第１エネルギ量よりも小さい第２エネルギ量で露光し、区画部に対応するレジストに対して非露光とする工程を含む。 （もっと読む）

【課題】半導体層と電極とのオーミック接続を容易に得られ、電気的特性に優れた薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ（ＴＦＴ）３０は、半導体層３５と、該半導体層３５に当接する金属層６３とを備えており、前記半導体層３５と前記金属層６３との界面に、金属層６３の構成材料のうち少なくとも１種類の金属材料のシリサイドを含む金属シリサイド層３６が形成されている。 （もっと読む）

【課題】静電気からスイッチング素子などの破壊を防止するために走査配線同士及び／又は信号配線同士を接続する保護回路を、少ないフォトリソグラフィ工程でスイッチング素子と同時に形成することができるアレイ基板の製造方法を提供することである。
【解決手段】走査配線２ａ同士及び／又は信号配線３ａ同士を半導体膜１０で接続して保護回路５，６とする簡易な構成を採用すると共に、信号配線３ａに供される導電膜３とスイッチング素子８に供される半導体膜１０とを同時にパターニングする場合において、導電膜３上に所定のパターンのレジストを形成するに際し、保護回路５，６領域のレジスト１３，１４の所定部位の厚みｔ２，ｔ３を薄く形成すると共に、スイッチング素子８領域のレジスト１２の所定部位の厚みｔ１を保護回路領域５，６のレジスト１３，１４の薄肉部１３ａ，１４ｂの厚みｔ２，ｔ３よりも薄く形成する。 （もっと読む）

【課題】ディスプレイの表示品質を向上させることが可能な薄膜トランジスターを実現すること。
【解決手段】基板と、有機材料又はポリマー材料によって構成されたソース領域及びドレイン領域を含む薄膜トランジスターにおいて、各々の領域は、複数の横方向に延在する区画によって１つの端部で結合される複数の縦方向に延在する区画として形成され、前記ソース領域の縦方向に延在する区画はドレイン領域の縦方向に延在する区画と互いに組み合わされて間隔を置き、それによりソース領域とドレイン領域との間に蛇行形状の間隔を生じ、チャンネル領域を含む薄膜トランジスターは前記間隔の幅に等しいチャンネル長さ、及び前記蛇行形状の間隔の長さに延在するチャンネル幅を有する。 （もっと読む）

【課題】信頼性、生産性に優れたアクティブマトリクス型ＴＦＴアレイ基板を提供すること。
【解決手段】本発明にかかるアクティブマトリクス型ＴＦＴアレイ基板は、透明絶縁基板１上に第１の金属膜からなるゲート電極２およびゲート配線４と、ゲート電極２およびゲート配線４を覆うゲート絶縁膜５と、ゲート絶縁膜５上に形成された半導体層と、半導体層上に形成されたソース電極８ｂ、ドレイン電極８ａと、透明導電膜からなる画素電極８とを備えたアクティブマトリクス型ＴＦＴアレイ基板であって、ソース電極８ｂまたはドレイン電極８ａのうち、少なくとも一方は透明導電膜８からなり、その上に第２の金属膜９を備えるものである。 （もっと読む）

【課題】グレートーンマスク技術及びフォトレジスト剥離技術を利用し、２枚のマスク及び２回のフォトリソグラフィ工程だけで液晶ディスプレイのアレイ基板を完成する製造方法、並びにこの方法により製造されたＴＦＴ−ＬＣＤアレイ基板を提供する。
【解決手段】画素領域を画定する互いに直交するゲートラインとデータラインの一方が連続的であり、その他方が断続である。基板がパッシベーション保護膜により覆われ、このパッシベーション保護膜に形成されたビアホールと連結導電薄膜により断続的であるゲートライン又はデータラインを連結する。前記連結導電薄膜及び画素電極は同一なフォトリゾグラフィ工程で同一な導電膜により形成される。 （もっと読む）

【課題】 例えば液晶パネル用のガラス基板のように大面積であり、表面に大きなうねりを有する研磨対象物を均一に研磨することが可能な研磨方法及び研磨装置を提供する。また、銅配線の採用を可能とし、液晶パネルを構成した場合に高精細化と高開口率化及び狭額縁化とを両立することが可能な薄膜トランジスタ基板の製造方法を提供する。
【解決手段】 ガラス基板５１の一主面側に形成された半導体層５２、ゲート絶縁膜５３及びゲート電極５４を覆って層間絶縁膜５５を形成し、層間絶縁膜５５に配線溝５７を形成し、配線溝５７に配線材料５８を埋め込んだ後、ガラス基板５１を層間絶縁膜５５の形成面の反対側の面から複数の吸着部材で吸着するとともに、被研磨面のうねりの形状に応じて吸着部材の吸着面の位置をガラス基板１の厚み方向に独立に変化させることによりガラス基板１を変形させ、被研磨面を略平坦化した状態で研磨を行うことにより余剰の配線材料５８を除去して配線５９を形成する。 （もっと読む）

【課題】液晶表示装置の生産コストを大幅に減らしてその生産量を増加させる半透過反射型液晶表示装置のアレイ基板の製造方法を提供する。
【解決手段】背面露光及びハーフトーンフォトマスクにより、使用するフォトマスクの数を三つか四つに減らし、半透過反射型液晶表示装置を製作する。また、蓄積容量１４１を直列に接続することにより、単位面積当たりの容量値を増やした上で、基板１００上で蓄積容量１４１が占める面積を減らし、透過領域の開口率及び表示装置の輝度を高める。 （もっと読む）

【課題】複数の画素を有する表示領域に形成された複数の信号配線、前記表示領域の外側に形成された複数のファンアウト配線を含む少なくとも１つのファンアウト配線部、前記信号配線とファンアウト配線の間に前記信号配線とほぼ平行に形成され前記２つの配線を連結し、少なくとも一部は屈曲パターンを有する複数の信号補償配線を含む信号補償配線部を含む薄膜トランジスタ基板及び表示装置を提供する。
【解決手段】信号補償配線間の間隔は、駆動回路付近での配線間隔より充分に広いので、多数の配線にこのような屈曲パターンを容易に形成することができる。 （もっと読む）

【課題】平坦度の低下を抑制して所定の特性を発現させる。
【解決手段】第１膜パターン（ゲート配線４０）に対応する第１開口部（第１のパターン形成領域５５）、及び第１膜パターン（４０）より幅狭で第１膜パターン（４０）に接続される第２膜パターン（ゲート電極４１）に対応する第２開口部（第２のパターン形成領域５６）を有するバンク３４を形成する工程と、第１開口部（５５）に機能液Ｌ２の液滴を配置し、機能液Ｌ２の自己流動により機能液Ｌ２を第２開口部（５６）に配置する工程と、第１開口部（５５）及び第２開口部（５６）に配置された機能液Ｌ２を硬化させる工程とを有する。第１膜パターン（４０）及び第２膜パターン（４１）は、液滴を塗布する工程と機能液を硬化させる工程とを液滴毎に複数回繰り返して成膜される。 （もっと読む）

【課題】接点電極の形状を工夫することで信頼性の高い半導体装置を提供する。
【解決手段】集積回路が形成された半導体装置とアンテナに代表されるような外部回路を接続するために、半導体装置に形成する接点電極の形状を工夫し、外部回路と接点電極の接続不良を起こし難く、高い信頼性を有する接点電極を提供する。接点電極の形成には角部が面取りされた形状を有するスキージ又はくさび形状のスキージを用いたスクリーン印刷法を適用する。接点電極は周辺部と中央部に大別できる。周辺部は中央部から端部にかけて膜厚がなだらかに減少するテーパ部を有し、中央部はテーパ部から連続した形状の突起部を有する。 （もっと読む）

【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、高集積化が可能な半導体装置を提供する。さらには、小型化が可能な半導体装置を提供する。
【解決手段】第１の導電層、第２の導電層、及び第１の導電層及び第２の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、第２の導電層は、第１の導電層と同様に形成された接続配線と有機化合物層に形成される開口部を介して接続される半導体装置である。 （もっと読む）

【課題】有機ＥＬ素子の発光輝度の面内分布をより均一にすることができる有機ＥＬ装置を提供すること。
【解決手段】本発明の有機ＥＬ装置は、少なくとも一方面に導電性を有する基板(10)と、上記基板の一方面上に形成される絶縁膜(50)と、各々、ソースが上記基板と接続されたｐチャネル型のトランジスタ(58,62,64,66)を含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子(82,88,90)と、を含む。また、導電性を有する基板の画素が形成される領域の外周部に電源供給用のパッドを設ける。 （もっと読む）

【課題】従来の方法による有機電子素子製造時に問題とされる、ソース／ドレイン電極材料が特定金属や金属酸化物に制限される限界性を克服して、データライン材料と相異なるソース／ドレイン電極材料を使用できる有機電子素子の電極形成方法、これによって形成された電極を含む有機薄膜トランジスタ及びこれを含む表示素子を提供する。
【解決手段】有機電子素子の電極形成時に、パターニング及び精密度面で良好でありながらも、ソース／ドレイン電極材料が金（Ａｕ）やインジウムスズ酸化物（ＩＴＯ）など特定金属や金属酸化物に制限される限界性を克服し、一般金属や金属酸化物だけでなく、ＰＥＤＯＴ／ＰＳＳ混合物などを含む伝導性物質の使用を可能にする。 （もっと読む）

【課題】キャパシタを有する半導体装置において、多層配線（上下に配置される配線）間の寄生容量を低減しつつ、キャパシタ容量を大きくする。
【解決手段】ガラス基板１上にフォトレジスト膜３を形成し、フォトレジスト膜を選択的に除去し、深さＴ１の溝３ｃとより浅い深さＴ２（＜Ｔ１）の溝３ｄを有する溝を形成し、この溝内に導電性材料液を注入し、熱処理を施し、導電性膜（下層配線）と導電性膜（下部電極）を形成し、これらの上部に絶縁膜を形成し、その上部に導電性膜（上層配線）および導電性膜（上部電極）を形成する。その結果、下層配線と上層配線との距離を大きくでき、これらの間の寄生容量を低減することができる。また、下部電極と上部電極との距離を小さくでき、これらの間の容量を大きくすることができる。 （もっと読む）

【課題】 デュアル配線型集積回路チップ及びその製造方法を提供する。
【解決手段】 両面に配線レベルを有する半導体デバイス、及び、両面のデバイス及び配線レベルへのコンタクトを有する半導体構造体を製造する方法を提供する。本方法は、シリコン・オン・インシュレータ基板上のデバイスへの第１コンタクトと、第１コンタクトへの第１側面上の配線レベルとを有するデバイスを製造するステップと、下部シリコン層を除去して埋込み酸化物層を露出させるステップと、埋込み酸化物層を貫通してデバイスへの第２コンタクトを形成するステップと、埋込み酸化物層の上に第２コンタクトへの配線レベルを形成するステップとを含む。 （もっと読む）

【課題】開口率向上と共に十分な補助容量確保、速い作動特性そしてＣ_ｇｄの変動量が少ない新しい構造の液晶表示装置用アレイ基板を提供する。
【解決手段】液晶表示装置用アレイ基板と、アレイ基板の製作方法を開示する。アレイ基板を構成する薄膜トランジスタの構成中ソース電極とドレーン電極の構造を改善して、薄膜トランジスタの大きさをさらにコンパクトに構成することによってストレージ容量と開口率を改善すると同時に、ソース電極とドレーン電極間のチャネル幅は広く、長さは短く構成してスイッチング素子の作動特性を改善して、ドレーン電極とゲート電極間に生成される寄生容量Ｃ_ｇｄの変動を最少化して残像または画素間の不均一を改善する。 （もっと読む）