有機エレクトロルミネッセンス装置及び電子機器
【課題】有機EL素子の発光輝度の面内分布をより均一にすることができる有機EL装置を提供すること。
【解決手段】本発明の有機EL装置は、少なくとも一方面に導電性を有する基板(10)と、上記基板の一方面上に形成される絶縁膜(50)と、各々、ソースが上記基板と接続されたpチャネル型のトランジスタ(58,62,64,66)を含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子(82,88,90)と、を含む。また、導電性を有する基板の画素が形成される領域の外周部に電源供給用のパッドを設ける。
【解決手段】本発明の有機EL装置は、少なくとも一方面に導電性を有する基板(10)と、上記基板の一方面上に形成される絶縁膜(50)と、各々、ソースが上記基板と接続されたpチャネル型のトランジスタ(58,62,64,66)を含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子(82,88,90)と、を含む。また、導電性を有する基板の画素が形成される領域の外周部に電源供給用のパッドを設ける。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板上に複数の有機エレクトロルミネッセンス(EL)素子が形成された有機EL装置及びその製造方法と、当該有機エレクトロルミネッセンス装置を備える電子機器に関する。
【背景技術】
【0002】
有機EL装置は、主として、回路素子基板と、有機EL素子とを含んで構成される(例えば、特許文献1参照)。回路素子基板は、ガラス基板等の基板と、この基板上に形成された配線と、この配線に接続された画素回路と、を含む。上記の配線には、例えば複数の走査線と、これらの走査線と交差させて配列された複数の信号線及び複数の電源線と、が含まれる。ここで「電源線」とは、有機EL素子に電力を供給するための配線である。上記の画素回路は、走査線と信号線との各交点に配置される。この画素回路は、電源線と有機EL素子の電極(アノード又はカソード)との間に印加された電圧によって有機EL素子を発光させる機能を担う。具体的には、電源線と有機EL素子の電極との間において、画素回路に含まれるトランジスタが有機EL素子と直列に接続される。このトランジスタによって有機EL素子に供給される電流が調整されることにより、有機EL素子を所望の輝度で発光させることができる。
【0003】
(1)上記のような有機EL装置においては、多くの場合、画素回路には、トランジスタに印加される電圧を保持するための保持容量が含まれる。このような保持容量を形成する方法の1つが特開2002−189429号公報(特許文献2)に開示されている。この特許文献2には、金属表面を有する基板と、前記金属表面を有する基板上に形成された絶縁膜と、前記絶縁膜上に形成された画素部とを有し、前記画素部が、TFTと、該TFTと接続する配線とを有しており、保持容量が、前記金属表面を有する基板、前記絶縁膜および前記配線により構成された半導体装置が開示されている。
【0004】
ところで、上記特許文献2によれば、保持容量を大きくする方法として、誘電体として機能する絶縁膜の膜厚を薄くすること、及び容量を形成する領域(面積)を広く確保することが挙げられている。しかし、容量を形成可能な領域は、走査線(ゲート配線)と信号線(ソース配線)に囲まれた範囲内に制限される。従って、保持容量を大きくするためには、絶縁膜の膜厚を薄くすることが有効な手段となる。一方で、絶縁膜を薄くすると、導電性の基板と、絶縁膜上に配置される配線等と、の相互間に、無視できない大きな寄生容量が発生する。これを避けるためには、基板と配線等との間に介在する絶縁膜はより厚い方が望ましい。このため、保持容量をより大きくすることと寄生容量をより小さくすることの2つの要求を同時に満たすことは困難である。
【0005】
また、(2)上記構造の有機EL装置では、1つの電源線に多くの有機EL素子が接続されるので、電源線に比較的大きな電流が流れ、それにより電源線の各箇所で電位降下が生じる。これは有機EL素子が電流駆動型素子であることに起因する。例えば、電源線の一端側から電力が供給されるとすると、電源線の配線抵抗によって電位低下が生じるので、電源線の一端側から遠ざかるほど有機EL素子に供給される電圧が大きく低下する。この電源線における電位降下は、有機EL素子の発光輝度の面内分布に不均一を生じさせる。かかる不都合は有機EL装置が大面積化するほど顕著になる。
【0006】
【特許文献1】特開2005−294629号公報
【特許文献2】特開2002−189429号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
そこで本発明は、(1)保持容量の増加と寄生容量の低減とを両立させることが可能な有機EL装置とその製造方法を提供することを目的とする。
【0008】
また、(2)有機EL素子の発光輝度の面内分布をより均一にすることができる有機EL装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、前記基板の前記一方面上に位置し、第1開口と、第2開口と、第3開口と、を有する第1絶縁膜と、前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、前記画素電極上に位置する発光層と、前記発光層上に位置する共通電極と、前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする。
【0010】
(1−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成されており、上記基板の一方面を部分的に露出させる開口を有する第1絶縁膜と、上記第1絶縁膜上に形成されており、上記第1絶縁膜の一部を覆う半導体膜と、上記第1絶縁膜上に形成されており、上記半導体膜を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜と、上記開口の上側に形成されており、上記第2絶縁膜を挟んで上記基板と対向する容量電極と、上記第2絶縁膜を挟んで上記半導体膜上に形成されるゲート電極と、上記第2絶縁膜上に形成されており、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子と、を含む。
【0011】
(1−2)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成されており、上記基板の一方面を部分的に露出させる開口を有する第1絶縁膜と、上記第1絶縁膜上に形成されており、上記第1絶縁膜の一部を覆うゲート電極と、上記第1絶縁膜上に形成されており、上記ゲート電極を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜と、上記開口の上側に形成されており、上記第2絶縁膜を挟んで上記基板と対向する容量電極と、上記第2絶縁膜を挟んで上記ゲート電極上に形成される半導体膜と、上記第2絶縁膜上に形成されており、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子と、を含む。
【0012】
かかる構成によれば、第1絶縁膜と第2絶縁膜を組み合わせることにより、絶縁膜に要求される機能の分離が図られる。すなわち、第1絶縁膜については、基板とこの基板上に設けられるトランジスタや有機EL素子等との相互間の絶縁を確保しつつ、寄生容量を低減するために適した膜厚や誘電率等の条件を選択することができる。また、第2絶縁膜については、導電性の基板と容量電極との間に挟まれて容量素子を構成するに際し、静電容量をより大きくするために適した膜厚や誘電率等の条件を選択することができる。したがって、容量素子の保持容量の増加と、基板と回路素子等との相互間に生じる寄生容量の低減と、を両立させることが可能となる。
【0013】
上記各態様において、好ましくは、上記第2絶縁膜の膜厚は、上記第1絶縁膜の膜厚よりも小さい。また、好ましくは、上記第2絶縁膜の誘電率は、上記第1絶縁膜の誘電率よりも大きい。
【0014】
これらによれば、導電性の基板と、トランジスタや有機EL素子との絶縁性を十分に確保しつつ、容量素子の静電容量をより大きくすることが可能となる。
【0015】
上記各態様において、好ましくは、上記基板は、導電体基板(例えば、ステンレス基板)を含む。
【0016】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0017】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0018】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0019】
(1−3)本発明に係る有機EL装置の製造方法は、導電性の基板の一方面上に第1絶縁膜を形成する第1工程と、上記第1絶縁膜に、上記基板の一方面を部分的に露出させる開口を形成する第2工程と、上記第1絶縁膜上に、上記第1絶縁膜の一部を覆う半導体膜を形成する第3工程と、上記第1絶縁膜上に、上記半導体膜を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜を形成する第4工程と、上記開口の上側に、上記第2絶縁膜を挟んで上記基板と対向する容量電極を形成する第5工程と、上記第2絶縁膜上に、当該第2絶縁膜を挟んで上記半導体膜上に配置されるゲート電極を形成する第6工程と、上記第2絶縁膜上に、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子を形成する第7工程と、を含む。
【0020】
かかる製造方法によれば、(1−1)で示した態様の有機EL装置を好適に製造することができる。
【0021】
(1−4)本発明に係る有機EL装置の製造方法は、導電性の基板の一方面上に第1絶縁膜を形成する第1工程と、上記第1絶縁膜に、上記基板の一方面を部分的に露出させる開口を形成する第2工程と、上記第1絶縁膜上に、上記第1絶縁膜の一部を覆うゲート電極を形成する第3工程と、上記第1絶縁膜上に、上記ゲート電極を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜を形成する第4工程と、上記第2絶縁膜上に、当該第2絶縁膜を挟んで上記ゲート電極上に配置される半導体膜を形成する第5工程と、上記開口の上側に、上記第2絶縁膜を挟んで上記基板と対向する容量電極を形成する第6工程と、上記第2絶縁膜上に、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子を形成する第7工程と、を含む。
【0022】
かかる製造方法によれば、(1−2)で示した態様の有機EL装置を好適に製造することができる。
(2−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成される絶縁膜と、各々、ソースが上記基板と接続されたpチャネル型のトランジスタを含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子と、を含む。
【0023】
かかる構成によれば、有機EL素子及び駆動回路に対して電源(電力)を供給する経路の一部として導線性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0024】
好ましくは、上記基板が導電体基板(例えば、ステンレス基板)を含む。
【0025】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0026】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0027】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0028】
基板として導電体基板を採用する場合、当該基板の他方面側に電源が接続されることが好ましい。なお、基板の一方面側と電源とが接続されてもよい。
【0029】
これにより、基板の一方面側における有機EL素子や駆動回路のレイアウトとは無関係に、電源と基板との接続箇所を決めることができる。
【0030】
また、基板の他方面側に電源を接続する場合に、当該電源は、基板の他方面側に点在する複数の箇所で接続されることが好ましい。より好ましくは、基板と電源との接続箇所は、基板の他方面上に等間隔に配置される。
【0031】
これにより、基板面内における電源電位の不均一をより確実に解消できる。
【0032】
好ましくは、上記トランジスタの上記ソースは、上記絶縁膜を貫通する配線を介して上記基板と接続される。
【0033】
配線を介在させることにより、トランジスタの構造やレイアウトを従来から大きく変更することなく、トランジスタのソースと基板との電気的接続を確保できる。
【0034】
(2−2)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成される絶縁膜と、各々、ドレインが上記基板と接続されたnチャネル型のトランジスタを含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのソースと接続され、他方端子が電源と接続される複数の有機エレクトロルミネッセンス素子と、を含む。
【0035】
かかる構成によっても、有機EL素子及び駆動回路に対して電源(電力)を供給する経路の一部として導電性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0036】
好ましくは、上記基板が導電体基板(例えば、ステンレス基板)を含む。
【0037】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0038】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0039】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0040】
基板として導電体基板を採用する場合、当該基板の他方面側に共通グランドが接続されることが好ましい。なお、基板の一方面側と共通グランドとが接続されてもよい。
【0041】
これにより、基板の一方面側における有機EL素子や駆動回路のレイアウトとは無関係に、共通グランドと基板との接続箇所を決めることができる。
【0042】
また、基板の他方面側に共通グランドを接続する場合に、当該共通グランドは、基板の他方面側に点在する複数の箇所で接続されることが好ましい。より好ましくは、基板と共通グランドとの接続箇所は、基板の他方面上に等間隔に配置される。
【0043】
これにより、基板面内における電源電位の不均一をより確実に解消できる。
【0044】
好ましくは、上記トランジスタの上記ドレインは、上記絶縁膜を貫通する配線を介して上記基板と接続される。
【0045】
配線を介在させることにより、トランジスタの構造やレイアウトを従来から大きく変更することなく、トランジスタのドレインと基板との電気的接続を確保できる。
【0046】
(2−3)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の当該一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を上記絶縁膜上に形成する第2工程と、上記トランジスタの一方のソースと上記基板とを接続する配線を形成する第3工程と、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子を、上記駆動回路の各々に対応して上記基板上に形成する第4工程と、を含む。
【0047】
かかる製造方法により、(2−1)で示した態様の有機EL装置を製造することができる。
【0048】
(2−4)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の当該一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を上記絶縁膜上に形成する第2工程と、上記トランジスタのドレインと上記基板とを接続する配線を形成する第3工程と、一方端子が上記トランジスタのソースと接続され、他方端子が電源と接続される有機エレクトロルミネッセンス素子を、上記駆動回路の各々に対応して上記基板上に形成する第4工程と、を含む。
【0049】
かかる製造方法により、(2−2)で示した態様の有機EL装置を製造することができる。
【0050】
(3−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、前記基板の一方面上に形成される絶縁層と、前記絶縁層上に形成されたトランジスタと、有機エレクトロルミネッセンス素子とを有し、前記基板と接続させた画素が、複数形成された画素領域と、前記画素領域の外周に配置され、前記絶縁層中の開口部を介して前記基板と接続される導電性部である電源供給部と、を有することを特徴とする。
【0051】
かかる構成によれば、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を利用することができる。また、上記電源を電源供給部を介して導電性を有する基板に印加することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。また、電源用の配線を基板上に引き回す必要がないため、装置の縮小化もしくは高集積化を図ることができる。電源供給部の配置を工夫することで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0052】
より好ましくは、前記トランジスタは、pチャネル型トランジスタである。これにより、より安定的なpチャネル型トランジスタの飽和領域を用いてトランジスタの駆動を行うことができ、装置特性を向上させることができる。
【0053】
より好ましくは、前記トランジスタの一端は、前記絶縁層中の開口部に配置される導電性膜を介して前記基板と接続される。かかる構成により、より単純な装置構成で、導電性を有する基板を介して各画素に対して電源(電力)を供給することができる。
【0054】
より好ましくは、前記画素は、さらに、その一端が前記トランジスタと接続されたキャパシタを有している。かかる構成により、上記電源が前記キャパシタの一端にも印加され、その画素構成を単純化することができる。
【0055】
より好ましくは、前記エレクトロルミネッセンス装置は、さらに、前記画素を駆動する複数のドライバを有し、前記ドライバは、前記画素領域の外周に配置されている。かかる構成により、各種ドライバにより画素回路の駆動をすることができる。
【0056】
より好ましくは、前記電源供給部は、前記画素領域の外周部に複数設けられている。このように、電源供給部を複数設けることで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0057】
より好ましくは、前記有機ELエレクトロルミネッセンス装置は、さらに、前記トランジスタのゲートと接続された信号線および前記信号線への電位供給部とを有し、前記電源供給部は、前記信号線への電位供給部と並んで配置されている。このように、電源供給部を、信号線への電位供給部と並んで配置することで、外部端子との接続や実装が容易となる。
【0058】
例えば、前記基板は、略矩形状であり、前記電源供給部は、前記基板の四隅に配置されている。このように、電源供給部を基板の四隅に設けることで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0059】
(3−2)本発明に係る有機EL装置は、導電性基板と、前記導電性基板の一方面上に形成される絶縁層と、前記絶縁層上に形成されたトランジスタと、有機エレクトロルミネッセンス素子とを有し、前記基板と接続させた画素が、複数形成された画素領域と、前記導電性基板の他方面に位置する電源供給部とを有する。
【0060】
かかる構成によれば、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を利用することができる。また、上記電源を導電性基板の他方面(画素形成側と逆側の面、裏面)に印加することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。また、電源用の配線を基板上に引き回す必要がないため、装置の縮小化もしくは高集積化を図ることができる。また、導電性基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0061】
(3−3)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の前記一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を前記絶縁膜上に形成する第2工程と、前記トランジスタの一端と前記基板とを接続する配線を形成する第3工程と、前記トランジスタの他端と接続される複数の有機エレクトロルミネッセンス素子を、前記駆動回路の各々に対応して前記基板上に形成する第4工程と、前記複数の駆動回路および有機エレクトロルミネッセンス素子が形成される画素領域の外周に、前記基板の一方面と接続される電源供給部を形成する第5工程と、を含む。
【0062】
かかる方法により、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を有し、また、上記電源を電源供給部を介して導電性を有する基板に印加する有機EL装置を形成することができる。
【0063】
(3−4)本発明に係る有機EL装置の製造方法は、導電性基板の前記一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を前記絶縁膜上に形成する第2工程と、前記トランジスタの一端と前記導電性基板とを接続する配線を形成する第3工程と、前記トランジスタの他端と接続される複数の有機エレクトロルミネッセンス素子を、前記駆動回路の各々に対応して前記導電性基板上に形成する第4工程と、前記導電性基板の他方面の一部と電源供給用配線とを接続する第5工程と、を含む。
【0064】
かかる方法により、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を有し、また、上記電源を導電性基板の他方面(画素形成側と逆側の面、裏面)に印加する有機EL装置を形成することができる。
【0065】
(4)本発明に係る電子機器は、上記有機エレクトロルミネッセンス装置を備える。詳細には、本発明に係る電子機器は、例えば上述した有機EL装置を表示部として備える。ここで、「電子機器」は、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。また、上述した有機EL装置を用いて、例えば印刷装置の感光体を露光するための露光ヘッドを構成してもよい。この場合、有機EL装置は露光用の光を発生する光源として用いられる。
【発明を実施するための最良の形態】
【0066】
以下に、本発明の実施の形態について説明する。
【0067】
<実施の形態1>
図1は、本実施の形態の有機EL装置の基本構造を説明する模式図である。本実施の形態の有機EL装置は、導電性を有する基板10と、この基板10の一方面上に形成された複数の画素部12と、これら複数の画素部に共有される共通電極14と、を含んで構成される。図示のように、基板10と共通電極14との間には電源16が接続される。
【0068】
基板10は、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。基板10の前者の例としては、ガラス基板、石英基板、セラミックス基板等の絶縁体基板の一方面にアルミニウム等の金属膜やインジウム錫酸化物膜(ITO膜)などの導電膜を成膜したものが挙げられる。また、基板10の後者の例としては、ステンレス基板が挙げられる。耐熱性等の要件を鑑みると、基板10はステンレス基板であることが好ましい。なお、絶縁体基板の一方面と他方面の双方に導電膜を設け、それらの導電膜間を電気的に接続したものを基板10として用いてもよい。このような基板は、本実施の形態においては導電体基板と同等の機能を果たす。
【0069】
各画素部12は、有機EL素子とそれを駆動する駆動回路を含んで構成される。共通電極14は、各画素部12の有機EL素子に共有され、当該各有機EL素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施の形態の有機EL装置では、基板10の導電性を利用し、当該基板10を介して各画素部12に対する電力の供給がなされる。
【0070】
図1に示す構成では、基板10の一箇所において、当該基板10と電源16との接続が図られている。このとき、基板10が一方面側にのみ導電性を備える場合には、電源16は基板10の一方面側に接続される。また、基板10が導電体基板である場合には、電源16を基板10の他方面に接続することもできる。それにより、電源16の接続箇所の自由度が高まる。なお、基板10と電源16との接続箇所を複数設けることも好ましい。例えば、図2に示すように、基板10の他方面側に点在する複数の箇所で基板10と電源16との接続を図るとよい。図2に例示するように、基板10と電源16との接続箇所が広範囲に点在することが好ましい。更に、図2に例示するように、基板10と電源16との複数の接続箇所が規則的に(例えば等間隔で)配列されるとより好ましい。それらにより、基板10の面内での電圧降下をより効果的に抑制できる。ここで、基板10に対する電源16の接続箇所とは、電源16の高電位側端子である場合と、電源16の低電位側端子(一般にはグランド側端子)である場合と、のいずれかである。図1及び図2では前者の例が示されている。
【0071】
図3は、本実施の形態の有機EL装置の回路構成例を説明する図である。図示のように有機EL装置は、図中の水平方向(第1方向)に延在する複数の走査線20及びリセット線24と、これらの走査線20等と交差して配列された複数の信号線22と、走査線20と信号線22との各交点に配置される画素回路(駆動回路)30及び有機EL素子32と、を含んで構成される。図示のように、画素回路30に対して節点28を介して電源16から電圧Vsubが供給される。そして、節点28は、上述した導電性の基板10に電気的に接続される。すなわち本実施の形態では、基板10が電源供給経路の一部としての機能を果たす。画素回路30と有機EL素子32を含んで上記の画素部12が構成される。
【0072】
図3に示す画素回路30は、電流制御用トランジスタDR、データ書き込み用トランジスタSW1、データ消去用トランジスタSW2、保持容量Cs、を含んで構成される。電流制御用トランジスタDRは、pチャネル型の電界効果型トランジスタであり、ソースが節点28(基板10との接続箇所)と接続され、ドレインが有機EL素子32の一方端子と接続されている。この駆動回路30に対応して設けられる有機EL素子32は、一方端子が電流制御用トランジスタDRのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタSW1は、ゲートが走査線20に接続され、ソースが信号線22に接続され、ドレインが電流制御用トランジスタDRのゲートに接続されている。データ消去用トランジスタSW2は、ゲートがリセット線24に接続され、ソースがデータ書き込み用トランジスタSW1のドレインに接続され、ドレインが節点28に接続されている。保持容量Csは、電流制御用トランジスタDRのゲートとソースの間に並列に接続されている。
【0073】
図3に示す画素回路30の動作は以下の通りである。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、信号線22を介して電流制御用トランジスタDRのゲートにデータ信号DATAが書き込まれる。節点28及び電流制御用トランジスタDRのソース−ドレイン経路を通じて、データ信号DATAの大きさに応じた電流が電源16から有機EL素子32に供給される。これにより、有機EL素子32がデータ信号DATAの大きさに応じた輝度で発光する。また、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2が選択されている期間には、電流制御用トランジスタDRのゲートの電位がVsubに維持され、電流制御用トランジスタDRのソース−ドレイン間の電位が0ボルトとなるので、電流制御用トランジスタDRはオフ状態となる。それにより、有機EL素子32に電流が供給されなくなり、有機EL素子32は非発光状態となる。図3に示す回路構成では、pチャネル型のトランジスタである電流制御用トランジスタDRのソースが節点28に接続され、電圧Vsubが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。
【0074】
図4は、有機EL装置の他の回路構成例を説明する図である。なお、上述した図3に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路30aはnチャネル型のトランジスタを含んで構成されており、その関係上、上記図3に示した回路と比較して、画素回路30a、有機EL素子32、電源16及びグランドの接続関係が相違している。図示のように、画素回路30aは各節点28を介して共通グランドに接続される。そして、節点28は、上述した導電性の基板10に電気的に接続される。すなわち、基板10が電源供給経路の一部としての機能を果たす。また、各有機EL素子32の一方端子に対して電源16から電圧Vsubが供給される。画素回路30aと有機EL素子32を含んで上記の画素部12が構成される。
【0075】
次に、有機EL装置の構造について、断面図を用いて説明する。
【0076】
図5〜図7は、それぞれ有機EL装置の構造を説明する断面図である。詳細には、図5は、コプレーナ構造のトランジスタを採用した場合の有機EL装置の構造例を示している。図6は、逆スタガード構造のトランジスタを採用した場合の有機EL装置の構造例を示している。図7は、順スタガード構造のトランジスタを採用した場合の有機EL装置の構造例を示している。
【0077】
図5に示す例の有機EL装置は、導電性の基板10の一方面上に、画素回路30又は30aを構成する電流制御用トランジスタDRや保持容量Csなどの回路素子が設けられ、更にその上側に有機EL素子32を設けてられている。なお、図面の都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。以下に、この有機EL装置の構造について更に詳述する。
【0078】
第1絶縁膜50は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口52を有する。第1絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。
【0079】
半導体膜54は、第1絶縁膜50上の所定位置に当該第1絶縁膜50の一部を覆うように形成されている。半導体膜54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。この半導体膜54は、チャネル形成領域66と、その両側に配置されるソースドレイン領域62、64と、を含む。
【0080】
第2絶縁膜56は、第1絶縁膜50上に半導体膜54を覆うように形成されている。また、第2絶縁膜56は、第1絶縁膜50に設けられた開口52を介して基板10の一方面と接する。図示の例では、第2絶縁膜56は、開口52を覆い、かつ開口52内に埋設されている。第2絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。
【0081】
ここで、第1絶縁膜50と第2絶縁膜56との関係について詳述する。まず膜厚に関しては、第2絶縁膜56の膜厚が第1絶縁膜の膜厚よりも小さいことが望ましい。例えば、第1絶縁膜50は200nm〜500nm程度の膜厚とし、第2絶縁膜56は50nm〜100nm程度の膜厚とするとよい。また、誘電率に関しては、第2絶縁膜56の誘電率(比誘電率)が第1絶縁膜50の誘電率(比誘電率)よりも大きいことが望ましい。すなわち、第2絶縁膜56としてはいわゆるhigh−k材料からなる膜が望ましく、第1絶縁膜50としてはいわゆるlow−k材料からなる膜が望ましい。この観点からは、第1絶縁膜50としては、酸化シリコン(SiOx)膜、BSG(SiO2−B2O3)膜などが特に好ましい。また、第2絶縁膜56としては、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、酸化タンタル(Ta2O5)膜、酸化ジルコニウム(ZrO2)膜などが特に好ましい。
【0082】
ゲート電極58は、第2絶縁膜56を挟んで半導体膜54上に形成される。図示の例では、ゲート電極58は、半導体膜54のチャネル形成領域66のほぼ直上に配置されている。このゲート電極58は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。このゲート電極58と、半導体膜54と、第2絶縁膜56の一部(ゲート電極58と半導体膜54に挟まれた部分)と、を含んで、電流制御用トランジスタDRが構成されている。
【0083】
容量電極60は、開口52の上側に形成されており、第2絶縁膜56を挟んで基板10と対向する。この容量電極60は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。この容量電極60と、基板10と、第2絶縁膜56の一部(容量電極60と基板10に挟まれた部分)と、を含んで、保持容量Csが構成されている。
【0084】
第1中間絶縁膜68は、第2絶縁膜56、ゲート電極58、容量電極60を覆うように、基板10上に形成されている。この第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。
【0085】
各配線78、79は、上述した画素回路や走査線、信号線等を構成する。これらの配線78、79は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。配線78は、第1絶縁膜50、第2絶縁膜56及び第1中間絶縁膜68を貫通する開口を介して基板10と電気的に接続されている。また、配線78は、第2絶縁膜56及び第1中間絶縁膜68を貫通する開口を介してソースドレイン領域64と電気的に接続され、かつ第1中間絶縁膜68を貫通する開口を介して容量電極60と電気的に接続されている。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。配線79は、第2絶縁膜56及び第1中間絶縁膜68を開口を介してソースドレイン領域62と電気的に接続される。
【0086】
第2中間絶縁膜80は、各配線78、79を覆うように、基板10上(第1中間絶縁膜68上)に形成されている。この第2中間絶縁膜80としては、上記した第1中間絶縁膜68と同様の材料からなる絶縁膜を用いることができる。
【0087】
画素電極(個別電極)82は、第2中間絶縁膜80上の所定位置に形成されている。また、画素電極82は、第2中間絶縁膜80に形成された開口を介して配線79と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極82は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0088】
隔壁層84は、第2中間絶縁膜80上に形成されており、画素電極82を露出させる開口86を有する。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0089】
発光層88は、隔壁層84の開口86の内部であって上記の画素電極82上に形成されている。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0090】
共通電極90は、発光層88を覆うようにして隔壁層84上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層88からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。この共通電極90と、上記の画素電極82及び発光層88を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極82が配線79を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極90が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極82が配線79を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極90が電源16(図示せず)と接続される。
【0091】
図6に示す例の有機EL装置は、電流制御用トランジスタDRとして逆スタガード構造の薄膜トランジスタを採用したものであり、以下、この有機EL装置の構造について更に詳述する。なお、図6においても都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。
【0092】
第1絶縁膜100は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口102を有する。この第1絶縁膜100は、上記の第1絶縁膜50と同様の絶縁膜からなる。
【0093】
ゲート電極103は、第1絶縁膜100上に形成されており、この第1絶縁膜100の一部を覆う。このゲート電極103は、上記のゲート電極58と同様の材料からなる。
【0094】
配線(電極)104は、一部が開口102の内側に形成され、他の一部が第1絶縁膜100上に形成されており、配線114と基板10との電気的接続を図る。この配線104は、上記のゲート電極58と同様の材料からなる。
【0095】
第2絶縁膜108は、ゲート電極103及び配線104を覆うようにして第1絶縁膜100上に形成されている。また、第2絶縁膜108は、開口102を介して基板10の一方面と接している。この第2絶縁膜108は、ゲート電極103に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極112に対応する箇所が容量素子の構成要素である誘電体層として機能する。第2絶縁膜108は、上記の第2絶縁膜56と同様の材料からなる。
【0096】
なお、本例の有機EL装置においても、第1絶縁膜100と第2絶縁膜108の相互間における膜厚及び誘電率に関する好適条件は、上記した第1絶縁膜50及び第2絶縁膜56の場合と同様である。
【0097】
半導体膜110は、第2絶縁膜108を挟んでゲート電極103を覆うように形成される。この半導体膜110は薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜54と同様の材料からなる。
【0098】
容量電極112は、開口102の上側に形成されており、第2絶縁膜108を挟んで基板10と対向する。この電極112は、上記のゲート電極58と同様の導電性材料からなる。図示の例では、容量電極112と第2絶縁膜108の間にドープ半導体膜111を介在させることにより、両者の良好なオーミックコンタクトを確保している。この容量電極112と、基板10と、第2絶縁膜108の一部(容量電極112と基板10に挟まれた部分)と、を含んで保持容量Csが構成されている。
【0099】
ソースドレイン電極114は、一部が半導体膜110と接し、他の一部が配線104と接するようにして、第2絶縁膜108上に形成されている。ソースドレイン電極116は、一部が半導体膜110と接するようにして、第2絶縁膜108上に形成されている。これらのソースドレイン電極114、116は、上記の容量電極112と同様の材料からなる。図示の例では、ソースドレイン電極114と半導体膜110との間、ソースドレイン電極114と配線104との間、のそれぞれにドープ半導体膜113を介在させることにより、両者の良好なオーミックコンタクトを確保している。同様に、ソースドレイン電極116と半導体膜110との間にドープ半導体膜115を介在させることにより、両者の良好なオーミックコンタクトを確保している。
【0100】
中間絶縁膜117は、各ソースドレイン電極114、116を覆うように、基板10上(第2絶縁膜108上)に形成されている。この中間絶縁膜117は、上記した第1中間絶縁膜68と同様の材料からなる。
【0101】
画素電極118は、中間絶縁膜117上の所定位置に形成されている。また、画素電極118は、中間絶縁膜117に形成された開口を介してソースドレイン電極116と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極118は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極118は、例えばアルミニウム膜などの導電膜を中間絶縁膜117上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0102】
隔壁層120は、中間絶縁膜117上に形成されており、画素電極118を露出させる開口122を有する。この隔壁層120は、上記の隔壁層84と同様の材料からなる。
【0103】
発光層124は、隔壁層120の開口122の内部であって上記の画素電極118上に形成されている。この発光層124は、上記の発光層88と同様の材料からなる。
【0104】
共通電極126は、発光層124を覆うようにして隔壁層120上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層124からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極126が形成される。共通電極126は、上記の共通電極90と同様の材料からなる。この共通電極126と、上記の画素電極118及び発光層124を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極118がソースドレイン電極115を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極126が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極118がソースドレイン電極116を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極126が電源16(図示せず)と接続される。
【0105】
図7に示す例の有機EL装置は、電流制御用トランジスタDRとして順スタガード構造の薄膜トランジスタを採用したものであり、以下、この有機EL装置の構造について更に詳述する。なお、図7においても都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。
【0106】
第1絶縁膜150は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口155を有する。この第1絶縁膜150は、上記の第1絶縁膜50と同様の材料からなる。
【0107】
ソースドレイン電極152は、一部が半導体膜160と接するようにして、第1絶縁膜150上に形成されている。ソースドレイン電極154は、一部が半導体膜160と接し、他の一部が基板10の一方面と接するようにして、第1絶縁膜150上に形成されている。これらのソースドレイン電極152、154は、例えば上記の容量電極112と同様の材料からなる。図示の例では、ソースドレイン電極152と半導体膜160との間にドープ半導体膜151を介在させることにより、両者の良好なオーミックコンタクトを確保している。同様に、ソースドレイン電極154と半導体膜160との間にドープ半導体膜153を介在させることにより、両者の良好なオーミックコンタクトを確保している。
【0108】
半導体膜160は、各ソースドレイン電極152、154に渡るようにして、第1絶縁膜150上に形成されている。この半導体膜160は薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜54と同様の材料からなる。
【0109】
第2絶縁膜162は、各ソースドレイン電極152、154及び半導体膜160を覆うようにして第1絶縁膜100上に形成されている。また、第2絶縁膜162は、開口155を介して基板10の一方面と接している。この第2絶縁膜162は、ゲート電極164に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極166に対応する箇所が容量素子の構成要素である誘電体層として機能する。第2絶縁膜162は、上記の第2絶縁膜56と同様の材料からなる。
【0110】
なお、本例の有機EL装置においても、第1絶縁膜150と第2絶縁膜162の相互間における膜厚及び誘電率に関する好適条件は、上記した第1絶縁膜50及び第2絶縁膜56の場合と同様である。
【0111】
ゲート電極164は、第2絶縁膜162を挟んで半導体膜160上に形成される。このゲート電極164は、例えば上述したゲート電極58と同様の材料からなる。このゲート電極164と、半導体膜160と、第2絶縁膜162の一部(ゲート電極164と半導体膜160に挟まれた部分)と、を含んで、電流制御用トランジスタDRが構成されている。
【0112】
容量電極166は、開口155の上側に形成されており、第2絶縁膜162を挟んで基板10と対向する。この容量電極166は、例えば上記のゲート電極58と同様の材料からなる。この容量電極166と、基板10と、第2絶縁膜162の一部(容量電極166と基板10に挟まれた部分)と、を含んで、保持容量Csが構成されている。
【0113】
中間絶縁膜168は、半導体膜164及び容量電極166を覆うように、基板10上(第2絶縁膜162上)に形成されている。この中間絶縁膜168は、例えば上記した第1中間絶縁膜68と同様の材料からなる。
【0114】
画素電極170は、中間絶縁膜168上の所定位置に形成されている。また、画素電極170は、中間絶縁膜168に形成された開口を介してソースドレイン電極152と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極170は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極170は、例えばアルミニウム膜などの導電膜を中間絶縁膜168上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0115】
隔壁層172は、中間絶縁膜168上に形成されており、画素電極170を露出させる開口174を有する。この隔壁層172は、例えば上記の隔壁層84と同様の材料からなる。
【0116】
発光層176は、隔壁層172の開口174の内部であって上記の画素電極170上に形成されている。この発光層176は、上記の発光層88と同様の材料からなる。
【0117】
共通電極178は、発光層176を覆うようにして隔壁層172上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層176からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極178が形成される。共通電極178は、上記の共通電極90と同様の材料からなる。この共通電極178と、上記の画素電極170及び発光層176を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極170がソースドレイン電極152を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極178が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極170がソースドレイン電極152を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極178が電源16(図示せず)と接続される。
【0118】
本実施の形態にかかる有機EL装置は上述したような構成を備えており、次にこれら本実施の形態の有機EL装置の製造方法について詳細に説明する。
【0119】
図8〜図10は、有機EL装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合(図5参照)について説明する。
【0120】
まず、導電性の基板10の一方面上に第1絶縁膜50を形成する(図8(A))。第1絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。第1絶縁膜50の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法(CVD法)、スパッタリング法などが挙げられる。また、導電性の基板10に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板10の表面に得られる絶縁膜を第1絶縁膜50として用いることもできる。特に、基板10としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を第1絶縁膜50として利用することも好ましい。
【0121】
次に、所定形状(例えば島状)にパターニングされた半導体膜54を形成する(図8(B))。半導体膜54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施の形態では、一例としてポリシリコン膜を用いて半導体膜54を形成する。
【0122】
次に、基板10上の所定位置(図示の例では半導体膜54に近接した位置)に開口(開口)52を形成する(図8(C))。より詳細には、開口52は、第1絶縁膜50を除去して基板10に到達し、基板10の一方面が露出するように形成される。
【0123】
次に、半導体膜54を覆う第2絶縁膜56を基板10上に形成する(図8(D))。この第2絶縁膜56は、第1絶縁膜50に設けられた開口52を介して基板10の一方面と接するように形成される。図示の例では、第2絶縁膜56は、開口52を覆い、かつ開口52内に埋設されている。第2絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。
【0124】
次に、ゲート電極58及び容量電極60を形成する(図9(A))。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。ゲート電極58及び容量電極60は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、ゲート電極58及び容量電極60の形成後、ゲート電極58をマスクとして用いて半導体膜54に対するイオン注入(いわゆる自己整合イオン注入)を行う。それにより、半導体膜54にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜54のゲート電極58の直下にはチャネル形成領域66が形成され、このチャネル形成領域66の両側にソースドレイン領域62、64が形成される。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタDR(図4等参照)として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタSW1、SW2、SW3、SW4として機能する。また、容量電極60と、基板10と、両者間に挟まれた第2絶縁膜56と、によって容量素子が完成する。この容量素子は、上述した保持容量Csとして機能する。
【0125】
次に、ゲート電極58及び容量電極60を覆う第1中間絶縁膜68を基板10上に形成する(図9(B))。第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのSOG膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。
【0126】
次に、基板10上の所定箇所に開口70、72、74、76をそれぞれ形成する(図9(B))。より詳細には、開口70は、ゲート電極58等から構成される薄膜トランジスタに近接した位置に、第1絶縁膜50、第2絶縁膜56、第1中間絶縁膜68を除去して基板10に到達し、基板10の一方面が露出するように形成される。開口72は、第2絶縁膜56、第1中間絶縁膜68を除去してソースドレイン領域62に到達し、ソースドレイン領域62の一方面が露出するように形成される。開口74は、第2絶縁膜56、第1中間絶縁膜68を除去してソースドレイン領域64に到達し、ソースドレイン領域64の一方面が露出するように形成される。開口76は、第1中間絶縁膜68を除去して容量電極60に到達し、容量電極60の一方面が露出するように形成される。
【0127】
次に、各配線78、79及びその他の図示しない電極や配線を形成する(図9(C))。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線78、79等は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線78は、開口70、74、76に渡り、かつ各開口70、74、76に埋設される。この配線78は、開口70を介して基板10と電気的に接続され、開口74を介してソースドレイン領域64と電気的に接続され、かつ開口76を介して容量電極60と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。
【0128】
また、図示のように、配線79は、開口72に埋設され、ソースドレイン領域62と電気的に接続される。なお、基板10としてステンレス基板を用いた場合には、開口70を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板10と配線78との接触不良が生じるおそれがある。この場合には、配線78を形成するのに先立って、真空中で基板10の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。
【0129】
次に、各配線78、79を覆う第2中間絶縁膜80を基板10上に形成する(図9(D))。第2中間絶縁膜80は、上記した第1中間絶縁膜68と同様にして形成することができる。その後、配線79の一部を露出させる開口を形成する。更に、この開口を介して配線79と電気的に接続される画素電極(陽極)82を第2中間絶縁膜80上に形成する。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0130】
次に、画素電極82を露出させる開口86を有する隔壁層84を第2中間絶縁膜80上に形成する(図10(A))。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0131】
次に、開口86の内部の画素電極82上に発光層88を形成する(図10(B))。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層88の形成方法については、蒸着法、塗布法、液滴吐出法(インクジェット法)など種々の公知技術を用いることができる。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0132】
次に、隔壁層84上に、各発光層88に渡って共通電極(陰極)90を形成する(図10(C))。本実施の形態では、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。画素電極82、発光層88及び共通電極90によって有機EL素子が構成される。
【0133】
以上のようにして、図5に示した有機EL装置を製造することができる。
【0134】
次に、本実施の形態の有機EL装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合(図6参照)について説明する。
【0135】
図11〜図13は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0136】
まず、導電性の基板10の一方面上に第1絶縁膜100を形成する(図11(A))。この第1絶縁膜100は、上記の第1絶縁膜50と同様にして形成される。
【0137】
次に、絶縁膜100の所定位置に開口102を形成する(図11(B))。図示のように、この開口101は、基板10の一方面が露出するように形成される。
【0138】
次に、ゲート電極103及び配線104を形成する(図11(C))。ゲート電極103は、第1絶縁膜100上の所定位置に形成される。また、配線106は、一部が開口102内で基板10の一方面と接触するように形成される。
【0139】
次に、ゲート電極103及び配線104を覆う第2絶縁膜108を基板10上に形成する(図11(D))。第2絶縁膜108は、上記の第2絶縁膜56と同様にして形成できる。
【0140】
次に、所定形状(例えば島状)にパターニングされた半導体膜110を形成する(図12(A))。半導体膜110は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜54と同様にして形成できる。
【0141】
次に、基板10上の所定箇所に開口109を形成する(図12(B))。より詳細には、開口109は、ゲート電極103等から構成される薄膜トランジスタに近接した位置に、第2絶縁膜108を除去して配線104に到達し、配線104の一方面が露出するように形成される。
【0142】
次に、容量電極112、ソースドレイン電極114、116を形成する(図12(C))。このとき、各ドープ半導体膜111、113、115も同時形成される。具体的には、第2絶縁膜108上に、ドープ半導体膜及び導電膜を連続成膜し、所定形状にパターニングすることにより、容量電極112、ソースドレイン電極114、116が形成される。より詳細には、ドープ半導体膜111及び容量電極112は、第2絶縁膜108を挟んで基板10と対向するように形成される。ドープ半導体膜113及びソースドレイン電極114は、半導体膜110から配線104に渡り、かつ一部が開口109を介して配線104と接するように形成される。ドープ半導体膜115及びソースドレイン電極116は、半導体膜110と接するように形成される。
【0143】
次に、容量電極112、ソースドレイン電極114、116を覆う中間絶縁膜117を基板10上に形成する(図12(D))。中間絶縁膜117は、上記した第2中間絶縁膜80と同様にして形成することができる。その後、ソースドレイン電極116の一部を露出させる開口を形成する。更に、この開口を介してソースドレイン電極116と電気的に接続される画素電極118を第2中間絶縁膜117上に形成する。
【0144】
次に、画素電極118を露出させる開口122を有する隔壁層120を中間絶縁膜117上に形成する(図13(A))。この隔壁層120は上述した隔壁層84と同様に形成することができる。
【0145】
次に、開口122の内部の画素電極118上に発光層124を形成する(図13(B))。この発光層124は、上述した発光層88と同様に形成することができる。
【0146】
次に、隔壁層120上に、各発光層124に渡って共通電極126を形成する(図13(C))。この共通電極126は上述した共通電極90と同様に形成することができる。
【0147】
以上のようにして、図6に示した有機EL装置を製造することができる。
【0148】
次に、本実施の形態の有機EL装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合(図7参照)について説明する。
【0149】
図14〜図16は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0150】
まず、導電性の基板10の一方面上に絶縁膜150を形成する(図14(A))。この絶縁膜100は、上記の絶縁膜50と同様にして形成される。
【0151】
次に、絶縁膜100の所定位置に開口155を形成する(図14(B))。図示のように、この開口155は、基板10の一方面が露出するように形成される。
【0152】
次に、ソースドレイン電極152、154を形成する(図14(C))。配線154は、その一部が開口155を介して基板10の一方面と接触するように形成される。
【0153】
次に、各ソースドレイン電極152、154を覆う形状のドープ半導体膜151、153を形成する(図14(D))。具体的には、各ドープ半導体膜151、153は、例えば化学気相堆積法(CVD法)やスパッタリング法等の成膜法を用いて基板10上に半導体膜を形成した後に、当該半導体膜を各ソースドレイン電極152、154の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各ソースドレイン電極152、154の表面に液体材料を塗布することによって各ドープ半導体膜151、153を形成することもできる。
【0154】
次に、所定形状(例えば島状)にパターニングされた半導体膜160を形成する(図15(A))。半導体膜160は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜54と同様にして形成できる。本実施の形態では、半導体膜160は、ソースドレイン電極152からソースドレイン電極154に渡って形成される。また、各ドープ半導体膜151、153は、半導体膜160に覆われた部分が残留し、それ以外は半導体膜160の形成時(パターニング時)に除去される。この結果、半導体膜160とソースドレイン電極152の間にドープ半導体膜151が介在し、半導体膜160とソースドレイン電極154の間にドープ半導体膜153が介在する状態となる。
【0155】
次に、各ソースドレイン電極152、154及び半導体膜160を覆う第2絶縁膜162を基板10上に形成する(図15(B))。第2絶縁膜162は、上記の第2絶縁膜56と同様にして形成できる。
【0156】
次に、ゲート電極164及び容量電極166を形成する(図15(C))。具体的には、ゲート電極164は、第2絶縁膜162を挟んで半導体膜160と重なる位置に形成される。容量電極166は、第2絶縁膜162を挟んで基板10と対向する位置に形成される。
【0157】
次に、ゲート電極164及び容量電極166を覆う中間絶縁膜168を基板10上に形成する(図15(D))。中間絶縁膜168は、上記した第2中間絶縁膜80と同様にして形成することができる。
【0158】
次に、ソースドレイン電極152の一部を露出させる開口を形成する。更に、この開口を介してソースドレイン電極152と電気的に接続される画素電極170を中間絶縁膜168上に形成する(図16(A))。
【0159】
次に、画素電極170を露出させる開口174を有する隔壁層172を中間絶縁膜168上に形成する(図16(B))。この隔壁層172は上述した隔壁層84と同様に形成することができる。
【0160】
次に、開口174の内部の画素電極170上に発光層176を形成する(図16(C))。この発光層176は、上述した発光層88と同様に形成することができる。
【0161】
次に、隔壁層172上に、各発光層176に渡って共通電極178を形成する(図17(D))。この共通電極178は上述した共通電極90と同様に形成することができる。
【0162】
以上のようにして、図7に示した有機EL装置を製造することができる。
【0163】
以上のように、上記実施の形態によれば、第1絶縁膜と第2絶縁膜を組み合わせることにより、絶縁膜に要求される機能の分離が図られる。すなわち、第1絶縁膜については、基板とこの基板上に設けられるトランジスタや有機EL素子等との相互間の絶縁を確保しつつ、寄生容量を低減するために適した膜厚や誘電率等の条件を選択することができる。また、第2絶縁膜については、導電性の基板と容量電極との間に挟まれて容量素子を構成するに際し、静電容量をより大きくするために適した膜厚や誘電率等の条件を選択することができる。したがって、容量素子の保持容量の増加と、基板と回路素子等との相互間に生じる寄生容量の低減と、を両立させることが可能となる。
【0164】
<実施の形態2>
次いで、本発明の実施の形態2について説明する。
【0165】
実施の形態1の図1と同様に、本実施の形態の有機EL装置は、導電性を有する基板10と、この基板10の一方面上に形成された複数の画素部12と、これら複数の画素部に共有される共通電極14と、を含んで構成される。図1に示すように、基板10と共通電極14との間には電源16が接続される。
【0166】
基板10は、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。基板10の前者の例としては、ガラス基板、石英基板、セラミックス基板等の絶縁体基板の一方面にアルミニウム膜等の金属膜やインジウム錫酸化物膜(ITO膜)などの導電膜を成膜したものが挙げられる。また、基板10の後者の例としては、ステンレス基板が挙げられる。耐熱性等の要件を鑑みると、基板10はステンレス基板であることが好ましい。なお、絶縁体基板の一方面と他方面の双方に導電膜を設け、それらの導電膜間を電気的に接続したものを基板10として用いてもよい。このような基板は、本実施の形態においては導電体基板と同等の機能を果たす。
【0167】
各画素部12は、有機EL素子とそれを駆動する駆動回路を含んで構成される。共通電極14は、各画素部12の有機EL素子に共有され、当該各有機EL素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施の形態の有機EL装置では、基板10の導電性を利用し、当該基板10を介して各画素部12に対する電力の供給がなされる。
【0168】
図1に示す構成では、基板10の一箇所において、当該基板10と電源16との接続が図られている。このとき、基板10が一方面側にのみ導電性を備える場合には、電源16は基板10の一方面側に接続される。また、基板10が導電体基板である場合には、電源16を基板10の他方面に接続することもできる。それにより、電源16の接続箇所の自由度が高まる。なお、基板10と電源16との接続箇所を複数設けることも好ましい。例えば、実施の形態1の図2と同様に、基板10の他方面側に点在する複数の箇所で基板10と電源16との接続を図るとよい。図2に例示するように、基板10と電源16との接続箇所が広範囲に点在することが好ましい。更に、図2に例示するように、基板10と電源16との複数の接続箇所が規則的に(例えば等間隔で)配列されるとより好ましい。それらにより、基板10の面内での電圧降下をより効果的に抑制できる。ここで、基板10に対する電源16の接続箇所とは、電源16の高電位側端子である場合と、電源16の低電位側端子(一般にはグランド側端子)である場合と、のいずれかである。図2では前者の例が示されている。なお、基板10と電源16との接続については、実施の形態3〜5等においても詳細に説明する。
【0169】
図17は、本実施の形態の有機EL装置の回路構成を説明する図である。図示のように有機EL装置は、図中の水平方向(第1方向)に延在する複数の走査線20及びリセット線24と、これらの走査線20等と交差して配列された複数の信号線22と、走査線20と信号線22との各交点に配置される画素回路(駆動回路)30及び有機EL素子32と、各走査線20及び各リセット線24に制御信号を供給するドライバ34と、各信号線22に制御信号を供給するドライバ36と、を含んで構成される。図示のように、各画素回路30に対して各節点28を介して電源16から電圧Vsubが供給される。そして、各節点28は、上述した導電性の基板10に電気的に接続される。すなわち本実施の形態では、基板10が電源供給経路の一部としての機能を果たす。
【0170】
次いで、画素回路30の構成例を説明する。実施の形態1の図3と同様に、画素回路30は、電流制御用トランジスタDR、データ書き込み用トランジスタSW1、データ消去用トランジスタSW2、保持容量Cs、を含んで構成される。電流制御用トランジスタDRは、pチャネル型の電界効果型トランジスタであり、ソースが節点28(基板10との接続箇所)と接続され、ドレインが有機EL素子32の一方端子と接続されている。この駆動回路30に対応して設けられる有機EL素子32は、一方端子が電流制御用トランジスタDRのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタSW1は、ゲートが走査線20に接続され、ソースが信号線22に接続され、ドレインが電流制御用トランジスタDRのゲートに接続されている。データ消去用トランジスタSW2は、ゲートがリセット線24に接続され、ソースがデータ書き込み用トランジスタSW1のドレインに接続され、ドレインが節点28に接続されている。保持容量Csは、電流制御用トランジスタDRのゲートとソースの間に並列に接続されている。
【0171】
この画素回路(図3参照)30の動作は以下の通りである。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、信号線22を介して電流制御用トランジスタDRのゲートにデータ信号DATAが書き込まれる。節点28及び電流制御用トランジスタDRのソース−ドレイン経路を通じて、データ信号DATAの大きさに応じた電流が電源16から有機EL素子32に供給される。これにより、有機EL素子32がデータ信号DATAの大きさに応じた輝度で発光する。また、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2が選択されている期間には、電流制御用トランジスタDRのゲートの電位がVsubに維持され、電流制御用トランジスタDRのソース−ドレイン間の電位が0ボルトとなるので、電流制御用トランジスタDRはオフ状態となる。それにより、有機EL素子32に電流が供給されなくなり、有機EL素子32は非発光状態となる。図3に示す回路構成では、pチャネル型のトランジスタである電流制御用トランジスタDRのソースが節点28に接続され、電圧Vsubが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。
【0172】
図18は、画素回路30の他の構成例を説明する図である。具体的には、図18に示す画素回路30は、電流制御用トランジスタDRの閾電圧のばらつきを補償することができる回路構成となっている。なお、図3に例示した画素回路30と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図18に例示する画素回路30では、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2及びトランジスタSW3が選択されている期間には、節点(ノード)Gに電流制御用トランジスタDRの閾値電圧が書き込まれる。このとき、電流制御用トランジスタDRはオフ状態となるので、有機EL素子32は非発光状態(消灯状態)となる。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、節点Dにデータ信号DATAの電位が書き込まれる。このとき、保持容量C2、C1との容量結合によって節点Gの電位が決定され、有機EL素子32は発光状態(点灯状態)となる。なお、トランジスタSW4は、配線38を介して供給される制御信号ILLに応じて、有機EL素子32を非発光状態とするときにオフ状態となり、有機EL素子32への電流供給を遮断する機能を果たす。なお、トランジスタSW4及び配線38は省略されてもよい。
【0173】
図19は、有機EL装置の他の回路構成例を説明する図である。なお、上述した図17に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路30aはnチャネル型のトランジスタを含んで構成されており、その関係上、上記図17に示した回路と比較して、画素回路30a、有機EL素子32、電源16及びグランドの接続関係が相違している。図示のように、各画素回路30aは各節点28を介して共通グランドに接続される。そして、各節点28は、上述した導電性の基板10に電気的に接続される。すなわち、基板10が電源供給経路の一部としての機能を果たす。また、各有機EL素子32の一方端子に対して電源16から電圧Vsubが供給される。
【0174】
次いで、画素回路30aの構成例を説明する。本画素回路は、実施の形態1の図4と同様である。なお、上述した図3に示した画素回路30と共通する構成要素については同符号が付されている。それらについての詳細な説明は省略する。図4に例示する画素回路30aでは、電流制御用トランジスタDRとして、nチャネル型の電界効果型トランジスタが用いられている。その関係上、電源16、電流制御用トランジスタDR、有機EL素子32、グランドの接続状態が上記の画素回路30とは異なっている。具体的には、電流制御用トランジスタDRは、ソースが有機EL素子32の一方端子と接続されており、ドレインが節点28と接続されている。有機EL素子32は、他方端子が電源16の高電位側端子と接続されている。
【0175】
図20は、画素回路30aの他の構成例を説明する図である。上述した図18に示した画素回路30と同様に、本例の画素回路30aは、電流制御用トランジスタDRの閾値電圧のばらつきを補償することができる回路構成となっている。なお、図18に例示した画素回路30と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図20に例示する画素回路30aにおいても、電流制御用トランジスタDRとして、nチャネル型の電界効果型トランジスタが用いられている。その関係上、電源16、電流制御用トランジスタDR、有機EL素子32、グランドの接続状態が上記の図18に示した画素回路30とは異なっている。具体的には、電流制御用トランジスタDRは、ソースが有機EL素子32の一方端子と接続されており、ドレインが節点28と接続されている。有機EL素子32は、他方端子が電源16の高電位側端子と接続されている。
【0176】
次に、本実施の形態の有機EL装置の製造方法について詳細に説明する。
【0177】
図21〜図23は、有機EL装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合について説明する。
【0178】
まず、導電性の基板10の一方面上に絶縁膜50を形成する(図21(A))。絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。絶縁膜50の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法(CVD法)、スパッタリング法などが挙げられる。また、導電性の基板10に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板10の表面に得られる絶縁膜を絶縁膜50として用いることもできる。特に、基板10としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を絶縁膜50として利用することも好ましい。
【0179】
次に、所定形状(例えば島状)にパターニングされた半導体膜52、54を形成する(図21(B))。半導体膜52は後に薄膜トランジスタの活性層(チャネル形成領域)となり、半導体膜54は後に容量素子の一方電極となる。各半導体膜52、54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施の形態では、一例としてポリシリコン膜を用いて半導体膜52、54を形成する。
【0180】
次に、各半導体膜52、54を覆う絶縁膜56を基板10上に形成する(図21(C))。この絶縁膜56は、半導体膜52に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、半導体膜54に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。また、各半導体膜52、54の形成後、半導体膜54に対してイオン注入を行う(図21(C))。
【0181】
次に、各電極58、60を形成する(図21(D))。電極58は薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極58」と称する場合もある。また、電極60は後に容量素子の一方電極として機能する。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。各電極58、60は、例えばアルミニウム膜などの導電膜を絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、各電極58、60の形成後、ゲート電極58をマスクとして用いて半導体膜52に対するイオン注入(いわゆる自己整合イオン注入)を行う。それにより、半導体膜52にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜52のゲート電極58の直下にはチャネル形成領域66が形成され、このチャネル形成領域66の両側にソースドレイン領域62、64が形成される。なお、ソースドレイン領域をトランジスタの一端もしくは他端と呼ぶこともある。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタDR(図3等参照)として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタSW1、SW2、SW3、SW4として機能する。また、イオン注入がなされ、導電率が高まった半導体膜54と、電極60と、の間に絶縁膜56が挟まれた箇所に容量素子が完成する。この容量素子は、上述した保持容量Csとして機能する。
【0182】
次に、各電極58、60を覆う第1中間絶縁膜68を基板10上に形成する(図22(A))。第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜、spin on glass膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのSOG膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。
【0183】
次に、基板10上の所定箇所にコンタクトホール70、72、74、76をそれぞれ形成する(図22(B))。より詳細には、コンタクトホール70は、ゲート電極58等から構成される薄膜トランジスタに近接した位置に、絶縁膜50、56、第1中間絶縁膜68を全て除去して基板10に到達し、基板10の一方面が露出するように形成される。コンタクトホール72は、絶縁膜56、第1中間絶縁膜68を全て除去してソースドレイン領域62に到達し、ソースドレイン領域62の一方面が露出するように形成される。コンタクトホール74は、絶縁膜56、第1中間絶縁膜68を全て除去してソースドレイン領域64に到達し、ソースドレイン領域64の一方面が露出するように形成される。コンタクトホール76は、第1中間絶縁膜68を除去して電極60に到達し、電極60の一方面が露出するように形成される。
【0184】
次に、各配線78、79及びその他の図示しない電極や配線を形成する(図22(C))。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線78、79等は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線78は、コンタクトホール70、74、76に渡り、かつ各コンタクトホール70、74、76に埋設される。この配線78は、コンタクトホール70を介して基板10と電気的に接続され、コンタクトホール74を介してソースドレイン領域64と電気的に接続され、かつコンタクトホール76を介して電極60と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。また、保持容量Csの電極60と基板10とが配線78を介して接続された状態となる。従って、かかる構成(工程)によれば、トランジスタや保持容量と基板10に接続を簡単な構成(工程)で図ることができる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。
【0185】
また、図示のように、配線79は、コンタクトホール72に埋設され、ソースドレイン領域62と電気的に接続される。なお、基板10としてステンレス基板を用いた場合には、コンタクトホール70を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板10と配線78との接触不良が生じるおそれがある。この場合には、配線78を形成するのに先立って、真空中で基板10の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。
【0186】
次に、各配線78、79を覆う第2中間絶縁膜80を基板10上に形成する(図22(D))。第2中間絶縁膜80は、上記した第1中間絶縁膜68と同様にして形成することができる。その後、配線79の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線79と電気的に接続される画素電極(陽極)82を第2中間絶縁膜80上に形成する。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極82は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0187】
次に、画素電極82を露出させる開口86を有する隔壁層84を第2中間絶縁膜80上に形成する(図23(A))。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を画素電極82上および第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0188】
次に、開口86の内部の画素電極82上に発光層88を形成する(図23(B))。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層88の形成方法については、蒸着法、塗布法、液滴吐出法(インクジェット法)など種々の公知技術を用いることができる。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0189】
次に、隔壁層84上に、各発光層88に渡って共通電極(陰極)90を形成する(図23(C))。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層88からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。画素電極82、発光層88及び共通電極90によって有機EL素子が構成される。薄膜トランジスタがpチャネル型である場合、この有機EL素子は、一方端子としての画素電極82が配線79を介して薄膜トランジスタのドレインと接続され、他方端子としての共通電極90が共通グランド(図示せず)と接続される。なお、薄膜トランジスタがnチャネル型である場合、この有機EL素子は、一方端子としての画素電極82が配線79を介して薄膜トランジスタのソースと接続され、他方端子としての共通電極90が電源16(図示せず)と接続される。
【0190】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0191】
次に、本実施の形態の有機EL装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【0192】
図24〜図26は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0193】
まず、導電性の基板10の一方面上に絶縁膜100を形成する(図24(A))。この絶縁膜100は、上記の絶縁膜50と同様にして形成される。
【0194】
次に、絶縁膜100の所定位置にコンタクトホール101を形成する(図24(B))。図示のように、このコンタクトホール101は、基板10の一方面が露出するように形成される。
【0195】
次に、電極102、104及び配線106を形成する(図24(C))。電極102は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極102」と称する場合もある。また、電極104は後に容量素子の一方電極として機能する。また、配線106は、基板10の一方面と接触するように形成される。
【0196】
次に、各電極102、104及び配線106を覆う絶縁膜108を基板10上に形成する(図24(D))。この絶縁膜108は、電極(ゲート電極)102に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極104に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜108は、上記の絶縁膜56と同様にして形成できる。
【0197】
次に、所定形状(例えば島状)にパターニングされた半導体膜110を形成する(図25(A))。半導体膜110は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜52、54と同様にして形成できる。
【0198】
次に、基板10上の所定箇所にコンタクトホール111を形成する(図25(B))。より詳細には、コンタクトホール111は、ゲート電極102等から構成される薄膜トランジスタに近接した位置に、絶縁膜108を除去して配線106に到達し、配線106の一方面が露出するように形成される。
【0199】
次に、ドープ半導体膜112及び配線114を連続成膜し、所定形状にパターニングする(図25(C))。より詳細には、ドープ半導体膜112及び配線114は、電極104から電極102に渡り、かつ配線106と電気的に接続されるように形成される。また、半導体膜110の一部(ゲート電極102の上部に該当する領域)が除去される。
【0200】
次に、各配線114を覆う中間絶縁膜116を基板10上に形成する(図25(D))。中間絶縁膜116は、上記した第2中間絶縁膜80と同様にして形成することができる。その後、配線114の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線114と電気的に接続される画素電極(陽極)118を第2中間絶縁膜116上に形成する。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極118は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【0201】
次に、画素電極118を露出させる開口122を有する隔壁層120を第2中間絶縁膜116上に形成する(図26(A))。この隔壁層120は上述した隔壁層84と同様に形成することができる。
【0202】
次に、開口122の内部の画素電極118上に発光層124を形成する(図26(B))。この発光層124は、上述した発光層88と同様に形成することができる。
【0203】
次に、隔壁層120上に、各発光層124に渡って共通電極(陰極)126を形成する(図26(C))。この共通電極126は上述した共通電極90と同様に形成することができる。
【0204】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0205】
次に、本実施の形態の有機EL装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【0206】
図27〜図29は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0207】
まず、導電性の基板10の一方面上に絶縁膜150を形成する(図27(A))。この絶縁膜150は、上記の絶縁膜50と同様にして形成される。
【0208】
次に、絶縁膜150の所定位置にコンタクトホール151を形成する(図27(B))。図示のように、このコンタクトホール151は、基板10の一方面が露出するように形成される。
【0209】
次に、配線152、154を形成する(図27(C))。配線152、154は後に薄膜トランジスタのソースドレイン電極として機能するものである。また、配線154は、その一部がコンタクトホール151を介して基板10の一方面と接触するように形成される。
【0210】
次に、各配線152、154を覆う形状のドープ半導体膜156、158を形成する(図27(D))。具体的には、各ドープ半導体膜156、158は、例えば化学気相堆積法(CVD法)やスパッタリング法等の成膜法を用いて基板10上に半導体膜を形成した後に、当該半導体膜を各配線152、154の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各配線152、154の表面に液体材料を塗布することによって各ドープ半導体膜156、158を形成することもできる。
【0211】
次に、所定形状(例えば島状)にパターニングされた半導体膜160を形成する(図28(A))。半導体膜160は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜52、54と同様にして形成できる。本実施の形態では、半導体膜160は、配線152と配線154に渡って形成される。また、先に形成されたドープ半導体膜156は、半導体膜160の形成時(パターニング時)に併せて除去される。また、ドープ半導体膜158は、半導体膜160に覆われた部分が残留し、それ以外は半導体膜160の形成時(パターニング時)に除去される。この結果、半導体膜160と配線152の間、半導体膜160と配線154の間、にはそれぞれドープ半導体膜158が介在する状態となる。
【0212】
次に、各電極152、154及び半導体膜160を覆う絶縁膜162を基板10上に形成する(図28(B))。この絶縁膜162は、詳細を後述するように、薄膜トランジスタのゲート絶縁膜として機能するとともに、容量素子の構成要素である誘電体層としても機能する。絶縁膜162は、上記の絶縁膜56と同様にして形成できる。
【0213】
次に、電極164、166を形成する(図28(C))。具体的には、電極164は、絶縁膜162を挟んで半導体膜160と重なる位置に形成される。この電極164は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極164」と称する場合もある。電極166は、絶縁膜162を挟んで電極154の一部と重なる位置に形成される。この電極166は後に容量素子の一方電極として機能する。
【0214】
次に、各電極164、166を覆う中間絶縁膜168を基板10上に形成する(図28(D))。中間絶縁膜168は、上記した第2中間絶縁膜80と同様にして形成することができる。
【0215】
次に、配線152の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線152と電気的に接続される画素電極(陽極)170を中間絶縁膜168上に形成する(図29(A))。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極170は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【0216】
次に、画素電極170を露出させる開口174を有する隔壁層172を中間絶縁膜168上に形成する(図29(B))。この隔壁層172は上述した隔壁層84と同様に形成することができる。
【0217】
次に、開口174の内部の画素電極170上に発光層176を形成する(図29(C))。この発光層176は、上述した発光層88と同様に形成することができる。
【0218】
次に、隔壁層172上に、各発光層176に渡って共通電極(陰極)178を形成する(図29(D))。この共通電極178は上述した共通電極90と同様に形成することができる。
【0219】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0220】
以上のように、本実施の形態によれば、有機EL素子及び画素回路(駆動回路)に対して電源(電力)を供給する経路の一部として導電性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0221】
即ち、図30の本実施の形態の効果を説明するための比較のための有機EL素子の要部平面図に示すように、ガラス基板のような絶縁性基板上に例えばコプレーナ型のトランジスタを用いて画素回路を構成する場合、図30に示すように、画素部12の列もしくは行間に電源供給線50aを複数本配置させなければならない。なお、複数の電源供給線50aに共通接続されている共通電源供給線を50bとする。このような場合、共通電源供給線50bから離れた電源供給線50aの位置においては、その配線抵抗によって電位が低下する恐れがある。従って、共通電源供給線50bから離れた位置の画素部12においてEL電極に印加される電位が低下し、その輝度が低下する。また、画素の位置(例えば、共通電源供給線50bと近い画素と遠い画素)によって輝度にばらつきが生じ、安定的な表示を行うことができない。
【0222】
これに対し本実施の形態によれば、前述した、導電性基板を介して画素部12毎に電源を供給することとしたので、電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0223】
<実施の形態3>
実施の形態2においては、導電性基板上に形成される画素回路やそのトランジスタ構成について詳細に説明したが、本実施の形態においては、導電性基板に電源電位を供給する際の外部接続電極(外部端子、パッド)であるEL電源供給用パッド10Pの位置について詳細に説明する。
【0224】
なお、実施の形態1および2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成等について種々の構成を取り得ることは、本実施の形態においても同様である。従って、重複した説明を省略し、本実施の形態においては、上記外部接続電極の位置について詳細に説明する。
【0225】
図31は、本実施の形態の有機EL装置の構成を示す要部平面図であり、図32は、図31のI−I'部の要部断面図である。
【0226】
図31に示すように、導電性基板10には、略矩形のアクティブマトリクス部61が設けられ、このアクティブマトリクス部61には、マトリクス状に画素(駆動回路)が配置される。図17および図19等を参照しながら詳細に説明した通り、アクティブマトリクス部61には、図中の水平方向(第1方向)に延在する複数の走査線(書き込み用走査線)20及びリセット線(消去用走査線)24と、これらの走査線20等と交差して配列された複数の信号線(データ線)22とが配置され、各画素(画素回路(駆動回路)30及び有機EL素子32)は、走査線20と信号線22との各交点に配置される。
【0227】
図31においては、各走査線20に制御信号を供給する書込み用走査ドライバ34Aと、各リセット線24に制御信号を供給する消去用走査ドライバ34Bが、アクティブマトリクス部61の両側であって、y方向に延在する辺に沿ってそれぞれ配置されている。また、各信号線22に制御信号を供給するドライバ(データドライバ)36は、アクティブマトリクス部61のx方向に延在する辺に沿って配置され、この辺と対向する辺側には、各信号線22の端部に信号供給用パッド22Pが配置されている。この信号供給用パッド22Pは、x方向に並んで配置され、その両側には、書込み用走査ドライバ34Aと接続されるパッド34APおよび消去用走査ドライバ34Bと接続されるパッド34BPが配置され、さらにこれらの外側には、EL電源(電圧Vsub)供給用パッド10Pが配置されている。このように、信号供給用パッド22P、パッド34AP、パッド34BP等とEL電源供給用パッド10Pとが並んで配置されている。このように、EL電源供給用パッド10Pと他のパッドを並べて配置することにより外部配線(例えば、フイルムに印刷された外部配線)との接続が容易になる。例えば、外部配線としてフィルムに印刷された配線を用いる場合、配線とパッド(EL電源供給用パッド10Pを含む)とを圧着することにより、容易に実装を行うことができる。
【0228】
図32に示すように、これらのパッド(22P、34BP、10P)は導電性膜よりなり、このうち信号供給用パッド22Pおよびパッド34BP(パッド34APも同様である)は、導電性基板10上に絶縁膜63を介して配置され、EL電源供給用パッド10Pは、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置されている。この絶縁膜63は、例えば、図23(C)に示す複数の絶縁膜(50、56、68、80、84)の内いずれかの膜、もしくはこれらの積層膜である。このように、アクティブマトリクス部61の外周に必要に応じて適宜膜を堆積し、その上部にパッド(22P、34BP等)を形成し、また、その一部を選択的に除去することによりコンタクトホールC1を形成し、その内部および上部に導電性膜を堆積することによりパッド(10P)を形成する。なお、もちろん絶縁膜63を絶縁膜(50、56、68、80、84)とは別に形成してもよい。また、これらのパッドを各種配線層や電極層(例えば78や82)と同層の膜で形成してもよいし、異なる層に別途設けてもよい。このように、本実施の形態においては、実施の形態2等において詳細に説明した画素の形成工程に加え、複数の駆動回路および有機エレクトロルミネッセンス素子が形成されるアクティブマトリクス部61(画素領域)の外周に、導電性基板10と接続されるEL電源供給用パッド10Pを形成する工程を有する。
【0229】
従って、EL電源供給用パッド10Pに電圧Vsubが印加されると導電性基板10を介して各画素(画素回路30、より具体的には画素回路30を構成する保持容量Csや電流制御用トランジスタDRの一端)に電圧Vsubが供給される(図3等参照)。
【0230】
このように、本実施の形態においては、導電性基板10を介して画素毎に電源を供給することとしたので、実施の形態2で詳細に説明したように、電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0231】
また、導電性基板を介して画素毎に電源を供給することで、信号線22の配線間隔(ピッチ)を縮小することができる。また、有機EL装置の縮小化もしくは高集積化を図ることができる。
【0232】
これらの事項を図33を参照しながら説明する。図33は、本実施の形態の効果を説明するための有機EL装置(比較例)の構成を示す要部平面図である。なお、図31等と同じ部位には同一の符号を付しその詳細な説明を省略する。
【0233】
図33に示すように、絶縁性基板70を用いた場合、各画素には、信号線22の他、電源供給線73を接続する必要がある。例えば、図33に示す場合には、信号線22間に電源供給線73が配置されている。従って、これらの配線間隔を所定の距離確保する必要がある。なお、これらの配線を異なる層で形成することにより配線間隔を縮小することも可能であるが、これらの配線と各画素とのコンタクトを取る必要があるため、多層配線としても配線間隔の縮小には限界がある。また、図33においては、電源供給線73の各部における電源電位の不均一を低減するため、配線幅の広い共通電源線73Aをx方向に配置し、この共通電源線73Aからy方向に電源供給線73を配置してある。従って、共通電源線73Aを配置するスペースを確保する必要があり、また、共通電源線73Aと共通電源線73Aとを接続するためのコンタクト部73Cを確保する必要があることから、前述した配線間隔の低減が困難である。なお、73APは、共通電源線用のパッドである。
【0234】
これに対し、本実施の形態によれば、導電性基板10を介して画素毎に電源を供給することとしたので、電源供給線73を配置する必要がないため、信号線22の配線間隔を縮小することができる。例えば、図31と図33を比較した場合、アクティブマトリクス部61のx方向の幅を縮小することができる。また、共通電源線73Aを配置する必要がないため、例えば、図31と図33を比較した場合、アクティブマトリクス部61のy方向の幅を縮小することができる。
【0235】
このように、有機EL装置の縮小化、特に画素領域(表示領域)の外周の面積を小さくすることができる。言い換えれば、狭額化することができる。また、有機EL装置の高集積化を図ることができる。
【0236】
<実施の形態4>
実施の形態3においては、EL電源供給用パッド10Pを、略矩形の導電性基板10の一辺の両端に形成したが、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置している。以下、図面を参照しながら説明する。なお、実施の形態3と同じ部位には同一の符号を付しその詳細な説明を省略する。また、実施の形態2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成として種々の構成を取り得ることは、本実施の形態においても同様である。
【0237】
図34は、本実施の形態の有機EL装置の構成を示す要部平面図であり、図35は、図34のII−II'部の要部断面図である。
【0238】
図34に示すように、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置している。言い換えれば、アクティブマトリクス部61の外周部であって、その四隅近傍にEL電源供給用パッド10Pを配置している。この場合も、実施の形態3と同様に、EL電源供給用パッド10Pは、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置される(図35参照)。従って、EL電源供給用パッド10Pに電圧Vsubが印加されると導電性基板10を介して各画素(画素回路30、より具体的には画素回路30を構成する保持容量Csや電流制御用トランジスタDRの一端)に電圧Vsubが供給される(図3等参照)。
【0239】
このように、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置したので、実施の形態3の効果に加え、導電性基板10の各部位における電位の均一性がより向上する。従って、導電性基板10の電位の面内ばらつきをより低減でき、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0240】
なお、図35においては、EL電源供給用パッド10Pを、導電性基板10の表面(画素形成側)から取り出すため、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置したが、図36に示すように、導電性基板10の裏面にEL電源供給用パッド10Pを配置してもよい。図36は、本実施の形態の有機EL装置の他の構成を示す要部断面図であり、図34のII−II'部に対応する。この場合、コンタクトホールC1の形成工程を省略でき、有機EL装置の製造工程の簡略化を図ることができる。また、このパッド10Pは電源供給用配線と接続される。この電源供給用配線は、例えば、他の実装基板(例えばプリント基板)に配置され、例えば、かかる配線と上記パッド10Pが接触するよう実装基板上に導電性基板10を配置し、実装する。なお、上記パッド10Pの形成を省略し、電源供給用配線と導電性基板10の一部が接触するよう実装基板上に配置し、実装してもよい。このように、本実施の形態においては、実施の形態2等において詳細に説明した画素の形成工程に加え、導電性基板の裏面の一部と電源供給用配線(外部配線)とを接続する工程を有する。かかる構成(工程)により、導電性基板に容易に電源を供給することができる。
【0241】
<実施の形態5>
実施の形態3および4においては、各信号線22に制御信号を供給するドライバ36を、アクティブマトリクス部61のx方向に延在する辺に沿って配置させ、この辺と対向する辺側に、信号供給用パッド22Pを配置したが、本実施の形態においては、ドライバ36とドライバ36に接続されるパッド36Pとを同じ側に配置している。また、EL電源供給用パッド10Pを略矩形状の導電性基板10の各辺に沿って、複数配置している。以下、図面を参照しながら説明する。なお、実施の形態2と同じ部位には同一の符号を付しその詳細な説明を省略する。また、実施の形態2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成等について種々の構成を取り得ることは、本実施の形態においても同様である。
【0242】
図37は、本実施の形態の有機EL装置の構成を示す要部平面図である。図示するように、本実施の形態においては、略矩形の導電性基板10の外周部に沿って複数のEL電源供給用パッド10Pを配置している。言い換えれば、アクティブマトリクス部61の外周部と導電性基板10の端部との間に、導電性基板10の各辺に沿って複数個のEL電源供給用パッド10Pが配置されている。なお、この際、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置し、さらに、そのEL電源供給用パッド10P間に複数のEL電源供給用パッド10P(図37においては、2個)を配置してもよい。また、EL電源供給用パッド10P間が等間隔となるよう調整してもよい。もちろん、他のパッドとの関係でEL電源供給用パッド10Pの位置を調整してもよい。
【0243】
このように、本実施の形態によれば、実施の形態4の効果に加え、導電性基板10の各部位における電位の均一性がより向上する。従って、導電性基板10の電位の面内ばらつきをより低減でき、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0244】
また、本実施の形態においては、ドライバ36とドライバ36に接続されるパッド36Pとを同じ側に配置している。即ち、略矩形の導電性基板20のx方向に延在する辺に沿ってドライバ36を配置し、さらに、その外側にドライバ36に接続されるパッド36Pを配置する。このパッド36Pは、ドライバ36を介して各信号線22に接続される。
【0245】
このように、例えば図33を参照しながら説明した共通電源線73Aの位置にドライバ36を配置することで、レイアウトを最適化し、有機EL装置の縮小化もしくは高集積化を図ってもよい。
【0246】
<実施の形態6>
ここでは、有機EL装置のより詳細な構成やその動作について説明する。図38は、有機EL装置の構成を示す回路図の一例であり、図39は、有機EL装置の動作を示すタイミングチャートである。
【0247】
図38に示すように、アクティブマトリクス部61の周囲には、各走査線20に制御信号を供給する書込み用走査ドライバ34A、各リセット線24に制御信号を供給する消去用走査ドライバ34B、および各信号線22に制御信号を供給するドライバ(データドライバ)36が配置されている。これらと各画素(画素回路30及び有機EL素子32)の接続については、図17および実施の形態1の図3等を参照しながら説明した通りである。
【0248】
なお、VDAT1〜VDATmは、データドライバ36の出力信号を示し、YSEL1〜YSELnは、書き込み用走査ドライバ34Aの出力信号を示し、また、YERS1〜YERSnは、消去用走査ドライバ34Bの出力信号を示す。
【0249】
ここで、書込み用走査ドライバ34Aは、レベルシフタ34A1およびシフトレジスタ34A2を有しており、これらは各種配線により接続されている。シフトレジスタ34A2には、書込み用走査ドライバ用クロック信号CLYS、書込み用走査ドライバ用クロック反転信号XCLYSおよび書込み用走査ドライバ用スタートパルスSPYSが入力される。書込み用走査ドライバ34Aのレベルシフタ34A1により、走査線20(YSEL1〜YSELn)が順次選択され、シフトレジスタ34B2により選択された走査線20の電位が上昇する。
【0250】
消去用走査ドライバ34Bは、レベルシフタ34B1およびシフトレジスタ34B2を有しており、これらは各種配線により接続されている。シフトレジスタ34B2には、消去用走査ドライバ用クロック信号CLYE、書込み用走査ドライバ用クロック反転信号XCLYEおよび書込み用走査ドライバ用スタートパルスSPYEが入力される。消去用走査ドライバ34Bのレベルシフタ34B1によりリセット線24(YERS1〜YERSn)が順次選択され、シフトレジスタ34A2により選択されたリセット線24の電位が上昇する。
【0251】
ドライバ(データドライバ)36は、シフトレジスタ361、第1ラッチ回路362および第2ラッチ回路363を有しており、これらは各種配線により接続されている。シフトレジスタ361には、データドライバ用クロック信号CLX、データドライバ用クロック反転信号XCLXおよびデータドライバ用スタートパルスSPXが入力される。一方、第1ラッチ回路362には、シフトレジスタ361からの信号と、各種データ信号(デジタル電圧信号)VDA、VDB、VDCが入力される。また、第1ラッチ回路362には、ラッチ転送信号LATが入力される。ドライバ(データドライバ)36のシフトレジスタ361により、信号線22(VDAT1〜VDATm)が順次駆動される。
【0252】
なお、図中の信号線20と走査線20の交点に位置する矩形は、画素(画素回路30及び有機EL素子32)を示す。一部、画素の表示を省略してある。
【0253】
次いで、上記有機EL装置の動作について図39を参照しながら説明する。図39において、横方向は時間を示し、縦方向は走査線の選択の様子を示している。図示するように、1フレーム(flame)は、複数のサブフレーム(図39では、4つ)SFにより構成されている。例えば、サブフレームSF1〜SF4の発光時間に重み(変化)をつけ、例えば、各サブフレームの発光時間をSF1:SF2:SF3:SF4=1:2:4:8(4ビット)とすることで、中間調を表現することができる。従って、この場合、4×4=16階調の表示が可能となり、赤(R)緑(G)青(B)の三色でカラー表示をした場合、16階調の3乗である4096色を表現することができる。
【0254】
各サブフレームSF1〜SF4における動作について説明する。まず、選択走査線(YSEL)20がアクティブとなり、発光/非発光を表すデータ信号(VDAT)が信号線22を通じて各画素に書き込まれる。これにより各色の発光/非発光が定まる。次いで、一定時間後、リセット線24(YERS)がアクティブとなり、各画素の発光が停止(消灯)する。このような一連の動作を1フレームの間に複数回(図39では、SF1〜SF4までの4回)繰り返すことにより、かつ、各サブフレームの時間(発光時間)に重み付けを持たせることにより、中間調を表現することができる。
【0255】
このように、上記有機EL装置においては、信号線22にデジタル信号(”1”又は”0”)が供給されることから、例えば、実施の形態1の図3等に示す電流制御用トランジスタDRは、完全なオン状態もしくはオフ状態を取る。従って、図17等からも明確なように、電流制御用トランジスタDRがオン状態となる発光時には、電位Vsubが有機EL素子32に供給される。従って、電位Vsubが不均一であると、その発光の程度に差が生じ、所定の発光輝度を確保できなくなる。さらに、前述の通り、中間調を表現する場合には、発光輝度のばらつきが、色調の階調差より大きくなると、結局のところ所定の色調が表現できなくなる。
【0256】
従って、上記のようなデジタル駆動の有機EL装置、特に、中間調を表現するような駆動方法を採用する場合には、前述の実施の形態2〜5を適用して効果的である。即ち、導電性基板10を介して画素毎に電源を供給することにより有機EL素子の発光輝度の面内分布をより均一にすることができ、所定の色調を表現することができる。また、導電性基板10のパッドの位置を工夫して基板電位の変化を制御することにより有機EL素子の発光輝度の面内分布をより均一にすることができ、所定の色調を表現することができる。
【0257】
なお、本実施の形態においては、デジタル駆動について説明したが、上記実施の形態は、アナログ駆動の有機EL装置に適用しても効果的である。例えば、アナログ駆動の場合には、電位Vsubの電位降下を考慮した設計がなされている。即ち、あらかじめ電位Vsubを高く設定することにより、電位Vsubの電位の変化の影響を受けないよう駆動回路やそれらを構成する素子性能が設定されている。しなしながら、上記実施の形態2〜6を適用することにより電位Vsubの降下を低減できるため、電位Vsubをあらかじめ低く設定することができる。言い換えれば、低電位駆動の有機EL装置を実現することができる。また、有機EL装置の電力消費を低減することができる。
【0258】
なお、上記実施の形態においては、有機EL装置の構成例や駆動例について種々の形態を説明したが、この他、各画素に共通して電位が供給される有機EL素子について、広く適用可能である。即ち、当該電位を導電性基板を介して供給すればよい。
【0259】
<有機EL装置を備えた電子機器の具体例>
次に、上述した有機EL装置を備えた電子機器の具体例について説明する。
【0260】
図40は、有機EL装置を表示部として備えた電子機器の具体例を示す斜視図である。
図40(A)は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1000は、本実施の形態にかかる有機EL装置を用いて構成された表示部1001を備えている。図40(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本実施の形態にかかる有機EL装置を用いて構成された表示部1101を備えている。図40(C)は、電子機器の一例である携帯型情報処理装置1200を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、及び本実施の形態にかかる有機EL装置を用いて構成された表示部1203を備えている。
【0261】
なお、本発明は上述した実施の形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
【図面の簡単な説明】
【0262】
【図1】有機EL装置の基本構造を説明する模式図である。
【図2】有機EL装置の基本構造を説明する模式図である。
【図3】有機EL装置の回路構成例を説明する図である。
【図4】有機EL装置の他の回路構成例を説明する図である。
【図5】有機EL装置の構造を説明する断面図である。
【図6】有機EL装置の構造を説明する断面図である。
【図7】有機EL装置の構造を説明する断面図である。
【図8】有機EL装置の製造方法の一例を説明する工程断面図である。
【図9】有機EL装置の製造方法の一例を説明する工程断面図である。
【図10】有機EL装置の製造方法の一例を説明する工程断面図である。
【図11】有機EL装置の製造方法の一例を説明する工程断面図である。
【図12】有機EL装置の製造方法の一例を説明する工程断面図である。
【図13】有機EL装置の製造方法の一例を説明する工程断面図である。
【図14】有機EL装置の製造方法の一例を説明する工程断面図である。
【図15】有機EL装置の製造方法の一例を説明する工程断面図である。
【図16】有機EL装置の製造方法の一例を説明する工程断面図である。
【図17】実施の形態2の有機EL装置の回路構成を説明する図である。
【図18】実施の形態2の画素回路の他の構成例を説明する図である。
【図19】実施の形態2の有機EL装置の他の回路構成例を説明する図である。
【図20】実施の形態2の画素回路の他の構成例を説明する図である。
【図21】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図22】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図23】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図24】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図25】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図26】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図27】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図28】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図29】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図30】実施の形態2の効果を説明するための比較のための有機EL素子の要部平面図である。
【図31】実施の形態3の有機EL装置の構成を示す要部平面図である。
【図32】図31のI−I'部の要部断面図である。
【図33】実施の形態3の効果を説明するための有機EL装置(比較例)の構成を示す要部平面図である。
【図34】実施の形態4の有機EL装置の構成を示す要部平面図である。
【図35】図34のII−II'部の要部断面図である。
【図36】実施の形態4の有機EL装置の他の構成を示す要部断面図である。
【図37】実施の形態5の有機EL装置の構成を示す要部平面図である。
【図38】有機EL装置の構成を示す回路図の一例である。
【図39】有機EL装置の動作を示すタイミングチャート例である。
【図40】電子機器の具体例を示す斜視図である。
【符号の説明】
【0263】
10…基板、10P…EL電源供給用パッド、12…画素部、14…共通電極、16…電源、20…走査線、22…信号線、22P…信号供給用パッド、24…リセット線、28…節点、30…画素回路、32…有機EL素子、34…ドライバ、34A…書込み用走査ドライバ、34AP…パッド、34A1…レベルシフタ、34A2…シフトレジスタ、34B…消去用走査ドライバパッド、34BP…パッド、34B1…レベルシフタ、34B2…シフトレジスタ、36…ドライバ、36P…パッド、38…配線、50a…電源供給線、50b…共通電源供給線、61…アクティブマトリクス部、63…絶縁膜、73…電源供給線、73A…共通電源線、73AP…パッド、73C…コンタクト部、361…シフトレジスタ、362…第1ラッチ回路、363…第2ラッチ回路、C1…コンタクトホール、DR…電流制御用トランジスタ、SW1…データ書き込み用トランジスタ、SW2…データ消去用トランジスタ、SW3、SW4…トランジスタ
【技術分野】
【0001】
本発明は、基板上に複数の有機エレクトロルミネッセンス(EL)素子が形成された有機EL装置及びその製造方法と、当該有機エレクトロルミネッセンス装置を備える電子機器に関する。
【背景技術】
【0002】
有機EL装置は、主として、回路素子基板と、有機EL素子とを含んで構成される(例えば、特許文献1参照)。回路素子基板は、ガラス基板等の基板と、この基板上に形成された配線と、この配線に接続された画素回路と、を含む。上記の配線には、例えば複数の走査線と、これらの走査線と交差させて配列された複数の信号線及び複数の電源線と、が含まれる。ここで「電源線」とは、有機EL素子に電力を供給するための配線である。上記の画素回路は、走査線と信号線との各交点に配置される。この画素回路は、電源線と有機EL素子の電極(アノード又はカソード)との間に印加された電圧によって有機EL素子を発光させる機能を担う。具体的には、電源線と有機EL素子の電極との間において、画素回路に含まれるトランジスタが有機EL素子と直列に接続される。このトランジスタによって有機EL素子に供給される電流が調整されることにより、有機EL素子を所望の輝度で発光させることができる。
【0003】
(1)上記のような有機EL装置においては、多くの場合、画素回路には、トランジスタに印加される電圧を保持するための保持容量が含まれる。このような保持容量を形成する方法の1つが特開2002−189429号公報(特許文献2)に開示されている。この特許文献2には、金属表面を有する基板と、前記金属表面を有する基板上に形成された絶縁膜と、前記絶縁膜上に形成された画素部とを有し、前記画素部が、TFTと、該TFTと接続する配線とを有しており、保持容量が、前記金属表面を有する基板、前記絶縁膜および前記配線により構成された半導体装置が開示されている。
【0004】
ところで、上記特許文献2によれば、保持容量を大きくする方法として、誘電体として機能する絶縁膜の膜厚を薄くすること、及び容量を形成する領域(面積)を広く確保することが挙げられている。しかし、容量を形成可能な領域は、走査線(ゲート配線)と信号線(ソース配線)に囲まれた範囲内に制限される。従って、保持容量を大きくするためには、絶縁膜の膜厚を薄くすることが有効な手段となる。一方で、絶縁膜を薄くすると、導電性の基板と、絶縁膜上に配置される配線等と、の相互間に、無視できない大きな寄生容量が発生する。これを避けるためには、基板と配線等との間に介在する絶縁膜はより厚い方が望ましい。このため、保持容量をより大きくすることと寄生容量をより小さくすることの2つの要求を同時に満たすことは困難である。
【0005】
また、(2)上記構造の有機EL装置では、1つの電源線に多くの有機EL素子が接続されるので、電源線に比較的大きな電流が流れ、それにより電源線の各箇所で電位降下が生じる。これは有機EL素子が電流駆動型素子であることに起因する。例えば、電源線の一端側から電力が供給されるとすると、電源線の配線抵抗によって電位低下が生じるので、電源線の一端側から遠ざかるほど有機EL素子に供給される電圧が大きく低下する。この電源線における電位降下は、有機EL素子の発光輝度の面内分布に不均一を生じさせる。かかる不都合は有機EL装置が大面積化するほど顕著になる。
【0006】
【特許文献1】特開2005−294629号公報
【特許文献2】特開2002−189429号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
そこで本発明は、(1)保持容量の増加と寄生容量の低減とを両立させることが可能な有機EL装置とその製造方法を提供することを目的とする。
【0008】
また、(2)有機EL素子の発光輝度の面内分布をより均一にすることができる有機EL装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、前記基板の前記一方面上に位置し、第1開口と、第2開口と、第3開口と、を有する第1絶縁膜と、前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、前記画素電極上に位置する発光層と、前記発光層上に位置する共通電極と、前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする。
【0010】
(1−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成されており、上記基板の一方面を部分的に露出させる開口を有する第1絶縁膜と、上記第1絶縁膜上に形成されており、上記第1絶縁膜の一部を覆う半導体膜と、上記第1絶縁膜上に形成されており、上記半導体膜を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜と、上記開口の上側に形成されており、上記第2絶縁膜を挟んで上記基板と対向する容量電極と、上記第2絶縁膜を挟んで上記半導体膜上に形成されるゲート電極と、上記第2絶縁膜上に形成されており、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子と、を含む。
【0011】
(1−2)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成されており、上記基板の一方面を部分的に露出させる開口を有する第1絶縁膜と、上記第1絶縁膜上に形成されており、上記第1絶縁膜の一部を覆うゲート電極と、上記第1絶縁膜上に形成されており、上記ゲート電極を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜と、上記開口の上側に形成されており、上記第2絶縁膜を挟んで上記基板と対向する容量電極と、上記第2絶縁膜を挟んで上記ゲート電極上に形成される半導体膜と、上記第2絶縁膜上に形成されており、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子と、を含む。
【0012】
かかる構成によれば、第1絶縁膜と第2絶縁膜を組み合わせることにより、絶縁膜に要求される機能の分離が図られる。すなわち、第1絶縁膜については、基板とこの基板上に設けられるトランジスタや有機EL素子等との相互間の絶縁を確保しつつ、寄生容量を低減するために適した膜厚や誘電率等の条件を選択することができる。また、第2絶縁膜については、導電性の基板と容量電極との間に挟まれて容量素子を構成するに際し、静電容量をより大きくするために適した膜厚や誘電率等の条件を選択することができる。したがって、容量素子の保持容量の増加と、基板と回路素子等との相互間に生じる寄生容量の低減と、を両立させることが可能となる。
【0013】
上記各態様において、好ましくは、上記第2絶縁膜の膜厚は、上記第1絶縁膜の膜厚よりも小さい。また、好ましくは、上記第2絶縁膜の誘電率は、上記第1絶縁膜の誘電率よりも大きい。
【0014】
これらによれば、導電性の基板と、トランジスタや有機EL素子との絶縁性を十分に確保しつつ、容量素子の静電容量をより大きくすることが可能となる。
【0015】
上記各態様において、好ましくは、上記基板は、導電体基板(例えば、ステンレス基板)を含む。
【0016】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0017】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0018】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0019】
(1−3)本発明に係る有機EL装置の製造方法は、導電性の基板の一方面上に第1絶縁膜を形成する第1工程と、上記第1絶縁膜に、上記基板の一方面を部分的に露出させる開口を形成する第2工程と、上記第1絶縁膜上に、上記第1絶縁膜の一部を覆う半導体膜を形成する第3工程と、上記第1絶縁膜上に、上記半導体膜を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜を形成する第4工程と、上記開口の上側に、上記第2絶縁膜を挟んで上記基板と対向する容量電極を形成する第5工程と、上記第2絶縁膜上に、当該第2絶縁膜を挟んで上記半導体膜上に配置されるゲート電極を形成する第6工程と、上記第2絶縁膜上に、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子を形成する第7工程と、を含む。
【0020】
かかる製造方法によれば、(1−1)で示した態様の有機EL装置を好適に製造することができる。
【0021】
(1−4)本発明に係る有機EL装置の製造方法は、導電性の基板の一方面上に第1絶縁膜を形成する第1工程と、上記第1絶縁膜に、上記基板の一方面を部分的に露出させる開口を形成する第2工程と、上記第1絶縁膜上に、上記第1絶縁膜の一部を覆うゲート電極を形成する第3工程と、上記第1絶縁膜上に、上記ゲート電極を覆い、かつ上記開口を介して上記基板の一方面と接する第2絶縁膜を形成する第4工程と、上記第2絶縁膜上に、当該第2絶縁膜を挟んで上記ゲート電極上に配置される半導体膜を形成する第5工程と、上記開口の上側に、上記第2絶縁膜を挟んで上記基板と対向する容量電極を形成する第6工程と、上記第2絶縁膜上に、上記半導体膜と電気的に接続される有機エレクトロルミネッセンス素子を形成する第7工程と、を含む。
【0022】
かかる製造方法によれば、(1−2)で示した態様の有機EL装置を好適に製造することができる。
(2−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成される絶縁膜と、各々、ソースが上記基板と接続されたpチャネル型のトランジスタを含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子と、を含む。
【0023】
かかる構成によれば、有機EL素子及び駆動回路に対して電源(電力)を供給する経路の一部として導線性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0024】
好ましくは、上記基板が導電体基板(例えば、ステンレス基板)を含む。
【0025】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0026】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0027】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0028】
基板として導電体基板を採用する場合、当該基板の他方面側に電源が接続されることが好ましい。なお、基板の一方面側と電源とが接続されてもよい。
【0029】
これにより、基板の一方面側における有機EL素子や駆動回路のレイアウトとは無関係に、電源と基板との接続箇所を決めることができる。
【0030】
また、基板の他方面側に電源を接続する場合に、当該電源は、基板の他方面側に点在する複数の箇所で接続されることが好ましい。より好ましくは、基板と電源との接続箇所は、基板の他方面上に等間隔に配置される。
【0031】
これにより、基板面内における電源電位の不均一をより確実に解消できる。
【0032】
好ましくは、上記トランジスタの上記ソースは、上記絶縁膜を貫通する配線を介して上記基板と接続される。
【0033】
配線を介在させることにより、トランジスタの構造やレイアウトを従来から大きく変更することなく、トランジスタのソースと基板との電気的接続を確保できる。
【0034】
(2−2)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、上記基板の一方面上に形成される絶縁膜と、各々、ドレインが上記基板と接続されたnチャネル型のトランジスタを含み、上記絶縁膜上に形成される複数の駆動回路と、上記駆動回路の各々に対応して上記基板上に形成され、一方端子が上記トランジスタのソースと接続され、他方端子が電源と接続される複数の有機エレクトロルミネッセンス素子と、を含む。
【0035】
かかる構成によっても、有機EL素子及び駆動回路に対して電源(電力)を供給する経路の一部として導電性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0036】
好ましくは、上記基板が導電体基板(例えば、ステンレス基板)を含む。
【0037】
これにより、本発明に好適な基板が得られる。導電体基板は、比較的に曲げやすい利点や、機械的強度に優れる利点を有する。
【0038】
なお、基板として、絶縁性基板の一方面(又は両面)に導電膜を形成したものを用いてもよい。
【0039】
これにより、ガラス基板や樹脂基板等の絶縁性基板を利用して、本発明に好適な基板を得ることができる。
【0040】
基板として導電体基板を採用する場合、当該基板の他方面側に共通グランドが接続されることが好ましい。なお、基板の一方面側と共通グランドとが接続されてもよい。
【0041】
これにより、基板の一方面側における有機EL素子や駆動回路のレイアウトとは無関係に、共通グランドと基板との接続箇所を決めることができる。
【0042】
また、基板の他方面側に共通グランドを接続する場合に、当該共通グランドは、基板の他方面側に点在する複数の箇所で接続されることが好ましい。より好ましくは、基板と共通グランドとの接続箇所は、基板の他方面上に等間隔に配置される。
【0043】
これにより、基板面内における電源電位の不均一をより確実に解消できる。
【0044】
好ましくは、上記トランジスタの上記ドレインは、上記絶縁膜を貫通する配線を介して上記基板と接続される。
【0045】
配線を介在させることにより、トランジスタの構造やレイアウトを従来から大きく変更することなく、トランジスタのドレインと基板との電気的接続を確保できる。
【0046】
(2−3)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の当該一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を上記絶縁膜上に形成する第2工程と、上記トランジスタの一方のソースと上記基板とを接続する配線を形成する第3工程と、一方端子が上記トランジスタのドレインと接続され、他方端子が共通グランドと接続される複数の有機エレクトロルミネッセンス素子を、上記駆動回路の各々に対応して上記基板上に形成する第4工程と、を含む。
【0047】
かかる製造方法により、(2−1)で示した態様の有機EL装置を製造することができる。
【0048】
(2−4)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の当該一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を上記絶縁膜上に形成する第2工程と、上記トランジスタのドレインと上記基板とを接続する配線を形成する第3工程と、一方端子が上記トランジスタのソースと接続され、他方端子が電源と接続される有機エレクトロルミネッセンス素子を、上記駆動回路の各々に対応して上記基板上に形成する第4工程と、を含む。
【0049】
かかる製造方法により、(2−2)で示した態様の有機EL装置を製造することができる。
【0050】
(3−1)本発明に係る有機EL装置は、少なくとも一方面に導電性を有する基板と、前記基板の一方面上に形成される絶縁層と、前記絶縁層上に形成されたトランジスタと、有機エレクトロルミネッセンス素子とを有し、前記基板と接続させた画素が、複数形成された画素領域と、前記画素領域の外周に配置され、前記絶縁層中の開口部を介して前記基板と接続される導電性部である電源供給部と、を有することを特徴とする。
【0051】
かかる構成によれば、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を利用することができる。また、上記電源を電源供給部を介して導電性を有する基板に印加することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。また、電源用の配線を基板上に引き回す必要がないため、装置の縮小化もしくは高集積化を図ることができる。電源供給部の配置を工夫することで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0052】
より好ましくは、前記トランジスタは、pチャネル型トランジスタである。これにより、より安定的なpチャネル型トランジスタの飽和領域を用いてトランジスタの駆動を行うことができ、装置特性を向上させることができる。
【0053】
より好ましくは、前記トランジスタの一端は、前記絶縁層中の開口部に配置される導電性膜を介して前記基板と接続される。かかる構成により、より単純な装置構成で、導電性を有する基板を介して各画素に対して電源(電力)を供給することができる。
【0054】
より好ましくは、前記画素は、さらに、その一端が前記トランジスタと接続されたキャパシタを有している。かかる構成により、上記電源が前記キャパシタの一端にも印加され、その画素構成を単純化することができる。
【0055】
より好ましくは、前記エレクトロルミネッセンス装置は、さらに、前記画素を駆動する複数のドライバを有し、前記ドライバは、前記画素領域の外周に配置されている。かかる構成により、各種ドライバにより画素回路の駆動をすることができる。
【0056】
より好ましくは、前記電源供給部は、前記画素領域の外周部に複数設けられている。このように、電源供給部を複数設けることで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0057】
より好ましくは、前記有機ELエレクトロルミネッセンス装置は、さらに、前記トランジスタのゲートと接続された信号線および前記信号線への電位供給部とを有し、前記電源供給部は、前記信号線への電位供給部と並んで配置されている。このように、電源供給部を、信号線への電位供給部と並んで配置することで、外部端子との接続や実装が容易となる。
【0058】
例えば、前記基板は、略矩形状であり、前記電源供給部は、前記基板の四隅に配置されている。このように、電源供給部を基板の四隅に設けることで、導電性を有する基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0059】
(3−2)本発明に係る有機EL装置は、導電性基板と、前記導電性基板の一方面上に形成される絶縁層と、前記絶縁層上に形成されたトランジスタと、有機エレクトロルミネッセンス素子とを有し、前記基板と接続させた画素が、複数形成された画素領域と、前記導電性基板の他方面に位置する電源供給部とを有する。
【0060】
かかる構成によれば、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を利用することができる。また、上記電源を導電性基板の他方面(画素形成側と逆側の面、裏面)に印加することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。また、電源用の配線を基板上に引き回す必要がないため、装置の縮小化もしくは高集積化を図ることができる。また、導電性基板の電位の面内ばらつきを低減でき、有機EL素子の発光輝度の面内分布をさらに均一化することができる。
【0061】
(3−3)本発明に係る有機EL装置の製造方法は、少なくとも一方面に導電性を有する基板の前記一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を前記絶縁膜上に形成する第2工程と、前記トランジスタの一端と前記基板とを接続する配線を形成する第3工程と、前記トランジスタの他端と接続される複数の有機エレクトロルミネッセンス素子を、前記駆動回路の各々に対応して前記基板上に形成する第4工程と、前記複数の駆動回路および有機エレクトロルミネッセンス素子が形成される画素領域の外周に、前記基板の一方面と接続される電源供給部を形成する第5工程と、を含む。
【0062】
かかる方法により、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を有し、また、上記電源を電源供給部を介して導電性を有する基板に印加する有機EL装置を形成することができる。
【0063】
(3−4)本発明に係る有機EL装置の製造方法は、導電性基板の前記一方面上に絶縁膜を形成する第1工程と、各々が少なくとも1つのトランジスタを含む複数の駆動回路を前記絶縁膜上に形成する第2工程と、前記トランジスタの一端と前記導電性基板とを接続する配線を形成する第3工程と、前記トランジスタの他端と接続される複数の有機エレクトロルミネッセンス素子を、前記駆動回路の各々に対応して前記導電性基板上に形成する第4工程と、前記導電性基板の他方面の一部と電源供給用配線とを接続する第5工程と、を含む。
【0064】
かかる方法により、画素に対して電源(電力)を供給する経路の一部として導電性を有する基板を有し、また、上記電源を導電性基板の他方面(画素形成側と逆側の面、裏面)に印加する有機EL装置を形成することができる。
【0065】
(4)本発明に係る電子機器は、上記有機エレクトロルミネッセンス装置を備える。詳細には、本発明に係る電子機器は、例えば上述した有機EL装置を表示部として備える。ここで、「電子機器」は、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。また、上述した有機EL装置を用いて、例えば印刷装置の感光体を露光するための露光ヘッドを構成してもよい。この場合、有機EL装置は露光用の光を発生する光源として用いられる。
【発明を実施するための最良の形態】
【0066】
以下に、本発明の実施の形態について説明する。
【0067】
<実施の形態1>
図1は、本実施の形態の有機EL装置の基本構造を説明する模式図である。本実施の形態の有機EL装置は、導電性を有する基板10と、この基板10の一方面上に形成された複数の画素部12と、これら複数の画素部に共有される共通電極14と、を含んで構成される。図示のように、基板10と共通電極14との間には電源16が接続される。
【0068】
基板10は、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。基板10の前者の例としては、ガラス基板、石英基板、セラミックス基板等の絶縁体基板の一方面にアルミニウム等の金属膜やインジウム錫酸化物膜(ITO膜)などの導電膜を成膜したものが挙げられる。また、基板10の後者の例としては、ステンレス基板が挙げられる。耐熱性等の要件を鑑みると、基板10はステンレス基板であることが好ましい。なお、絶縁体基板の一方面と他方面の双方に導電膜を設け、それらの導電膜間を電気的に接続したものを基板10として用いてもよい。このような基板は、本実施の形態においては導電体基板と同等の機能を果たす。
【0069】
各画素部12は、有機EL素子とそれを駆動する駆動回路を含んで構成される。共通電極14は、各画素部12の有機EL素子に共有され、当該各有機EL素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施の形態の有機EL装置では、基板10の導電性を利用し、当該基板10を介して各画素部12に対する電力の供給がなされる。
【0070】
図1に示す構成では、基板10の一箇所において、当該基板10と電源16との接続が図られている。このとき、基板10が一方面側にのみ導電性を備える場合には、電源16は基板10の一方面側に接続される。また、基板10が導電体基板である場合には、電源16を基板10の他方面に接続することもできる。それにより、電源16の接続箇所の自由度が高まる。なお、基板10と電源16との接続箇所を複数設けることも好ましい。例えば、図2に示すように、基板10の他方面側に点在する複数の箇所で基板10と電源16との接続を図るとよい。図2に例示するように、基板10と電源16との接続箇所が広範囲に点在することが好ましい。更に、図2に例示するように、基板10と電源16との複数の接続箇所が規則的に(例えば等間隔で)配列されるとより好ましい。それらにより、基板10の面内での電圧降下をより効果的に抑制できる。ここで、基板10に対する電源16の接続箇所とは、電源16の高電位側端子である場合と、電源16の低電位側端子(一般にはグランド側端子)である場合と、のいずれかである。図1及び図2では前者の例が示されている。
【0071】
図3は、本実施の形態の有機EL装置の回路構成例を説明する図である。図示のように有機EL装置は、図中の水平方向(第1方向)に延在する複数の走査線20及びリセット線24と、これらの走査線20等と交差して配列された複数の信号線22と、走査線20と信号線22との各交点に配置される画素回路(駆動回路)30及び有機EL素子32と、を含んで構成される。図示のように、画素回路30に対して節点28を介して電源16から電圧Vsubが供給される。そして、節点28は、上述した導電性の基板10に電気的に接続される。すなわち本実施の形態では、基板10が電源供給経路の一部としての機能を果たす。画素回路30と有機EL素子32を含んで上記の画素部12が構成される。
【0072】
図3に示す画素回路30は、電流制御用トランジスタDR、データ書き込み用トランジスタSW1、データ消去用トランジスタSW2、保持容量Cs、を含んで構成される。電流制御用トランジスタDRは、pチャネル型の電界効果型トランジスタであり、ソースが節点28(基板10との接続箇所)と接続され、ドレインが有機EL素子32の一方端子と接続されている。この駆動回路30に対応して設けられる有機EL素子32は、一方端子が電流制御用トランジスタDRのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタSW1は、ゲートが走査線20に接続され、ソースが信号線22に接続され、ドレインが電流制御用トランジスタDRのゲートに接続されている。データ消去用トランジスタSW2は、ゲートがリセット線24に接続され、ソースがデータ書き込み用トランジスタSW1のドレインに接続され、ドレインが節点28に接続されている。保持容量Csは、電流制御用トランジスタDRのゲートとソースの間に並列に接続されている。
【0073】
図3に示す画素回路30の動作は以下の通りである。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、信号線22を介して電流制御用トランジスタDRのゲートにデータ信号DATAが書き込まれる。節点28及び電流制御用トランジスタDRのソース−ドレイン経路を通じて、データ信号DATAの大きさに応じた電流が電源16から有機EL素子32に供給される。これにより、有機EL素子32がデータ信号DATAの大きさに応じた輝度で発光する。また、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2が選択されている期間には、電流制御用トランジスタDRのゲートの電位がVsubに維持され、電流制御用トランジスタDRのソース−ドレイン間の電位が0ボルトとなるので、電流制御用トランジスタDRはオフ状態となる。それにより、有機EL素子32に電流が供給されなくなり、有機EL素子32は非発光状態となる。図3に示す回路構成では、pチャネル型のトランジスタである電流制御用トランジスタDRのソースが節点28に接続され、電圧Vsubが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。
【0074】
図4は、有機EL装置の他の回路構成例を説明する図である。なお、上述した図3に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路30aはnチャネル型のトランジスタを含んで構成されており、その関係上、上記図3に示した回路と比較して、画素回路30a、有機EL素子32、電源16及びグランドの接続関係が相違している。図示のように、画素回路30aは各節点28を介して共通グランドに接続される。そして、節点28は、上述した導電性の基板10に電気的に接続される。すなわち、基板10が電源供給経路の一部としての機能を果たす。また、各有機EL素子32の一方端子に対して電源16から電圧Vsubが供給される。画素回路30aと有機EL素子32を含んで上記の画素部12が構成される。
【0075】
次に、有機EL装置の構造について、断面図を用いて説明する。
【0076】
図5〜図7は、それぞれ有機EL装置の構造を説明する断面図である。詳細には、図5は、コプレーナ構造のトランジスタを採用した場合の有機EL装置の構造例を示している。図6は、逆スタガード構造のトランジスタを採用した場合の有機EL装置の構造例を示している。図7は、順スタガード構造のトランジスタを採用した場合の有機EL装置の構造例を示している。
【0077】
図5に示す例の有機EL装置は、導電性の基板10の一方面上に、画素回路30又は30aを構成する電流制御用トランジスタDRや保持容量Csなどの回路素子が設けられ、更にその上側に有機EL素子32を設けてられている。なお、図面の都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。以下に、この有機EL装置の構造について更に詳述する。
【0078】
第1絶縁膜50は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口52を有する。第1絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。
【0079】
半導体膜54は、第1絶縁膜50上の所定位置に当該第1絶縁膜50の一部を覆うように形成されている。半導体膜54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。この半導体膜54は、チャネル形成領域66と、その両側に配置されるソースドレイン領域62、64と、を含む。
【0080】
第2絶縁膜56は、第1絶縁膜50上に半導体膜54を覆うように形成されている。また、第2絶縁膜56は、第1絶縁膜50に設けられた開口52を介して基板10の一方面と接する。図示の例では、第2絶縁膜56は、開口52を覆い、かつ開口52内に埋設されている。第2絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。
【0081】
ここで、第1絶縁膜50と第2絶縁膜56との関係について詳述する。まず膜厚に関しては、第2絶縁膜56の膜厚が第1絶縁膜の膜厚よりも小さいことが望ましい。例えば、第1絶縁膜50は200nm〜500nm程度の膜厚とし、第2絶縁膜56は50nm〜100nm程度の膜厚とするとよい。また、誘電率に関しては、第2絶縁膜56の誘電率(比誘電率)が第1絶縁膜50の誘電率(比誘電率)よりも大きいことが望ましい。すなわち、第2絶縁膜56としてはいわゆるhigh−k材料からなる膜が望ましく、第1絶縁膜50としてはいわゆるlow−k材料からなる膜が望ましい。この観点からは、第1絶縁膜50としては、酸化シリコン(SiOx)膜、BSG(SiO2−B2O3)膜などが特に好ましい。また、第2絶縁膜56としては、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、酸化タンタル(Ta2O5)膜、酸化ジルコニウム(ZrO2)膜などが特に好ましい。
【0082】
ゲート電極58は、第2絶縁膜56を挟んで半導体膜54上に形成される。図示の例では、ゲート電極58は、半導体膜54のチャネル形成領域66のほぼ直上に配置されている。このゲート電極58は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。このゲート電極58と、半導体膜54と、第2絶縁膜56の一部(ゲート電極58と半導体膜54に挟まれた部分)と、を含んで、電流制御用トランジスタDRが構成されている。
【0083】
容量電極60は、開口52の上側に形成されており、第2絶縁膜56を挟んで基板10と対向する。この容量電極60は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。この容量電極60と、基板10と、第2絶縁膜56の一部(容量電極60と基板10に挟まれた部分)と、を含んで、保持容量Csが構成されている。
【0084】
第1中間絶縁膜68は、第2絶縁膜56、ゲート電極58、容量電極60を覆うように、基板10上に形成されている。この第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。
【0085】
各配線78、79は、上述した画素回路や走査線、信号線等を構成する。これらの配線78、79は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。配線78は、第1絶縁膜50、第2絶縁膜56及び第1中間絶縁膜68を貫通する開口を介して基板10と電気的に接続されている。また、配線78は、第2絶縁膜56及び第1中間絶縁膜68を貫通する開口を介してソースドレイン領域64と電気的に接続され、かつ第1中間絶縁膜68を貫通する開口を介して容量電極60と電気的に接続されている。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。配線79は、第2絶縁膜56及び第1中間絶縁膜68を開口を介してソースドレイン領域62と電気的に接続される。
【0086】
第2中間絶縁膜80は、各配線78、79を覆うように、基板10上(第1中間絶縁膜68上)に形成されている。この第2中間絶縁膜80としては、上記した第1中間絶縁膜68と同様の材料からなる絶縁膜を用いることができる。
【0087】
画素電極(個別電極)82は、第2中間絶縁膜80上の所定位置に形成されている。また、画素電極82は、第2中間絶縁膜80に形成された開口を介して配線79と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極82は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0088】
隔壁層84は、第2中間絶縁膜80上に形成されており、画素電極82を露出させる開口86を有する。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0089】
発光層88は、隔壁層84の開口86の内部であって上記の画素電極82上に形成されている。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0090】
共通電極90は、発光層88を覆うようにして隔壁層84上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層88からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。この共通電極90と、上記の画素電極82及び発光層88を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極82が配線79を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極90が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極82が配線79を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極90が電源16(図示せず)と接続される。
【0091】
図6に示す例の有機EL装置は、電流制御用トランジスタDRとして逆スタガード構造の薄膜トランジスタを採用したものであり、以下、この有機EL装置の構造について更に詳述する。なお、図6においても都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。
【0092】
第1絶縁膜100は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口102を有する。この第1絶縁膜100は、上記の第1絶縁膜50と同様の絶縁膜からなる。
【0093】
ゲート電極103は、第1絶縁膜100上に形成されており、この第1絶縁膜100の一部を覆う。このゲート電極103は、上記のゲート電極58と同様の材料からなる。
【0094】
配線(電極)104は、一部が開口102の内側に形成され、他の一部が第1絶縁膜100上に形成されており、配線114と基板10との電気的接続を図る。この配線104は、上記のゲート電極58と同様の材料からなる。
【0095】
第2絶縁膜108は、ゲート電極103及び配線104を覆うようにして第1絶縁膜100上に形成されている。また、第2絶縁膜108は、開口102を介して基板10の一方面と接している。この第2絶縁膜108は、ゲート電極103に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極112に対応する箇所が容量素子の構成要素である誘電体層として機能する。第2絶縁膜108は、上記の第2絶縁膜56と同様の材料からなる。
【0096】
なお、本例の有機EL装置においても、第1絶縁膜100と第2絶縁膜108の相互間における膜厚及び誘電率に関する好適条件は、上記した第1絶縁膜50及び第2絶縁膜56の場合と同様である。
【0097】
半導体膜110は、第2絶縁膜108を挟んでゲート電極103を覆うように形成される。この半導体膜110は薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜54と同様の材料からなる。
【0098】
容量電極112は、開口102の上側に形成されており、第2絶縁膜108を挟んで基板10と対向する。この電極112は、上記のゲート電極58と同様の導電性材料からなる。図示の例では、容量電極112と第2絶縁膜108の間にドープ半導体膜111を介在させることにより、両者の良好なオーミックコンタクトを確保している。この容量電極112と、基板10と、第2絶縁膜108の一部(容量電極112と基板10に挟まれた部分)と、を含んで保持容量Csが構成されている。
【0099】
ソースドレイン電極114は、一部が半導体膜110と接し、他の一部が配線104と接するようにして、第2絶縁膜108上に形成されている。ソースドレイン電極116は、一部が半導体膜110と接するようにして、第2絶縁膜108上に形成されている。これらのソースドレイン電極114、116は、上記の容量電極112と同様の材料からなる。図示の例では、ソースドレイン電極114と半導体膜110との間、ソースドレイン電極114と配線104との間、のそれぞれにドープ半導体膜113を介在させることにより、両者の良好なオーミックコンタクトを確保している。同様に、ソースドレイン電極116と半導体膜110との間にドープ半導体膜115を介在させることにより、両者の良好なオーミックコンタクトを確保している。
【0100】
中間絶縁膜117は、各ソースドレイン電極114、116を覆うように、基板10上(第2絶縁膜108上)に形成されている。この中間絶縁膜117は、上記した第1中間絶縁膜68と同様の材料からなる。
【0101】
画素電極118は、中間絶縁膜117上の所定位置に形成されている。また、画素電極118は、中間絶縁膜117に形成された開口を介してソースドレイン電極116と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極118は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極118は、例えばアルミニウム膜などの導電膜を中間絶縁膜117上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0102】
隔壁層120は、中間絶縁膜117上に形成されており、画素電極118を露出させる開口122を有する。この隔壁層120は、上記の隔壁層84と同様の材料からなる。
【0103】
発光層124は、隔壁層120の開口122の内部であって上記の画素電極118上に形成されている。この発光層124は、上記の発光層88と同様の材料からなる。
【0104】
共通電極126は、発光層124を覆うようにして隔壁層120上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層124からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極126が形成される。共通電極126は、上記の共通電極90と同様の材料からなる。この共通電極126と、上記の画素電極118及び発光層124を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極118がソースドレイン電極115を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極126が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極118がソースドレイン電極116を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極126が電源16(図示せず)と接続される。
【0105】
図7に示す例の有機EL装置は、電流制御用トランジスタDRとして順スタガード構造の薄膜トランジスタを採用したものであり、以下、この有機EL装置の構造について更に詳述する。なお、図7においても都合上、データ書き込み用トランジスタSW1やデータ消去用トランジスタSW2は図示が省略されている。
【0106】
第1絶縁膜150は、基板10の一方面上に形成されており、この基板10の一方面を部分的に露出させる開口155を有する。この第1絶縁膜150は、上記の第1絶縁膜50と同様の材料からなる。
【0107】
ソースドレイン電極152は、一部が半導体膜160と接するようにして、第1絶縁膜150上に形成されている。ソースドレイン電極154は、一部が半導体膜160と接し、他の一部が基板10の一方面と接するようにして、第1絶縁膜150上に形成されている。これらのソースドレイン電極152、154は、例えば上記の容量電極112と同様の材料からなる。図示の例では、ソースドレイン電極152と半導体膜160との間にドープ半導体膜151を介在させることにより、両者の良好なオーミックコンタクトを確保している。同様に、ソースドレイン電極154と半導体膜160との間にドープ半導体膜153を介在させることにより、両者の良好なオーミックコンタクトを確保している。
【0108】
半導体膜160は、各ソースドレイン電極152、154に渡るようにして、第1絶縁膜150上に形成されている。この半導体膜160は薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜54と同様の材料からなる。
【0109】
第2絶縁膜162は、各ソースドレイン電極152、154及び半導体膜160を覆うようにして第1絶縁膜100上に形成されている。また、第2絶縁膜162は、開口155を介して基板10の一方面と接している。この第2絶縁膜162は、ゲート電極164に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極166に対応する箇所が容量素子の構成要素である誘電体層として機能する。第2絶縁膜162は、上記の第2絶縁膜56と同様の材料からなる。
【0110】
なお、本例の有機EL装置においても、第1絶縁膜150と第2絶縁膜162の相互間における膜厚及び誘電率に関する好適条件は、上記した第1絶縁膜50及び第2絶縁膜56の場合と同様である。
【0111】
ゲート電極164は、第2絶縁膜162を挟んで半導体膜160上に形成される。このゲート電極164は、例えば上述したゲート電極58と同様の材料からなる。このゲート電極164と、半導体膜160と、第2絶縁膜162の一部(ゲート電極164と半導体膜160に挟まれた部分)と、を含んで、電流制御用トランジスタDRが構成されている。
【0112】
容量電極166は、開口155の上側に形成されており、第2絶縁膜162を挟んで基板10と対向する。この容量電極166は、例えば上記のゲート電極58と同様の材料からなる。この容量電極166と、基板10と、第2絶縁膜162の一部(容量電極166と基板10に挟まれた部分)と、を含んで、保持容量Csが構成されている。
【0113】
中間絶縁膜168は、半導体膜164及び容量電極166を覆うように、基板10上(第2絶縁膜162上)に形成されている。この中間絶縁膜168は、例えば上記した第1中間絶縁膜68と同様の材料からなる。
【0114】
画素電極170は、中間絶縁膜168上の所定位置に形成されている。また、画素電極170は、中間絶縁膜168に形成された開口を介してソースドレイン電極152と電気的に接続されている。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極170は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極170は、例えばアルミニウム膜などの導電膜を中間絶縁膜168上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0115】
隔壁層172は、中間絶縁膜168上に形成されており、画素電極170を露出させる開口174を有する。この隔壁層172は、例えば上記の隔壁層84と同様の材料からなる。
【0116】
発光層176は、隔壁層172の開口174の内部であって上記の画素電極170上に形成されている。この発光層176は、上記の発光層88と同様の材料からなる。
【0117】
共通電極178は、発光層176を覆うようにして隔壁層172上に形成されている。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層176からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極178が形成される。共通電極178は、上記の共通電極90と同様の材料からなる。この共通電極178と、上記の画素電極170及び発光層176を含んで有機EL素子32が構成される。薄膜トランジスタDRがpチャネル型である場合、この有機EL素子32は、一方端子としての画素電極170がソースドレイン電極152を介して薄膜トランジスタDRのドレインと接続され、他方端子としての共通電極178が共通グランド(図示せず)と接続される。なお、薄膜トランジスタDRがnチャネル型である場合、この有機EL素子32は、一方端子としての画素電極170がソースドレイン電極152を介して薄膜トランジスタDRのソースと接続され、他方端子としての共通電極178が電源16(図示せず)と接続される。
【0118】
本実施の形態にかかる有機EL装置は上述したような構成を備えており、次にこれら本実施の形態の有機EL装置の製造方法について詳細に説明する。
【0119】
図8〜図10は、有機EL装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合(図5参照)について説明する。
【0120】
まず、導電性の基板10の一方面上に第1絶縁膜50を形成する(図8(A))。第1絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。第1絶縁膜50の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法(CVD法)、スパッタリング法などが挙げられる。また、導電性の基板10に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板10の表面に得られる絶縁膜を第1絶縁膜50として用いることもできる。特に、基板10としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を第1絶縁膜50として利用することも好ましい。
【0121】
次に、所定形状(例えば島状)にパターニングされた半導体膜54を形成する(図8(B))。半導体膜54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施の形態では、一例としてポリシリコン膜を用いて半導体膜54を形成する。
【0122】
次に、基板10上の所定位置(図示の例では半導体膜54に近接した位置)に開口(開口)52を形成する(図8(C))。より詳細には、開口52は、第1絶縁膜50を除去して基板10に到達し、基板10の一方面が露出するように形成される。
【0123】
次に、半導体膜54を覆う第2絶縁膜56を基板10上に形成する(図8(D))。この第2絶縁膜56は、第1絶縁膜50に設けられた開口52を介して基板10の一方面と接するように形成される。図示の例では、第2絶縁膜56は、開口52を覆い、かつ開口52内に埋設されている。第2絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。
【0124】
次に、ゲート電極58及び容量電極60を形成する(図9(A))。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。ゲート電極58及び容量電極60は、例えばアルミニウム膜などの導電膜を第2絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、ゲート電極58及び容量電極60の形成後、ゲート電極58をマスクとして用いて半導体膜54に対するイオン注入(いわゆる自己整合イオン注入)を行う。それにより、半導体膜54にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜54のゲート電極58の直下にはチャネル形成領域66が形成され、このチャネル形成領域66の両側にソースドレイン領域62、64が形成される。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタDR(図4等参照)として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタSW1、SW2、SW3、SW4として機能する。また、容量電極60と、基板10と、両者間に挟まれた第2絶縁膜56と、によって容量素子が完成する。この容量素子は、上述した保持容量Csとして機能する。
【0125】
次に、ゲート電極58及び容量電極60を覆う第1中間絶縁膜68を基板10上に形成する(図9(B))。第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのSOG膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。
【0126】
次に、基板10上の所定箇所に開口70、72、74、76をそれぞれ形成する(図9(B))。より詳細には、開口70は、ゲート電極58等から構成される薄膜トランジスタに近接した位置に、第1絶縁膜50、第2絶縁膜56、第1中間絶縁膜68を除去して基板10に到達し、基板10の一方面が露出するように形成される。開口72は、第2絶縁膜56、第1中間絶縁膜68を除去してソースドレイン領域62に到達し、ソースドレイン領域62の一方面が露出するように形成される。開口74は、第2絶縁膜56、第1中間絶縁膜68を除去してソースドレイン領域64に到達し、ソースドレイン領域64の一方面が露出するように形成される。開口76は、第1中間絶縁膜68を除去して容量電極60に到達し、容量電極60の一方面が露出するように形成される。
【0127】
次に、各配線78、79及びその他の図示しない電極や配線を形成する(図9(C))。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線78、79等は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線78は、開口70、74、76に渡り、かつ各開口70、74、76に埋設される。この配線78は、開口70を介して基板10と電気的に接続され、開口74を介してソースドレイン領域64と電気的に接続され、かつ開口76を介して容量電極60と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。
【0128】
また、図示のように、配線79は、開口72に埋設され、ソースドレイン領域62と電気的に接続される。なお、基板10としてステンレス基板を用いた場合には、開口70を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板10と配線78との接触不良が生じるおそれがある。この場合には、配線78を形成するのに先立って、真空中で基板10の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。
【0129】
次に、各配線78、79を覆う第2中間絶縁膜80を基板10上に形成する(図9(D))。第2中間絶縁膜80は、上記した第1中間絶縁膜68と同様にして形成することができる。その後、配線79の一部を露出させる開口を形成する。更に、この開口を介して配線79と電気的に接続される画素電極(陽極)82を第2中間絶縁膜80上に形成する。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0130】
次に、画素電極82を露出させる開口86を有する隔壁層84を第2中間絶縁膜80上に形成する(図10(A))。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0131】
次に、開口86の内部の画素電極82上に発光層88を形成する(図10(B))。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層88の形成方法については、蒸着法、塗布法、液滴吐出法(インクジェット法)など種々の公知技術を用いることができる。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0132】
次に、隔壁層84上に、各発光層88に渡って共通電極(陰極)90を形成する(図10(C))。本実施の形態では、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。画素電極82、発光層88及び共通電極90によって有機EL素子が構成される。
【0133】
以上のようにして、図5に示した有機EL装置を製造することができる。
【0134】
次に、本実施の形態の有機EL装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合(図6参照)について説明する。
【0135】
図11〜図13は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0136】
まず、導電性の基板10の一方面上に第1絶縁膜100を形成する(図11(A))。この第1絶縁膜100は、上記の第1絶縁膜50と同様にして形成される。
【0137】
次に、絶縁膜100の所定位置に開口102を形成する(図11(B))。図示のように、この開口101は、基板10の一方面が露出するように形成される。
【0138】
次に、ゲート電極103及び配線104を形成する(図11(C))。ゲート電極103は、第1絶縁膜100上の所定位置に形成される。また、配線106は、一部が開口102内で基板10の一方面と接触するように形成される。
【0139】
次に、ゲート電極103及び配線104を覆う第2絶縁膜108を基板10上に形成する(図11(D))。第2絶縁膜108は、上記の第2絶縁膜56と同様にして形成できる。
【0140】
次に、所定形状(例えば島状)にパターニングされた半導体膜110を形成する(図12(A))。半導体膜110は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜54と同様にして形成できる。
【0141】
次に、基板10上の所定箇所に開口109を形成する(図12(B))。より詳細には、開口109は、ゲート電極103等から構成される薄膜トランジスタに近接した位置に、第2絶縁膜108を除去して配線104に到達し、配線104の一方面が露出するように形成される。
【0142】
次に、容量電極112、ソースドレイン電極114、116を形成する(図12(C))。このとき、各ドープ半導体膜111、113、115も同時形成される。具体的には、第2絶縁膜108上に、ドープ半導体膜及び導電膜を連続成膜し、所定形状にパターニングすることにより、容量電極112、ソースドレイン電極114、116が形成される。より詳細には、ドープ半導体膜111及び容量電極112は、第2絶縁膜108を挟んで基板10と対向するように形成される。ドープ半導体膜113及びソースドレイン電極114は、半導体膜110から配線104に渡り、かつ一部が開口109を介して配線104と接するように形成される。ドープ半導体膜115及びソースドレイン電極116は、半導体膜110と接するように形成される。
【0143】
次に、容量電極112、ソースドレイン電極114、116を覆う中間絶縁膜117を基板10上に形成する(図12(D))。中間絶縁膜117は、上記した第2中間絶縁膜80と同様にして形成することができる。その後、ソースドレイン電極116の一部を露出させる開口を形成する。更に、この開口を介してソースドレイン電極116と電気的に接続される画素電極118を第2中間絶縁膜117上に形成する。
【0144】
次に、画素電極118を露出させる開口122を有する隔壁層120を中間絶縁膜117上に形成する(図13(A))。この隔壁層120は上述した隔壁層84と同様に形成することができる。
【0145】
次に、開口122の内部の画素電極118上に発光層124を形成する(図13(B))。この発光層124は、上述した発光層88と同様に形成することができる。
【0146】
次に、隔壁層120上に、各発光層124に渡って共通電極126を形成する(図13(C))。この共通電極126は上述した共通電極90と同様に形成することができる。
【0147】
以上のようにして、図6に示した有機EL装置を製造することができる。
【0148】
次に、本実施の形態の有機EL装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合(図7参照)について説明する。
【0149】
図14〜図16は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0150】
まず、導電性の基板10の一方面上に絶縁膜150を形成する(図14(A))。この絶縁膜100は、上記の絶縁膜50と同様にして形成される。
【0151】
次に、絶縁膜100の所定位置に開口155を形成する(図14(B))。図示のように、この開口155は、基板10の一方面が露出するように形成される。
【0152】
次に、ソースドレイン電極152、154を形成する(図14(C))。配線154は、その一部が開口155を介して基板10の一方面と接触するように形成される。
【0153】
次に、各ソースドレイン電極152、154を覆う形状のドープ半導体膜151、153を形成する(図14(D))。具体的には、各ドープ半導体膜151、153は、例えば化学気相堆積法(CVD法)やスパッタリング法等の成膜法を用いて基板10上に半導体膜を形成した後に、当該半導体膜を各ソースドレイン電極152、154の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各ソースドレイン電極152、154の表面に液体材料を塗布することによって各ドープ半導体膜151、153を形成することもできる。
【0154】
次に、所定形状(例えば島状)にパターニングされた半導体膜160を形成する(図15(A))。半導体膜160は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜54と同様にして形成できる。本実施の形態では、半導体膜160は、ソースドレイン電極152からソースドレイン電極154に渡って形成される。また、各ドープ半導体膜151、153は、半導体膜160に覆われた部分が残留し、それ以外は半導体膜160の形成時(パターニング時)に除去される。この結果、半導体膜160とソースドレイン電極152の間にドープ半導体膜151が介在し、半導体膜160とソースドレイン電極154の間にドープ半導体膜153が介在する状態となる。
【0155】
次に、各ソースドレイン電極152、154及び半導体膜160を覆う第2絶縁膜162を基板10上に形成する(図15(B))。第2絶縁膜162は、上記の第2絶縁膜56と同様にして形成できる。
【0156】
次に、ゲート電極164及び容量電極166を形成する(図15(C))。具体的には、ゲート電極164は、第2絶縁膜162を挟んで半導体膜160と重なる位置に形成される。容量電極166は、第2絶縁膜162を挟んで基板10と対向する位置に形成される。
【0157】
次に、ゲート電極164及び容量電極166を覆う中間絶縁膜168を基板10上に形成する(図15(D))。中間絶縁膜168は、上記した第2中間絶縁膜80と同様にして形成することができる。
【0158】
次に、ソースドレイン電極152の一部を露出させる開口を形成する。更に、この開口を介してソースドレイン電極152と電気的に接続される画素電極170を中間絶縁膜168上に形成する(図16(A))。
【0159】
次に、画素電極170を露出させる開口174を有する隔壁層172を中間絶縁膜168上に形成する(図16(B))。この隔壁層172は上述した隔壁層84と同様に形成することができる。
【0160】
次に、開口174の内部の画素電極170上に発光層176を形成する(図16(C))。この発光層176は、上述した発光層88と同様に形成することができる。
【0161】
次に、隔壁層172上に、各発光層176に渡って共通電極178を形成する(図17(D))。この共通電極178は上述した共通電極90と同様に形成することができる。
【0162】
以上のようにして、図7に示した有機EL装置を製造することができる。
【0163】
以上のように、上記実施の形態によれば、第1絶縁膜と第2絶縁膜を組み合わせることにより、絶縁膜に要求される機能の分離が図られる。すなわち、第1絶縁膜については、基板とこの基板上に設けられるトランジスタや有機EL素子等との相互間の絶縁を確保しつつ、寄生容量を低減するために適した膜厚や誘電率等の条件を選択することができる。また、第2絶縁膜については、導電性の基板と容量電極との間に挟まれて容量素子を構成するに際し、静電容量をより大きくするために適した膜厚や誘電率等の条件を選択することができる。したがって、容量素子の保持容量の増加と、基板と回路素子等との相互間に生じる寄生容量の低減と、を両立させることが可能となる。
【0164】
<実施の形態2>
次いで、本発明の実施の形態2について説明する。
【0165】
実施の形態1の図1と同様に、本実施の形態の有機EL装置は、導電性を有する基板10と、この基板10の一方面上に形成された複数の画素部12と、これら複数の画素部に共有される共通電極14と、を含んで構成される。図1に示すように、基板10と共通電極14との間には電源16が接続される。
【0166】
基板10は、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。基板10の前者の例としては、ガラス基板、石英基板、セラミックス基板等の絶縁体基板の一方面にアルミニウム膜等の金属膜やインジウム錫酸化物膜(ITO膜)などの導電膜を成膜したものが挙げられる。また、基板10の後者の例としては、ステンレス基板が挙げられる。耐熱性等の要件を鑑みると、基板10はステンレス基板であることが好ましい。なお、絶縁体基板の一方面と他方面の双方に導電膜を設け、それらの導電膜間を電気的に接続したものを基板10として用いてもよい。このような基板は、本実施の形態においては導電体基板と同等の機能を果たす。
【0167】
各画素部12は、有機EL素子とそれを駆動する駆動回路を含んで構成される。共通電極14は、各画素部12の有機EL素子に共有され、当該各有機EL素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施の形態の有機EL装置では、基板10の導電性を利用し、当該基板10を介して各画素部12に対する電力の供給がなされる。
【0168】
図1に示す構成では、基板10の一箇所において、当該基板10と電源16との接続が図られている。このとき、基板10が一方面側にのみ導電性を備える場合には、電源16は基板10の一方面側に接続される。また、基板10が導電体基板である場合には、電源16を基板10の他方面に接続することもできる。それにより、電源16の接続箇所の自由度が高まる。なお、基板10と電源16との接続箇所を複数設けることも好ましい。例えば、実施の形態1の図2と同様に、基板10の他方面側に点在する複数の箇所で基板10と電源16との接続を図るとよい。図2に例示するように、基板10と電源16との接続箇所が広範囲に点在することが好ましい。更に、図2に例示するように、基板10と電源16との複数の接続箇所が規則的に(例えば等間隔で)配列されるとより好ましい。それらにより、基板10の面内での電圧降下をより効果的に抑制できる。ここで、基板10に対する電源16の接続箇所とは、電源16の高電位側端子である場合と、電源16の低電位側端子(一般にはグランド側端子)である場合と、のいずれかである。図2では前者の例が示されている。なお、基板10と電源16との接続については、実施の形態3〜5等においても詳細に説明する。
【0169】
図17は、本実施の形態の有機EL装置の回路構成を説明する図である。図示のように有機EL装置は、図中の水平方向(第1方向)に延在する複数の走査線20及びリセット線24と、これらの走査線20等と交差して配列された複数の信号線22と、走査線20と信号線22との各交点に配置される画素回路(駆動回路)30及び有機EL素子32と、各走査線20及び各リセット線24に制御信号を供給するドライバ34と、各信号線22に制御信号を供給するドライバ36と、を含んで構成される。図示のように、各画素回路30に対して各節点28を介して電源16から電圧Vsubが供給される。そして、各節点28は、上述した導電性の基板10に電気的に接続される。すなわち本実施の形態では、基板10が電源供給経路の一部としての機能を果たす。
【0170】
次いで、画素回路30の構成例を説明する。実施の形態1の図3と同様に、画素回路30は、電流制御用トランジスタDR、データ書き込み用トランジスタSW1、データ消去用トランジスタSW2、保持容量Cs、を含んで構成される。電流制御用トランジスタDRは、pチャネル型の電界効果型トランジスタであり、ソースが節点28(基板10との接続箇所)と接続され、ドレインが有機EL素子32の一方端子と接続されている。この駆動回路30に対応して設けられる有機EL素子32は、一方端子が電流制御用トランジスタDRのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタSW1は、ゲートが走査線20に接続され、ソースが信号線22に接続され、ドレインが電流制御用トランジスタDRのゲートに接続されている。データ消去用トランジスタSW2は、ゲートがリセット線24に接続され、ソースがデータ書き込み用トランジスタSW1のドレインに接続され、ドレインが節点28に接続されている。保持容量Csは、電流制御用トランジスタDRのゲートとソースの間に並列に接続されている。
【0171】
この画素回路(図3参照)30の動作は以下の通りである。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、信号線22を介して電流制御用トランジスタDRのゲートにデータ信号DATAが書き込まれる。節点28及び電流制御用トランジスタDRのソース−ドレイン経路を通じて、データ信号DATAの大きさに応じた電流が電源16から有機EL素子32に供給される。これにより、有機EL素子32がデータ信号DATAの大きさに応じた輝度で発光する。また、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2が選択されている期間には、電流制御用トランジスタDRのゲートの電位がVsubに維持され、電流制御用トランジスタDRのソース−ドレイン間の電位が0ボルトとなるので、電流制御用トランジスタDRはオフ状態となる。それにより、有機EL素子32に電流が供給されなくなり、有機EL素子32は非発光状態となる。図3に示す回路構成では、pチャネル型のトランジスタである電流制御用トランジスタDRのソースが節点28に接続され、電圧Vsubが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。
【0172】
図18は、画素回路30の他の構成例を説明する図である。具体的には、図18に示す画素回路30は、電流制御用トランジスタDRの閾電圧のばらつきを補償することができる回路構成となっている。なお、図3に例示した画素回路30と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図18に例示する画素回路30では、リセット線24を介してリセット信号ERSが供給され、データ消去用トランジスタSW2及びトランジスタSW3が選択されている期間には、節点(ノード)Gに電流制御用トランジスタDRの閾値電圧が書き込まれる。このとき、電流制御用トランジスタDRはオフ状態となるので、有機EL素子32は非発光状態(消灯状態)となる。走査線20を介して走査信号SELが供給され、データ書き込み用トランジスタSW1が選択されている期間には、節点Dにデータ信号DATAの電位が書き込まれる。このとき、保持容量C2、C1との容量結合によって節点Gの電位が決定され、有機EL素子32は発光状態(点灯状態)となる。なお、トランジスタSW4は、配線38を介して供給される制御信号ILLに応じて、有機EL素子32を非発光状態とするときにオフ状態となり、有機EL素子32への電流供給を遮断する機能を果たす。なお、トランジスタSW4及び配線38は省略されてもよい。
【0173】
図19は、有機EL装置の他の回路構成例を説明する図である。なお、上述した図17に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路30aはnチャネル型のトランジスタを含んで構成されており、その関係上、上記図17に示した回路と比較して、画素回路30a、有機EL素子32、電源16及びグランドの接続関係が相違している。図示のように、各画素回路30aは各節点28を介して共通グランドに接続される。そして、各節点28は、上述した導電性の基板10に電気的に接続される。すなわち、基板10が電源供給経路の一部としての機能を果たす。また、各有機EL素子32の一方端子に対して電源16から電圧Vsubが供給される。
【0174】
次いで、画素回路30aの構成例を説明する。本画素回路は、実施の形態1の図4と同様である。なお、上述した図3に示した画素回路30と共通する構成要素については同符号が付されている。それらについての詳細な説明は省略する。図4に例示する画素回路30aでは、電流制御用トランジスタDRとして、nチャネル型の電界効果型トランジスタが用いられている。その関係上、電源16、電流制御用トランジスタDR、有機EL素子32、グランドの接続状態が上記の画素回路30とは異なっている。具体的には、電流制御用トランジスタDRは、ソースが有機EL素子32の一方端子と接続されており、ドレインが節点28と接続されている。有機EL素子32は、他方端子が電源16の高電位側端子と接続されている。
【0175】
図20は、画素回路30aの他の構成例を説明する図である。上述した図18に示した画素回路30と同様に、本例の画素回路30aは、電流制御用トランジスタDRの閾値電圧のばらつきを補償することができる回路構成となっている。なお、図18に例示した画素回路30と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図20に例示する画素回路30aにおいても、電流制御用トランジスタDRとして、nチャネル型の電界効果型トランジスタが用いられている。その関係上、電源16、電流制御用トランジスタDR、有機EL素子32、グランドの接続状態が上記の図18に示した画素回路30とは異なっている。具体的には、電流制御用トランジスタDRは、ソースが有機EL素子32の一方端子と接続されており、ドレインが節点28と接続されている。有機EL素子32は、他方端子が電源16の高電位側端子と接続されている。
【0176】
次に、本実施の形態の有機EL装置の製造方法について詳細に説明する。
【0177】
図21〜図23は、有機EL装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合について説明する。
【0178】
まず、導電性の基板10の一方面上に絶縁膜50を形成する(図21(A))。絶縁膜50としては、例えば酸化シリコン(SiOx)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、セラミックス薄膜、などの絶縁膜が挙げられる。絶縁膜50の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法(CVD法)、スパッタリング法などが挙げられる。また、導電性の基板10に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板10の表面に得られる絶縁膜を絶縁膜50として用いることもできる。特に、基板10としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を絶縁膜50として利用することも好ましい。
【0179】
次に、所定形状(例えば島状)にパターニングされた半導体膜52、54を形成する(図21(B))。半導体膜52は後に薄膜トランジスタの活性層(チャネル形成領域)となり、半導体膜54は後に容量素子の一方電極となる。各半導体膜52、54としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施の形態では、一例としてポリシリコン膜を用いて半導体膜52、54を形成する。
【0180】
次に、各半導体膜52、54を覆う絶縁膜56を基板10上に形成する(図21(C))。この絶縁膜56は、半導体膜52に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、半導体膜54に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜56としては、例えば酸化シリコン(SiO2)膜、窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)膜、酸化ハフニウム(HfO)膜、などの絶縁膜が挙げられる。また、各半導体膜52、54の形成後、半導体膜54に対してイオン注入を行う(図21(C))。
【0181】
次に、各電極58、60を形成する(図21(D))。電極58は薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極58」と称する場合もある。また、電極60は後に容量素子の一方電極として機能する。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。各電極58、60は、例えばアルミニウム膜などの導電膜を絶縁膜56上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、各電極58、60の形成後、ゲート電極58をマスクとして用いて半導体膜52に対するイオン注入(いわゆる自己整合イオン注入)を行う。それにより、半導体膜52にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜52のゲート電極58の直下にはチャネル形成領域66が形成され、このチャネル形成領域66の両側にソースドレイン領域62、64が形成される。なお、ソースドレイン領域をトランジスタの一端もしくは他端と呼ぶこともある。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタDR(図3等参照)として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタSW1、SW2、SW3、SW4として機能する。また、イオン注入がなされ、導電率が高まった半導体膜54と、電極60と、の間に絶縁膜56が挟まれた箇所に容量素子が完成する。この容量素子は、上述した保持容量Csとして機能する。
【0182】
次に、各電極58、60を覆う第1中間絶縁膜68を基板10上に形成する(図22(A))。第1中間絶縁膜68としては、上記した絶縁膜50と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜(SOG膜、spin on glass膜)、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのSOG膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。
【0183】
次に、基板10上の所定箇所にコンタクトホール70、72、74、76をそれぞれ形成する(図22(B))。より詳細には、コンタクトホール70は、ゲート電極58等から構成される薄膜トランジスタに近接した位置に、絶縁膜50、56、第1中間絶縁膜68を全て除去して基板10に到達し、基板10の一方面が露出するように形成される。コンタクトホール72は、絶縁膜56、第1中間絶縁膜68を全て除去してソースドレイン領域62に到達し、ソースドレイン領域62の一方面が露出するように形成される。コンタクトホール74は、絶縁膜56、第1中間絶縁膜68を全て除去してソースドレイン領域64に到達し、ソースドレイン領域64の一方面が露出するように形成される。コンタクトホール76は、第1中間絶縁膜68を除去して電極60に到達し、電極60の一方面が露出するように形成される。
【0184】
次に、各配線78、79及びその他の図示しない電極や配線を形成する(図22(C))。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線78、79等は、例えばアルミニウム膜などの導電膜を第1中間絶縁膜68上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線78は、コンタクトホール70、74、76に渡り、かつ各コンタクトホール70、74、76に埋設される。この配線78は、コンタクトホール70を介して基板10と電気的に接続され、コンタクトホール74を介してソースドレイン領域64と電気的に接続され、かつコンタクトホール76を介して電極60と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板10と電気的に接続される。より詳細には、薄膜トランジスタがpチャネル型である場合には、当該薄膜トランジスタのソースと基板10とが配線78を介して接続された状態となる。また、保持容量Csの電極60と基板10とが配線78を介して接続された状態となる。従って、かかる構成(工程)によれば、トランジスタや保持容量と基板10に接続を簡単な構成(工程)で図ることができる。なお、薄膜トランジスタがnチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線78を介して接続された状態となる。
【0185】
また、図示のように、配線79は、コンタクトホール72に埋設され、ソースドレイン領域62と電気的に接続される。なお、基板10としてステンレス基板を用いた場合には、コンタクトホール70を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板10と配線78との接触不良が生じるおそれがある。この場合には、配線78を形成するのに先立って、真空中で基板10の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。
【0186】
次に、各配線78、79を覆う第2中間絶縁膜80を基板10上に形成する(図22(D))。第2中間絶縁膜80は、上記した第1中間絶縁膜68と同様にして形成することができる。その後、配線79の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線79と電気的に接続される画素電極(陽極)82を第2中間絶縁膜80上に形成する。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極82は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極82は、例えばアルミニウム膜などの導電膜を第2中間絶縁膜80上に成膜し、その後当該導電膜をパターニングすることによって得られる。
【0187】
次に、画素電極82を露出させる開口86を有する隔壁層84を第2中間絶縁膜80上に形成する(図23(A))。この隔壁層84は、例えばポリイミド膜やアクリル膜の樹脂膜を画素電極82上および第2中間絶縁膜80上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。
【0188】
次に、開口86の内部の画素電極82上に発光層88を形成する(図23(B))。この発光層88は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層88の形成方法については、蒸着法、塗布法、液滴吐出法(インクジェット法)など種々の公知技術を用いることができる。なお、発光層88には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。
【0189】
次に、隔壁層84上に、各発光層88に渡って共通電極(陰極)90を形成する(図23(C))。本実施の形態では、有機EL装置の構造としてトップエミッション構造を採用しているので、発光層88からの発光を図中上側(基板10へ向かわない方向)へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極90が形成される。このような導電膜としては、例えばインジウム錫酸化物(ITO)膜が挙げられる。画素電極82、発光層88及び共通電極90によって有機EL素子が構成される。薄膜トランジスタがpチャネル型である場合、この有機EL素子は、一方端子としての画素電極82が配線79を介して薄膜トランジスタのドレインと接続され、他方端子としての共通電極90が共通グランド(図示せず)と接続される。なお、薄膜トランジスタがnチャネル型である場合、この有機EL素子は、一方端子としての画素電極82が配線79を介して薄膜トランジスタのソースと接続され、他方端子としての共通電極90が電源16(図示せず)と接続される。
【0190】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0191】
次に、本実施の形態の有機EL装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【0192】
図24〜図26は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0193】
まず、導電性の基板10の一方面上に絶縁膜100を形成する(図24(A))。この絶縁膜100は、上記の絶縁膜50と同様にして形成される。
【0194】
次に、絶縁膜100の所定位置にコンタクトホール101を形成する(図24(B))。図示のように、このコンタクトホール101は、基板10の一方面が露出するように形成される。
【0195】
次に、電極102、104及び配線106を形成する(図24(C))。電極102は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極102」と称する場合もある。また、電極104は後に容量素子の一方電極として機能する。また、配線106は、基板10の一方面と接触するように形成される。
【0196】
次に、各電極102、104及び配線106を覆う絶縁膜108を基板10上に形成する(図24(D))。この絶縁膜108は、電極(ゲート電極)102に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極104に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜108は、上記の絶縁膜56と同様にして形成できる。
【0197】
次に、所定形状(例えば島状)にパターニングされた半導体膜110を形成する(図25(A))。半導体膜110は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜110は、上記した半導体膜52、54と同様にして形成できる。
【0198】
次に、基板10上の所定箇所にコンタクトホール111を形成する(図25(B))。より詳細には、コンタクトホール111は、ゲート電極102等から構成される薄膜トランジスタに近接した位置に、絶縁膜108を除去して配線106に到達し、配線106の一方面が露出するように形成される。
【0199】
次に、ドープ半導体膜112及び配線114を連続成膜し、所定形状にパターニングする(図25(C))。より詳細には、ドープ半導体膜112及び配線114は、電極104から電極102に渡り、かつ配線106と電気的に接続されるように形成される。また、半導体膜110の一部(ゲート電極102の上部に該当する領域)が除去される。
【0200】
次に、各配線114を覆う中間絶縁膜116を基板10上に形成する(図25(D))。中間絶縁膜116は、上記した第2中間絶縁膜80と同様にして形成することができる。その後、配線114の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線114と電気的に接続される画素電極(陽極)118を第2中間絶縁膜116上に形成する。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極118は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【0201】
次に、画素電極118を露出させる開口122を有する隔壁層120を第2中間絶縁膜116上に形成する(図26(A))。この隔壁層120は上述した隔壁層84と同様に形成することができる。
【0202】
次に、開口122の内部の画素電極118上に発光層124を形成する(図26(B))。この発光層124は、上述した発光層88と同様に形成することができる。
【0203】
次に、隔壁層120上に、各発光層124に渡って共通電極(陰極)126を形成する(図26(C))。この共通電極126は上述した共通電極90と同様に形成することができる。
【0204】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0205】
次に、本実施の形態の有機EL装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。
【0206】
図27〜図29は、有機EL装置の製造方法の一例を説明する工程断面図である。
【0207】
まず、導電性の基板10の一方面上に絶縁膜150を形成する(図27(A))。この絶縁膜150は、上記の絶縁膜50と同様にして形成される。
【0208】
次に、絶縁膜150の所定位置にコンタクトホール151を形成する(図27(B))。図示のように、このコンタクトホール151は、基板10の一方面が露出するように形成される。
【0209】
次に、配線152、154を形成する(図27(C))。配線152、154は後に薄膜トランジスタのソースドレイン電極として機能するものである。また、配線154は、その一部がコンタクトホール151を介して基板10の一方面と接触するように形成される。
【0210】
次に、各配線152、154を覆う形状のドープ半導体膜156、158を形成する(図27(D))。具体的には、各ドープ半導体膜156、158は、例えば化学気相堆積法(CVD法)やスパッタリング法等の成膜法を用いて基板10上に半導体膜を形成した後に、当該半導体膜を各配線152、154の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各配線152、154の表面に液体材料を塗布することによって各ドープ半導体膜156、158を形成することもできる。
【0211】
次に、所定形状(例えば島状)にパターニングされた半導体膜160を形成する(図28(A))。半導体膜160は後に薄膜トランジスタの活性層(チャネル形成領域)となる。半導体膜160は、上記した半導体膜52、54と同様にして形成できる。本実施の形態では、半導体膜160は、配線152と配線154に渡って形成される。また、先に形成されたドープ半導体膜156は、半導体膜160の形成時(パターニング時)に併せて除去される。また、ドープ半導体膜158は、半導体膜160に覆われた部分が残留し、それ以外は半導体膜160の形成時(パターニング時)に除去される。この結果、半導体膜160と配線152の間、半導体膜160と配線154の間、にはそれぞれドープ半導体膜158が介在する状態となる。
【0212】
次に、各電極152、154及び半導体膜160を覆う絶縁膜162を基板10上に形成する(図28(B))。この絶縁膜162は、詳細を後述するように、薄膜トランジスタのゲート絶縁膜として機能するとともに、容量素子の構成要素である誘電体層としても機能する。絶縁膜162は、上記の絶縁膜56と同様にして形成できる。
【0213】
次に、電極164、166を形成する(図28(C))。具体的には、電極164は、絶縁膜162を挟んで半導体膜160と重なる位置に形成される。この電極164は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極164」と称する場合もある。電極166は、絶縁膜162を挟んで電極154の一部と重なる位置に形成される。この電極166は後に容量素子の一方電極として機能する。
【0214】
次に、各電極164、166を覆う中間絶縁膜168を基板10上に形成する(図28(D))。中間絶縁膜168は、上記した第2中間絶縁膜80と同様にして形成することができる。
【0215】
次に、配線152の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線152と電気的に接続される画素電極(陽極)170を中間絶縁膜168上に形成する(図29(A))。本実施の形態では、いわゆるトップエミッション型の有機EL装置を想定しているため、より大きい開口率を得るために、画素電極170は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。
【0216】
次に、画素電極170を露出させる開口174を有する隔壁層172を中間絶縁膜168上に形成する(図29(B))。この隔壁層172は上述した隔壁層84と同様に形成することができる。
【0217】
次に、開口174の内部の画素電極170上に発光層176を形成する(図29(C))。この発光層176は、上述した発光層88と同様に形成することができる。
【0218】
次に、隔壁層172上に、各発光層176に渡って共通電極(陰極)178を形成する(図29(D))。この共通電極178は上述した共通電極90と同様に形成することができる。
【0219】
以上のようにして、各回路素子(薄膜トランジスタ、容量素子)と基板10とが電気的に接続されており、各画素部が基板10を電力供給経路の一部として利用した有機EL装置が得られる。
【0220】
以上のように、本実施の形態によれば、有機EL素子及び画素回路(駆動回路)に対して電源(電力)を供給する経路の一部として導電性の基板を利用することができる。それにより、基板上のどこに有機EL素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることが可能な有機EL装置が得られる。
【0221】
即ち、図30の本実施の形態の効果を説明するための比較のための有機EL素子の要部平面図に示すように、ガラス基板のような絶縁性基板上に例えばコプレーナ型のトランジスタを用いて画素回路を構成する場合、図30に示すように、画素部12の列もしくは行間に電源供給線50aを複数本配置させなければならない。なお、複数の電源供給線50aに共通接続されている共通電源供給線を50bとする。このような場合、共通電源供給線50bから離れた電源供給線50aの位置においては、その配線抵抗によって電位が低下する恐れがある。従って、共通電源供給線50bから離れた位置の画素部12においてEL電極に印加される電位が低下し、その輝度が低下する。また、画素の位置(例えば、共通電源供給線50bと近い画素と遠い画素)によって輝度にばらつきが生じ、安定的な表示を行うことができない。
【0222】
これに対し本実施の形態によれば、前述した、導電性基板を介して画素部12毎に電源を供給することとしたので、電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0223】
<実施の形態3>
実施の形態2においては、導電性基板上に形成される画素回路やそのトランジスタ構成について詳細に説明したが、本実施の形態においては、導電性基板に電源電位を供給する際の外部接続電極(外部端子、パッド)であるEL電源供給用パッド10Pの位置について詳細に説明する。
【0224】
なお、実施の形態1および2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成等について種々の構成を取り得ることは、本実施の形態においても同様である。従って、重複した説明を省略し、本実施の形態においては、上記外部接続電極の位置について詳細に説明する。
【0225】
図31は、本実施の形態の有機EL装置の構成を示す要部平面図であり、図32は、図31のI−I'部の要部断面図である。
【0226】
図31に示すように、導電性基板10には、略矩形のアクティブマトリクス部61が設けられ、このアクティブマトリクス部61には、マトリクス状に画素(駆動回路)が配置される。図17および図19等を参照しながら詳細に説明した通り、アクティブマトリクス部61には、図中の水平方向(第1方向)に延在する複数の走査線(書き込み用走査線)20及びリセット線(消去用走査線)24と、これらの走査線20等と交差して配列された複数の信号線(データ線)22とが配置され、各画素(画素回路(駆動回路)30及び有機EL素子32)は、走査線20と信号線22との各交点に配置される。
【0227】
図31においては、各走査線20に制御信号を供給する書込み用走査ドライバ34Aと、各リセット線24に制御信号を供給する消去用走査ドライバ34Bが、アクティブマトリクス部61の両側であって、y方向に延在する辺に沿ってそれぞれ配置されている。また、各信号線22に制御信号を供給するドライバ(データドライバ)36は、アクティブマトリクス部61のx方向に延在する辺に沿って配置され、この辺と対向する辺側には、各信号線22の端部に信号供給用パッド22Pが配置されている。この信号供給用パッド22Pは、x方向に並んで配置され、その両側には、書込み用走査ドライバ34Aと接続されるパッド34APおよび消去用走査ドライバ34Bと接続されるパッド34BPが配置され、さらにこれらの外側には、EL電源(電圧Vsub)供給用パッド10Pが配置されている。このように、信号供給用パッド22P、パッド34AP、パッド34BP等とEL電源供給用パッド10Pとが並んで配置されている。このように、EL電源供給用パッド10Pと他のパッドを並べて配置することにより外部配線(例えば、フイルムに印刷された外部配線)との接続が容易になる。例えば、外部配線としてフィルムに印刷された配線を用いる場合、配線とパッド(EL電源供給用パッド10Pを含む)とを圧着することにより、容易に実装を行うことができる。
【0228】
図32に示すように、これらのパッド(22P、34BP、10P)は導電性膜よりなり、このうち信号供給用パッド22Pおよびパッド34BP(パッド34APも同様である)は、導電性基板10上に絶縁膜63を介して配置され、EL電源供給用パッド10Pは、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置されている。この絶縁膜63は、例えば、図23(C)に示す複数の絶縁膜(50、56、68、80、84)の内いずれかの膜、もしくはこれらの積層膜である。このように、アクティブマトリクス部61の外周に必要に応じて適宜膜を堆積し、その上部にパッド(22P、34BP等)を形成し、また、その一部を選択的に除去することによりコンタクトホールC1を形成し、その内部および上部に導電性膜を堆積することによりパッド(10P)を形成する。なお、もちろん絶縁膜63を絶縁膜(50、56、68、80、84)とは別に形成してもよい。また、これらのパッドを各種配線層や電極層(例えば78や82)と同層の膜で形成してもよいし、異なる層に別途設けてもよい。このように、本実施の形態においては、実施の形態2等において詳細に説明した画素の形成工程に加え、複数の駆動回路および有機エレクトロルミネッセンス素子が形成されるアクティブマトリクス部61(画素領域)の外周に、導電性基板10と接続されるEL電源供給用パッド10Pを形成する工程を有する。
【0229】
従って、EL電源供給用パッド10Pに電圧Vsubが印加されると導電性基板10を介して各画素(画素回路30、より具体的には画素回路30を構成する保持容量Csや電流制御用トランジスタDRの一端)に電圧Vsubが供給される(図3等参照)。
【0230】
このように、本実施の形態においては、導電性基板10を介して画素毎に電源を供給することとしたので、実施の形態2で詳細に説明したように、電源電位の不均一を解消できる。よって、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0231】
また、導電性基板を介して画素毎に電源を供給することで、信号線22の配線間隔(ピッチ)を縮小することができる。また、有機EL装置の縮小化もしくは高集積化を図ることができる。
【0232】
これらの事項を図33を参照しながら説明する。図33は、本実施の形態の効果を説明するための有機EL装置(比較例)の構成を示す要部平面図である。なお、図31等と同じ部位には同一の符号を付しその詳細な説明を省略する。
【0233】
図33に示すように、絶縁性基板70を用いた場合、各画素には、信号線22の他、電源供給線73を接続する必要がある。例えば、図33に示す場合には、信号線22間に電源供給線73が配置されている。従って、これらの配線間隔を所定の距離確保する必要がある。なお、これらの配線を異なる層で形成することにより配線間隔を縮小することも可能であるが、これらの配線と各画素とのコンタクトを取る必要があるため、多層配線としても配線間隔の縮小には限界がある。また、図33においては、電源供給線73の各部における電源電位の不均一を低減するため、配線幅の広い共通電源線73Aをx方向に配置し、この共通電源線73Aからy方向に電源供給線73を配置してある。従って、共通電源線73Aを配置するスペースを確保する必要があり、また、共通電源線73Aと共通電源線73Aとを接続するためのコンタクト部73Cを確保する必要があることから、前述した配線間隔の低減が困難である。なお、73APは、共通電源線用のパッドである。
【0234】
これに対し、本実施の形態によれば、導電性基板10を介して画素毎に電源を供給することとしたので、電源供給線73を配置する必要がないため、信号線22の配線間隔を縮小することができる。例えば、図31と図33を比較した場合、アクティブマトリクス部61のx方向の幅を縮小することができる。また、共通電源線73Aを配置する必要がないため、例えば、図31と図33を比較した場合、アクティブマトリクス部61のy方向の幅を縮小することができる。
【0235】
このように、有機EL装置の縮小化、特に画素領域(表示領域)の外周の面積を小さくすることができる。言い換えれば、狭額化することができる。また、有機EL装置の高集積化を図ることができる。
【0236】
<実施の形態4>
実施の形態3においては、EL電源供給用パッド10Pを、略矩形の導電性基板10の一辺の両端に形成したが、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置している。以下、図面を参照しながら説明する。なお、実施の形態3と同じ部位には同一の符号を付しその詳細な説明を省略する。また、実施の形態2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成として種々の構成を取り得ることは、本実施の形態においても同様である。
【0237】
図34は、本実施の形態の有機EL装置の構成を示す要部平面図であり、図35は、図34のII−II'部の要部断面図である。
【0238】
図34に示すように、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置している。言い換えれば、アクティブマトリクス部61の外周部であって、その四隅近傍にEL電源供給用パッド10Pを配置している。この場合も、実施の形態3と同様に、EL電源供給用パッド10Pは、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置される(図35参照)。従って、EL電源供給用パッド10Pに電圧Vsubが印加されると導電性基板10を介して各画素(画素回路30、より具体的には画素回路30を構成する保持容量Csや電流制御用トランジスタDRの一端)に電圧Vsubが供給される(図3等参照)。
【0239】
このように、本実施の形態においては、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置したので、実施の形態3の効果に加え、導電性基板10の各部位における電位の均一性がより向上する。従って、導電性基板10の電位の面内ばらつきをより低減でき、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0240】
なお、図35においては、EL電源供給用パッド10Pを、導電性基板10の表面(画素形成側)から取り出すため、絶縁膜63の開口部であるコンタクトホールC1中およびその上部に配置したが、図36に示すように、導電性基板10の裏面にEL電源供給用パッド10Pを配置してもよい。図36は、本実施の形態の有機EL装置の他の構成を示す要部断面図であり、図34のII−II'部に対応する。この場合、コンタクトホールC1の形成工程を省略でき、有機EL装置の製造工程の簡略化を図ることができる。また、このパッド10Pは電源供給用配線と接続される。この電源供給用配線は、例えば、他の実装基板(例えばプリント基板)に配置され、例えば、かかる配線と上記パッド10Pが接触するよう実装基板上に導電性基板10を配置し、実装する。なお、上記パッド10Pの形成を省略し、電源供給用配線と導電性基板10の一部が接触するよう実装基板上に配置し、実装してもよい。このように、本実施の形態においては、実施の形態2等において詳細に説明した画素の形成工程に加え、導電性基板の裏面の一部と電源供給用配線(外部配線)とを接続する工程を有する。かかる構成(工程)により、導電性基板に容易に電源を供給することができる。
【0241】
<実施の形態5>
実施の形態3および4においては、各信号線22に制御信号を供給するドライバ36を、アクティブマトリクス部61のx方向に延在する辺に沿って配置させ、この辺と対向する辺側に、信号供給用パッド22Pを配置したが、本実施の形態においては、ドライバ36とドライバ36に接続されるパッド36Pとを同じ側に配置している。また、EL電源供給用パッド10Pを略矩形状の導電性基板10の各辺に沿って、複数配置している。以下、図面を参照しながら説明する。なお、実施の形態2と同じ部位には同一の符号を付しその詳細な説明を省略する。また、実施の形態2において詳細に説明したように、各画素の接続方法、各画素の内部に設けられる駆動回路および駆動回路を構成するトランジスタの構成等について種々の構成を取り得ることは、本実施の形態においても同様である。
【0242】
図37は、本実施の形態の有機EL装置の構成を示す要部平面図である。図示するように、本実施の形態においては、略矩形の導電性基板10の外周部に沿って複数のEL電源供給用パッド10Pを配置している。言い換えれば、アクティブマトリクス部61の外周部と導電性基板10の端部との間に、導電性基板10の各辺に沿って複数個のEL電源供給用パッド10Pが配置されている。なお、この際、略矩形の導電性基板10の四隅にEL電源供給用パッド10Pを配置し、さらに、そのEL電源供給用パッド10P間に複数のEL電源供給用パッド10P(図37においては、2個)を配置してもよい。また、EL電源供給用パッド10P間が等間隔となるよう調整してもよい。もちろん、他のパッドとの関係でEL電源供給用パッド10Pの位置を調整してもよい。
【0243】
このように、本実施の形態によれば、実施の形態4の効果に加え、導電性基板10の各部位における電位の均一性がより向上する。従って、導電性基板10の電位の面内ばらつきをより低減でき、有機EL素子の発光輝度の面内分布をより均一にすることができる。また、装置の表示性能を向上させることができる。
【0244】
また、本実施の形態においては、ドライバ36とドライバ36に接続されるパッド36Pとを同じ側に配置している。即ち、略矩形の導電性基板20のx方向に延在する辺に沿ってドライバ36を配置し、さらに、その外側にドライバ36に接続されるパッド36Pを配置する。このパッド36Pは、ドライバ36を介して各信号線22に接続される。
【0245】
このように、例えば図33を参照しながら説明した共通電源線73Aの位置にドライバ36を配置することで、レイアウトを最適化し、有機EL装置の縮小化もしくは高集積化を図ってもよい。
【0246】
<実施の形態6>
ここでは、有機EL装置のより詳細な構成やその動作について説明する。図38は、有機EL装置の構成を示す回路図の一例であり、図39は、有機EL装置の動作を示すタイミングチャートである。
【0247】
図38に示すように、アクティブマトリクス部61の周囲には、各走査線20に制御信号を供給する書込み用走査ドライバ34A、各リセット線24に制御信号を供給する消去用走査ドライバ34B、および各信号線22に制御信号を供給するドライバ(データドライバ)36が配置されている。これらと各画素(画素回路30及び有機EL素子32)の接続については、図17および実施の形態1の図3等を参照しながら説明した通りである。
【0248】
なお、VDAT1〜VDATmは、データドライバ36の出力信号を示し、YSEL1〜YSELnは、書き込み用走査ドライバ34Aの出力信号を示し、また、YERS1〜YERSnは、消去用走査ドライバ34Bの出力信号を示す。
【0249】
ここで、書込み用走査ドライバ34Aは、レベルシフタ34A1およびシフトレジスタ34A2を有しており、これらは各種配線により接続されている。シフトレジスタ34A2には、書込み用走査ドライバ用クロック信号CLYS、書込み用走査ドライバ用クロック反転信号XCLYSおよび書込み用走査ドライバ用スタートパルスSPYSが入力される。書込み用走査ドライバ34Aのレベルシフタ34A1により、走査線20(YSEL1〜YSELn)が順次選択され、シフトレジスタ34B2により選択された走査線20の電位が上昇する。
【0250】
消去用走査ドライバ34Bは、レベルシフタ34B1およびシフトレジスタ34B2を有しており、これらは各種配線により接続されている。シフトレジスタ34B2には、消去用走査ドライバ用クロック信号CLYE、書込み用走査ドライバ用クロック反転信号XCLYEおよび書込み用走査ドライバ用スタートパルスSPYEが入力される。消去用走査ドライバ34Bのレベルシフタ34B1によりリセット線24(YERS1〜YERSn)が順次選択され、シフトレジスタ34A2により選択されたリセット線24の電位が上昇する。
【0251】
ドライバ(データドライバ)36は、シフトレジスタ361、第1ラッチ回路362および第2ラッチ回路363を有しており、これらは各種配線により接続されている。シフトレジスタ361には、データドライバ用クロック信号CLX、データドライバ用クロック反転信号XCLXおよびデータドライバ用スタートパルスSPXが入力される。一方、第1ラッチ回路362には、シフトレジスタ361からの信号と、各種データ信号(デジタル電圧信号)VDA、VDB、VDCが入力される。また、第1ラッチ回路362には、ラッチ転送信号LATが入力される。ドライバ(データドライバ)36のシフトレジスタ361により、信号線22(VDAT1〜VDATm)が順次駆動される。
【0252】
なお、図中の信号線20と走査線20の交点に位置する矩形は、画素(画素回路30及び有機EL素子32)を示す。一部、画素の表示を省略してある。
【0253】
次いで、上記有機EL装置の動作について図39を参照しながら説明する。図39において、横方向は時間を示し、縦方向は走査線の選択の様子を示している。図示するように、1フレーム(flame)は、複数のサブフレーム(図39では、4つ)SFにより構成されている。例えば、サブフレームSF1〜SF4の発光時間に重み(変化)をつけ、例えば、各サブフレームの発光時間をSF1:SF2:SF3:SF4=1:2:4:8(4ビット)とすることで、中間調を表現することができる。従って、この場合、4×4=16階調の表示が可能となり、赤(R)緑(G)青(B)の三色でカラー表示をした場合、16階調の3乗である4096色を表現することができる。
【0254】
各サブフレームSF1〜SF4における動作について説明する。まず、選択走査線(YSEL)20がアクティブとなり、発光/非発光を表すデータ信号(VDAT)が信号線22を通じて各画素に書き込まれる。これにより各色の発光/非発光が定まる。次いで、一定時間後、リセット線24(YERS)がアクティブとなり、各画素の発光が停止(消灯)する。このような一連の動作を1フレームの間に複数回(図39では、SF1〜SF4までの4回)繰り返すことにより、かつ、各サブフレームの時間(発光時間)に重み付けを持たせることにより、中間調を表現することができる。
【0255】
このように、上記有機EL装置においては、信号線22にデジタル信号(”1”又は”0”)が供給されることから、例えば、実施の形態1の図3等に示す電流制御用トランジスタDRは、完全なオン状態もしくはオフ状態を取る。従って、図17等からも明確なように、電流制御用トランジスタDRがオン状態となる発光時には、電位Vsubが有機EL素子32に供給される。従って、電位Vsubが不均一であると、その発光の程度に差が生じ、所定の発光輝度を確保できなくなる。さらに、前述の通り、中間調を表現する場合には、発光輝度のばらつきが、色調の階調差より大きくなると、結局のところ所定の色調が表現できなくなる。
【0256】
従って、上記のようなデジタル駆動の有機EL装置、特に、中間調を表現するような駆動方法を採用する場合には、前述の実施の形態2〜5を適用して効果的である。即ち、導電性基板10を介して画素毎に電源を供給することにより有機EL素子の発光輝度の面内分布をより均一にすることができ、所定の色調を表現することができる。また、導電性基板10のパッドの位置を工夫して基板電位の変化を制御することにより有機EL素子の発光輝度の面内分布をより均一にすることができ、所定の色調を表現することができる。
【0257】
なお、本実施の形態においては、デジタル駆動について説明したが、上記実施の形態は、アナログ駆動の有機EL装置に適用しても効果的である。例えば、アナログ駆動の場合には、電位Vsubの電位降下を考慮した設計がなされている。即ち、あらかじめ電位Vsubを高く設定することにより、電位Vsubの電位の変化の影響を受けないよう駆動回路やそれらを構成する素子性能が設定されている。しなしながら、上記実施の形態2〜6を適用することにより電位Vsubの降下を低減できるため、電位Vsubをあらかじめ低く設定することができる。言い換えれば、低電位駆動の有機EL装置を実現することができる。また、有機EL装置の電力消費を低減することができる。
【0258】
なお、上記実施の形態においては、有機EL装置の構成例や駆動例について種々の形態を説明したが、この他、各画素に共通して電位が供給される有機EL素子について、広く適用可能である。即ち、当該電位を導電性基板を介して供給すればよい。
【0259】
<有機EL装置を備えた電子機器の具体例>
次に、上述した有機EL装置を備えた電子機器の具体例について説明する。
【0260】
図40は、有機EL装置を表示部として備えた電子機器の具体例を示す斜視図である。
図40(A)は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1000は、本実施の形態にかかる有機EL装置を用いて構成された表示部1001を備えている。図40(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本実施の形態にかかる有機EL装置を用いて構成された表示部1101を備えている。図40(C)は、電子機器の一例である携帯型情報処理装置1200を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、及び本実施の形態にかかる有機EL装置を用いて構成された表示部1203を備えている。
【0261】
なお、本発明は上述した実施の形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。
【図面の簡単な説明】
【0262】
【図1】有機EL装置の基本構造を説明する模式図である。
【図2】有機EL装置の基本構造を説明する模式図である。
【図3】有機EL装置の回路構成例を説明する図である。
【図4】有機EL装置の他の回路構成例を説明する図である。
【図5】有機EL装置の構造を説明する断面図である。
【図6】有機EL装置の構造を説明する断面図である。
【図7】有機EL装置の構造を説明する断面図である。
【図8】有機EL装置の製造方法の一例を説明する工程断面図である。
【図9】有機EL装置の製造方法の一例を説明する工程断面図である。
【図10】有機EL装置の製造方法の一例を説明する工程断面図である。
【図11】有機EL装置の製造方法の一例を説明する工程断面図である。
【図12】有機EL装置の製造方法の一例を説明する工程断面図である。
【図13】有機EL装置の製造方法の一例を説明する工程断面図である。
【図14】有機EL装置の製造方法の一例を説明する工程断面図である。
【図15】有機EL装置の製造方法の一例を説明する工程断面図である。
【図16】有機EL装置の製造方法の一例を説明する工程断面図である。
【図17】実施の形態2の有機EL装置の回路構成を説明する図である。
【図18】実施の形態2の画素回路の他の構成例を説明する図である。
【図19】実施の形態2の有機EL装置の他の回路構成例を説明する図である。
【図20】実施の形態2の画素回路の他の構成例を説明する図である。
【図21】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図22】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図23】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図24】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図25】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図26】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図27】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図28】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図29】実施の形態2の有機EL装置の製造方法の一例を説明する工程断面図である。
【図30】実施の形態2の効果を説明するための比較のための有機EL素子の要部平面図である。
【図31】実施の形態3の有機EL装置の構成を示す要部平面図である。
【図32】図31のI−I'部の要部断面図である。
【図33】実施の形態3の効果を説明するための有機EL装置(比較例)の構成を示す要部平面図である。
【図34】実施の形態4の有機EL装置の構成を示す要部平面図である。
【図35】図34のII−II'部の要部断面図である。
【図36】実施の形態4の有機EL装置の他の構成を示す要部断面図である。
【図37】実施の形態5の有機EL装置の構成を示す要部平面図である。
【図38】有機EL装置の構成を示す回路図の一例である。
【図39】有機EL装置の動作を示すタイミングチャート例である。
【図40】電子機器の具体例を示す斜視図である。
【符号の説明】
【0263】
10…基板、10P…EL電源供給用パッド、12…画素部、14…共通電極、16…電源、20…走査線、22…信号線、22P…信号供給用パッド、24…リセット線、28…節点、30…画素回路、32…有機EL素子、34…ドライバ、34A…書込み用走査ドライバ、34AP…パッド、34A1…レベルシフタ、34A2…シフトレジスタ、34B…消去用走査ドライバパッド、34BP…パッド、34B1…レベルシフタ、34B2…シフトレジスタ、36…ドライバ、36P…パッド、38…配線、50a…電源供給線、50b…共通電源供給線、61…アクティブマトリクス部、63…絶縁膜、73…電源供給線、73A…共通電源線、73AP…パッド、73C…コンタクト部、361…シフトレジスタ、362…第1ラッチ回路、363…第2ラッチ回路、C1…コンタクトホール、DR…電流制御用トランジスタ、SW1…データ書き込み用トランジスタ、SW2…データ消去用トランジスタ、SW3、SW4…トランジスタ
【特許請求の範囲】
【請求項1】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第1開口と、第2開口と、第3開口と、を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項2】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第1開口と、第3開口と、を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項3】
請求項1または2に記載の有機エレクトロルミネッセンス装置において、
前記基板上の、走査線と、前記走査線に交差する信号線と、前記走査線と前記信号線との交差に対応して位置する前記半導体膜と、を含む領域がアクティブマトリクス部であり、
前記基板の外周と、前記アクティブマトリクス部の外周との間の領域に、前記走査線に制御信号を供給する走査ドライバと、前記信号線に制御信号を供給するデータドライバと、前記電源供給部と、が位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項4】
請求項3に記載の有機エレクトロルミネッセンス装置において、
前記電源供給部が、前記基板の外周と前記走査ドライバとの間に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項5】
請求項3に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が前記基板の四隅に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項6】
請求項3に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が等間隔で位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項7】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第2開口を有する第1絶縁膜と、
前記第1絶縁膜上に位置する半導体膜と、
前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項8】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板が導電性基板である、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項9】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板がステンレスである、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項10】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板が絶縁性基板と導電膜とを含み、前記導電膜が前記基板の前記一方面に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項11】
導電性を有する基板と、
前記基板の一方面上に位置し、第1開口を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記基板の他方面の複数の箇所に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項12】
請求項11に記載の有機エレクトロルミネッセンス装置において、
前記第1絶縁膜が、さらに第2開口を含み、
前記第2絶縁膜が、前記第2開口を介して前記基板と接し、
前記第2絶縁膜と前記中間絶縁膜との間に容量電極が位置し、前記第2開口を介して前記容量電極と前記基板とが前記第2絶縁膜を挟持し、キャパシタを形成する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項13】
請求項11または12に記載の有機エレクトロルミネッセンス装置において、
前記基板上の、走査線と、前記走査線に交差する信号線と、前記走査線と前記信号線との交差に対応して位置する前記半導体膜と、を含む領域がアクティブマトリクス部であり、
前記基板の外周と、前記アクティブマトリクス部の外周との間の領域に重なる位置に、前記走査線に制御信号を供給する走査ドライバと、前記信号線に制御信号を供給するデータドライバと、前記電源供給部と、が配置される、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項14】
請求項13に記載の有機エレクトロルミネッセンス装置において、
前記電源供給部が前記基板の外周と前記走査ドライバとの間に位置する領域に重なって配置される、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項15】
請求項13に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が前記基板の四隅に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項16】
請求項13に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が等間隔で位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項17】
請求項1ないし16のいずれかに記載の有機エレクトロルミネッセンス装置を備えることを特徴とする電子機器。
【請求項1】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第1開口と、第2開口と、第3開口と、を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項2】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第1開口と、第3開口と、を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記第1絶縁膜上に位置し、前記第3開口を介して前記基板の前記一方面に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項3】
請求項1または2に記載の有機エレクトロルミネッセンス装置において、
前記基板上の、走査線と、前記走査線に交差する信号線と、前記走査線と前記信号線との交差に対応して位置する前記半導体膜と、を含む領域がアクティブマトリクス部であり、
前記基板の外周と、前記アクティブマトリクス部の外周との間の領域に、前記走査線に制御信号を供給する走査ドライバと、前記信号線に制御信号を供給するデータドライバと、前記電源供給部と、が位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項4】
請求項3に記載の有機エレクトロルミネッセンス装置において、
前記電源供給部が、前記基板の外周と前記走査ドライバとの間に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項5】
請求項3に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が前記基板の四隅に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項6】
請求項3に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が等間隔で位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項7】
少なくとも一方面に導電性を有する基板と、
前記基板の前記一方面上に位置し、第2開口を有する第1絶縁膜と、
前記第1絶縁膜上に位置する半導体膜と、
前記半導体膜上に位置し、前記第2開口を介して前記基板と接する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第2開口を介して前記基板と前記第2絶縁膜を挟持する容量電極と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極及び前記容量電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項8】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板が導電性基板である、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項9】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板がステンレスである、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項10】
請求項1ないし7のいずれかに記載の有機エレクトロルミネッセンス装置において、
前記基板が絶縁性基板と導電膜とを含み、前記導電膜が前記基板の前記一方面に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項11】
導電性を有する基板と、
前記基板の一方面上に位置し、第1開口を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第1開口を介して前記基板の前記一方面から電流が供給される半導体膜と、
前記半導体膜上に位置する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記半導体膜と重なるゲート電極と、
前記ゲート電極上に位置する中間絶縁膜と、
前記中間絶縁膜上に位置し、前記半導体膜を介して電流が供給される画素電極と、
前記画素電極上に位置する発光層と、
前記発光層上に位置する共通電極と、
前記基板の他方面の複数の箇所に電流を供給する電源供給部と、を含むことを特徴とする有機エレクトロルミネッセンス装置。
【請求項12】
請求項11に記載の有機エレクトロルミネッセンス装置において、
前記第1絶縁膜が、さらに第2開口を含み、
前記第2絶縁膜が、前記第2開口を介して前記基板と接し、
前記第2絶縁膜と前記中間絶縁膜との間に容量電極が位置し、前記第2開口を介して前記容量電極と前記基板とが前記第2絶縁膜を挟持し、キャパシタを形成する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項13】
請求項11または12に記載の有機エレクトロルミネッセンス装置において、
前記基板上の、走査線と、前記走査線に交差する信号線と、前記走査線と前記信号線との交差に対応して位置する前記半導体膜と、を含む領域がアクティブマトリクス部であり、
前記基板の外周と、前記アクティブマトリクス部の外周との間の領域に重なる位置に、前記走査線に制御信号を供給する走査ドライバと、前記信号線に制御信号を供給するデータドライバと、前記電源供給部と、が配置される、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項14】
請求項13に記載の有機エレクトロルミネッセンス装置において、
前記電源供給部が前記基板の外周と前記走査ドライバとの間に位置する領域に重なって配置される、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項15】
請求項13に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が前記基板の四隅に位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項16】
請求項13に記載の有機エレクトロルミネッセンス装置において、
複数の前記電源供給部が等間隔で位置する、ことを特徴とする有機エレクトロルミネッセンス装置。
【請求項17】
請求項1ないし16のいずれかに記載の有機エレクトロルミネッセンス装置を備えることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【公開番号】特開2007−310352(P2007−310352A)
【公開日】平成19年11月29日(2007.11.29)
【国際特許分類】
【出願番号】特願2006−352679(P2006−352679)
【出願日】平成18年12月27日(2006.12.27)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成19年11月29日(2007.11.29)
【国際特許分類】
【出願日】平成18年12月27日(2006.12.27)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]