【課題】 結晶方位がそろった結晶粒から構成された結晶質半導体膜であって、結晶粒の平均粒径が約４μｍ以下に微細化された結晶質半導体膜の製造方法等を提供する。
【解決手段】 本発明の結晶質半導体膜の製造方法は、（ａ）基板１０１の上に非晶質半導体膜１０４を形成する工程と、（ｂ）非晶質半導体膜１０４に結晶化を促進する触媒元素１０６を付与する工程と、（ｃ）水蒸気を含む雰囲気下で加熱することによって非晶質半導体膜１０４を結晶化し、結晶質半導体膜１０４ｂを得る工程とを包含する。 （もっと読む）

【課題】本発明は、微細な形状を有する半導体領域の形成方法を提供する。バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に微細な形状を有する半導体領域を形成することが可能である。 （もっと読む）

【課題】有機半導体組成物を利用した薄膜トランジスタを得るにあたって、成膜性がよく、より移動度が向上し、半導体特性に優れた有機半導体組成物を提供する。
【解決手段】ガス中蒸発法により得られた金属微粒子４と、金属微粒子に結合可能な結合性基３が結合するという非常に簡単な方法により、配向膜などの配向処理が不要な半導体組成物を形成する。 （もっと読む）

【課題】薄膜トランジスタ表示板の製造工程の簡素化、及び画素の開口率を低減しないストレージキャパシタの形成。
【解決手段】基板上にゲート電極を有するゲート線と維持電極線を形成し、それら線上にゲート絶縁膜を形成する。ゲート絶縁膜上に半導体層を形成し、その上にオーミック接触部材を形成する。オーミック接触部材上にソース電極を有するデータ線及びドレイン電極を形成し、それらの上に保護膜を蒸着する。保護膜上に第１感光膜を形成し、それをマスクとして保護膜をエッチングし、データ線の一部とゲート絶縁膜の第１部分を露出させる。第１感光膜を変化させ第２感光膜を形成し、それをマスクとして保護膜をエッチングし、ゲート絶縁膜の第２部分とドレイン電極の少なくとも一部を露出させ、且つゲート絶縁膜の第１部分を除去してゲート線の一部を露出させる。導電体膜を蒸着する。第２感光膜を除去してドレイン電極と接続される画素電極を形成する。 （もっと読む）

【課題】 半導体装置の評価方法及び半導体装置の解析装置に関し、移動度のチャネル長依存性を取り込みながらモデルパラメータを精度良く効率的に抽出する。
【解決手段】 実効的な反転層移動度をμ_eff 、実効チャネル幅をＷ_eff 、実効チャネル長をＬ_eff 、単位面積当たりのゲート絶縁膜容量をＣ_OX、実効的なゲート電圧をＶ_geff、Ｖ_geff＝０の時の実効的な反転層移動度をμ₀ とした場合にＵ₀ ＝μ₀ Ｗ_eff Ｃ_OX／Ｌ_eff で表されるＵ₀ 、実効一次移動度減衰係数Θ_1eff、二次移動度減衰係数Θ₂ 、及び、しきい値電圧Ｖ_thからなる（Θ_1eff，Θ₂ ，Ｕ₀ ，Ｖ_th）の組の最適解を求めることによって、直列寄生抵抗Ｒ_sdと実効的な反転層移動度μ_eff を求める。 （もっと読む）

【課題】 高い特性及び信頼性を有する半導体装置の作製方法を提供する。
【解決手段】 絶縁膜上の電極や配線形成後のドライエッチングにおけるエッチングダメージを防止する。ドライエッチングのプラズマによる荷電粒子の発生を、半導体層に達しないように、導電層を形成してダメージを抑制する。これにより、特に微細化な構造を持つ薄膜トランジスタにおいて、トランジスタ特性の劣化を生じさせない方法を提供することを目的とする。 （もっと読む）

【課題】 ＳＯＩ基板上に、完全空乏型の高速ＭＯＳトランジスタと、高耐圧型ＭＯＳトランジスタとを混載した高精度なアナログＩＣが形成された半導体装置を安価に提供すること。
【解決手段】 ブリーダ抵抗はＳＯＩ基板上の単結晶シリコンデバイス形成層で形成し、それぞれのブリーダ抵抗の上面には、高速ＭＯＳトランジスタのゲート絶縁膜及びゲート電極により抵抗値固定用電極を形成し、下部に位置するブリーダ抵抗と同電位になるようにした。
（もっと読む）

【課題】 シリコンウェハから形成されるＩＣチップは利用形態の増大、需要の増大が予想され、さらなる低コスト化が要求される。
そこで本発明は、さらなる低コストでの生産が可能なＩＣチップの構造、プロセスの提供を課題とする。
【解決手段】 本発明において、剥離層に金属膜と、該金属膜を有する反応物を用いることを特徴とする。金属膜、又は金属を有する反応物はエッチング速度が高く好ましく、さらに、金属膜、又は金属を有する反応物をエッチングする化学的手段に加え、物理的手段を用いることができ、より簡便に、短時間で剥離層を除去することができる。 （もっと読む）

【課題】 電界効果トランジスタのキャリアの移動度を向上させる。
【解決手段】 半導体部と絶縁部を備える電界効果トランジスタであって、絶縁部が強誘電性及び強磁性をともに有する物質と非磁性物質を含有することを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】一般に、半導体デバイスの製造に使用される被膜、特に窒化被膜および酸化被膜を提供すること。
【解決手段】窒化シリコン、酸化シリコン、酸窒化シリコン、または炭化シリコン被膜の形成中、少なくとも１つの非シリコン前駆体（ゲルマニウム前駆体や炭素前駆体など）を添加することによって、堆積速度が改善され、または被膜の応力を調整するなどこの被膜の特性を調整することが可能になり、あるいはその両方が可能になる。また、ドープ型酸化シリコンまたはドープ型窒化シリコンまたはその他のドープ型構造では、ドーパントが存在することを利用して、このドーパントに関連する信号（目印）をエッチング・ストップとして測定することができ、またはその他の場合にはエッチング中の制御を実現することができる。 （もっと読む）

【課題】 本発明は、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板とこれを用いた表示装置を提供する。
【解決手段】 本発明による表示装置は、基板と、前記基板上に形成されて複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、前記画像表示部のテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える。 （もっと読む）

【課題】 製造コストをかけることなく、十分な光電流を得ることができる表示装置を提供する。
【解決手段】 表示装置は、各画素ＴＦＴごとに２個ずつ設けられる画像取込み用のセンサとを有する。センサ内のフォトダイオードＤ１，Ｄ２を構成するｐ+領域４６とｎ+領域４８の間に、低濃度のｐ-領域４７またはｎ-領域を形成し、このｐ-領域４７またはｎ-領域の基板水平方向長さをｐ+領域４６やｎ+領域４８よりも長くするため、ｐ+領域４６とｎ+領域４８の間に形成される空乏層５３がｎ-領域に長く伸び、その結果、光電流が増えて光電変換効率がよくなるとともに、S/N比が向上する。 （もっと読む）

基体平面から上方に突起した半導体層と、この半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体層の側面の間に介在するゲート絶縁膜と、前記半導体層上面に設けられ前記ゲート電極下に位置するキャップ絶縁層と、前記半導体層の前記ゲート電極に覆われない領域に形成されたソース／ドレイン領域とを有し、前記キャップ絶縁層は、前記基体平面に平行方向であって一対のソース／ドレイン領域を結ぶチャネル長方向に垂直な方向へ、前記ゲート絶縁膜の表面から張り出した張り出し部を有することを特徴とする電界効果型トランジスタ。 （もっと読む）

本発明の電界効果トランジスタ（１００）は、基板（１０１）上に形成されたゲート電極（１０２）と、ゲート電極（１０２）上に形成されたゲート絶縁層（１０３）と、ゲート絶縁層（１０３）上に形成されたソース電極（１０６，１０９）およびドレイン電極（１０４）と、ソース電極（１０６，１０９）およびドレイン電極（１０４）に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層（１０８）と、ｎ型半導体層（１０８）上に形成されカーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層（１１０）とを含む。半導体保護層（１１０）形成と同時にＣＮＴの半導体特性転化を行うことで、工程を簡便なものとする。これにより、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。 （もっと読む）

【課題】 ＭＯＤＦＥＴデバイス構造体の製作における横及び垂直方向の縮小に伴う困難を克服するＭＯＤＦＥＴデバイス構造体の縮小技術を提供する。
【解決手段】 シリコン及びシリコンゲルマニウム・ベースの半導体ＭＯＤＦＥＴトランジスタ・デバイスの設計と製造方法が示される。ＭＯＤＦＥＴの設計は、ＲＦ、マイクロ波、サブミリ波及びミリ波を含むさまざまな通信用途のための、超高速、低ノイズの性能を持った、成長型エピタキシャル電界効果トランジスタ構造を有する。エピタキシャル電界効果トランジスタ構造は、大幅に改善されたＲＦ性能の達成を可能にする、極薄ＳＯＩ又はＳＧＯＩ基板上に最適な変調ドープ・ヘテロ構造を形成するシリコン及びシリコンゲルマニウム層を組込んだ高移動度ひずみｎ−チャネル及びｐ−チャネル・トランジスタのための、極限的な（垂直及び横方向の）デバイス小型化及び層構造設計を含む。 （もっと読む）

柔軟性、可撓性があり任意の形状に集積回路を作成できるという特徴を持つ線状ＭＩＳＦＥＴでは、ソース領域とドレイン領域を並列配置する構造が使用されていた。しかし、ＭＩＳＦＥＴの電気特性を決めるチャネル長が円筒形のゲート絶縁領域に沿ったソース領域とドレイン領域の距離できまるため、チャネル長の微細化や再現性向上が困難だった。 ＭＩＳＦＥＴの構造を、ソース領域とドレイン領域でチャネル領域となる半導体領域を挟む構造とした。半導体領域にゲート絶縁領域を介して制御電圧を加え、ソース領域とドレイン領域間で流れる電流を制御する。チャネル長が、半導体領域の膜厚で決まるため、チャネル長の微細化や再現性向上が可能になった。 （もっと読む）

【課題】表示品質と画像取込み性能に優れた表示装置及びその製造方法を提供する。
【解決手段】表示装置の製造工程にてＴＦＴ１１のチャネル部とフォトダイオードＤ１，Ｄ２のＩ層をともに水素化する際、ＴＦＴ１１とフォトダイオードＤ１，Ｄ２とで水素化の進行に違いが出るようにして、ＴＦＴ１１のチャネル部の欠陥密度を少なくし、かつフォトダイオードＤ１，Ｄ２のＩ層の欠陥密度を多くする。これにより、ＴＦＴ１１のリーク電流が抑制され、フォトダイオードＤ１，Ｄ２の光に対する感度を向上できる。 （もっと読む）