【課題】 一つの基板上に異なる電気的特性を有する画素ＴＦＴと回路ＴＦＴを容易に形成可能な表示装置の製造方法を提供する。
【解決手段】 画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，前記第１の半導体層を選択的に表面処理して前記第１の半導体層表面の格子欠陷密度を増加させる段階と，を含む。 （もっと読む）

【課題】 絶縁膜基板上にシリコン層を形成し、長時間の溶融、再結晶化を行い、高品質多結晶シリコン膜を得る際の多結晶シリコン膜の凝集を回避する。
【解決手段】 絶縁性基板ＧＬＳ上に一層もしくは複数層の下地膜ＵＣＬを設け、この下地膜ＵＣＬに設けた前駆シリコン膜ＰＣＦと接する表面付近を溶融シリコン層の濡れ性が向上するような膜組成を示す絶縁膜ＵＣＬＰとし、レーザ光ＬＳＲで前駆シリコン膜ＰＣＦを溶融させることで凝集を回避して高品質多結晶シリコン膜ＰＳＩを形成する。 （もっと読む）

【課題】 ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。 （もっと読む）

【課題】 半導体素子及びその製造方法を提供すること。
【解決手段】 セル領域と周辺回路領域とを備え、セル領域及び周辺回路領域は、素子分離膜により画定された活性領域を備える半導体基板、素子分離膜の表面上に突出され、少なくとも二つの活性チャンネルを画定する活性領域の一部分、少なくとも二つの突出活性チャンネルを有する半導体基板の活性領域上に形成されたゲート酸化膜、ゲート酸化膜及び半導体基板の素子分離膜上に形成されたゲート電極、及び各ゲート電極の両側の半導体基板の活性領域内に形成されたソース及びドレインを備える半導体素子が提供される。 （もっと読む）

【課題】 アクティブマトリクス方式に代表される、トランジスタ４を駆動素子として用いる電流駆動方式の発光装置において、簡素な構成によって従来よりも発光効率を向上させる。
【解決手段】 発光素子２と、発光素子２を駆動する駆動回路３とを備える発光装置であって、駆動回路３中にトランジスタ４が介装されるとともに、トランジスタ４の電流経路に、発光素子２から発する光により電気抵抗が低下する物質を含有させる。 （もっと読む）

半導体デバイス構造（１０）では、Ｎ及びＰチャネルトランジスタキャリア移動度を別々に最適化するため、二つの半導体層（１６、２０）が使用される。これを決定する導電特性は、半導体の材料の種類、結晶面、配向性及び歪みの組み合わせである。シリコンゲルマニウムの半導体材料、圧縮性歪み、（１００）の結晶面及び＜１００＞の配向性を特徴とする導電特性の場合、Ｐチャネルトランジスタ（３８）においてホール移動度が向上する。また、結晶面は（１１１）であってもよく、この場合、配向性は重要ではない。Ｎ型伝導に適した基板は、Ｐ型伝導に適した（又は最適）基板とは異なる。Ｎチャネルトランジスタ（４０）は、好ましくは、引っ張り歪み、シリコン半導体材料及び（１００）面を有する。別の半導体層（１６、２０）では、Ｎ及びＰチャネルトランジスタ（３８、４０）はいずれもキャリア移動度に対し最適化される。
（もっと読む）

共平面型薄膜トランジスタ、ＴＦＴ（22）及びその製造方法において、追加の絶縁層がソースコンタクト（30）及びドレインコンタクト（32）上に設けられ、当該追加の絶縁層の第１領域（34）がソースコンタクト（30）と実質的に同一領域を占有し、当該追加の絶縁層の第２領域（36）がドレインコンタクト（32）と実質的に同一領域を占有するように形が定められる。これにより、ゲート（62）−ソース容量、及びゲート（62）−ドレイン容量が低減される。一部の構成では、このことが追加のマスク又は形を定める工程なくして実現され得る。
（もっと読む）

【課題】基板（１１０）から伸長するフィン（１１２、１１３、１１４）を覆う異なる厚さのゲート誘電体（５０２、５０４）を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）構造のための方法および構造を提供すること。
【解決手段】これらのフィンは、中央チャネル領域と、このチャネル領域の両側にソース領域（６０）およびドレイン領域（６２）とを有する。厚い方のゲート誘電体（５０４）は、複数層の誘電体（２００、５００）を含むことができ、薄い方のゲート誘電体（５０２）は、それよりも少ない層の誘電体（２００）を含むことができる。ゲート誘電体とは異なる材料を含むキャップ（１１６）を、フィンを覆うように配置することができる。 （もっと読む）

【課題】 異なる配向の半導体が共通のＢＯＸ層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体を形成するための、より簡単で優れた方法を提供すること。
【解決手段】 異なる結晶配向の半導体層を有するプレーナ型基板を製造するための、スタック状テンプレート層の局部的なアモルファス化及び再結晶化を用いる方法が提供される。本発明の方法を用いて構築されるハイブリッド配向半導体基板構造体、及び、デバイスの性能を高めるために異なる表面配向上に配置された少なくとも２つの半導体デバイスを含む種々のＣＭＯＳ回路と一体化されたこうした構造体が提供される。 （もっと読む）

半導体デバイス（１００）は、基板（１１０）、およびこの基板（１１０）上に形成される絶縁層（１２０）とを含む。第１デバイス（７１０）は第１フィン（１３０）を含む絶縁層（１２０）上に形成される。この第１フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比を有する。第２デバイス（７２０）は、第２フィン（１３０）を含む絶縁層（１２０）上に形成される。この第２フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比と異なる第２アスペクト比を有する。
（もっと読む）

基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上面から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在する絶縁膜と、ソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタを備えた半導体装置であって、１つのチップ内に、前記ＭＩＳ型電界効果トランジスタとして、ゲート電極下の前記半導体凸部における基板平面に平行かつチャネル長方向に垂直な方向の幅Ｗが互いに異なる複数種のトランジスタを有する半導体装置。 （もっと読む）

【課題】 従来の単一のＦｉｎＦＥＴのスペースに２またはそれ以上のＦｉｎＦＥＴを形成すること。
【解決手段】 相補的フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体のための方法および構造体を開示する。本発明は、第１フィン（１００）を含む第１型ＦｉｎＦＥＴと、第１フィン（１００）に並列に延在する第２フィン（１０２）を含む第２型ＦｉｎＦＥＴを含む。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのソース／ドレイン領域（１３０）の間に配置される絶縁体フィンを含む。第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、絶縁体フィンは、第１フィン（１００）および第２フィン（１０２）とほぼ同じ寸法の幅にされる。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのチャネル領域を覆うように形成された共通ゲート（１０６）を含む。ゲート（１０６）は、第１型ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、第２型ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む。第１不純物ドーピング領域と第２不純物ドーピング領域の差異が、ゲートに、第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの差異に関係した異なる仕事関数を与える。第１フィン（１００）および第２フィン（１０２）はほぼ同じ幅である。 （もっと読む）

【課題】 薄膜トランジスタを備えた平板表示装置を提供する。
【解決手段】 各駆動薄膜トランジスタの活性層の結晶粒の差によって、そして、駆動薄膜トランジスタの活性層のサイズを変更せずホワイトバランスを合せ、各副画素に最適の電流を供給することによって適正な輝度を得、寿命を短縮させないようにするためのものであって、自己発光素子を備えた複数の副画素を含む画素と、前記各副画素に備えられて少なくともチャンネル領域を有する半導体活性層を備え、前記自己発光素子に各々接続されて電流を供給するものであって、前記活性層の少なくともチャンネル領域が前記副画素別にその結晶粒のサイズまたは形状が相異なるように備えられた駆動薄膜トランジスタと、を含むことを特徴とする平板表示装置。 （もっと読む）

【課題】 駆動用ＴＦＴの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供する。また、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供する。
【解決手段】 自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ（２０ｒ、２０ｇ、２０ｂ）とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。 （もっと読む）