一態様において、本開示は薄膜処理方法に関する。本方法は、第１の選択された方向に薄膜を進める間、第１レーザパルスと第２レーザパルスで薄膜の第１領域を照射し、各レーザパルスは成形ビームを供給し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、第１領域は再凝固および結晶化して第１の結晶化領域を形成する。更に本方法は、第３レーザパルスと第４レーザパルスで薄膜の第２領域を照射し、各レーザパルスは形成ビームを供給し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、第２領域は再凝固および結晶化して第２の結晶化領域を形成する。第１レーザパルスと第２レーザパルス間の時間間隔は、第１レーザパルスと第３レーザパルス間の時間間隔の半分未満である。 （もっと読む）

【課題】ベース基板（例えばガラス基板）とボンド基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて半導体装置の歩留まりを向上することを目的の一とする。
【解決手段】ボンド基板にイオンを添加して該ボンド基板に脆化領域を形成し、ベース基板にレーザー光の照射による複数の凹凸部を形成し、絶縁層を介してボンド基板とベース基板とを貼り合わせる際に、複数の凹凸部をボンド基板とベース基板との位置合わせの指標として用いると共に、複数の凹凸部の一を含む領域に、ボンド基板とベース基板とが貼り合わない領域であってその外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）

【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。 （もっと読む）

【課題】平坦性を確保しつつ、結晶性の高い半導体膜を有する、ＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】分離により絶縁膜上に単結晶の半導体膜を形成した後、該半導体膜の表面に存在する自然酸化膜を除去し、半導体膜に対して第１のレーザ光の照射を行う。第１のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を７以上、より好ましくは１０以上１００以下とする。そして、第１のレーザ光の照射を行った後、半導体膜に対して第２のレーザ光の照射を行う。第２のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を０より大きく２以下とする。 （もっと読む）

【課題】可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法を提供する。
【解決手段】金属膜を形成する第１工程と、前記金属膜上に絶縁膜を形成する第２工程と、前記絶縁膜に多結晶Ｓｉからなる結晶シリコン膜を形成する第３工程とを含み、前記第２工程において、前記絶縁膜を１６０ｎｍ〜１９０ｎｍの膜厚範囲で形成し、前記第３工程は、前記絶縁膜にａ−Ｓｉからなる非晶質シリコン膜を３０ｎｍ〜４５ｎｍの膜厚範囲で形成する工程と、前記非晶質シリコン膜に可視光領域の波長のレーザーの光を照射することにより、前記結晶シリコン膜を形成する工程とを含む。 （もっと読む）

【課題】照射面またはその近傍におけるレーザ光の端部は、レンズの収差などにより、エネルギー密度が徐々に減衰しているこのような領域（減衰領域）は被照射体のアニールにおけるエネルギー密度が十分でないので前記被照射体に対して均一なアニールを行うことを提供する。
【解決手段】複数のレーザ光のうちの１つのレーザ光のスポットを切断して２つに分割し、分割されたレーザ光のそれぞれの切断面が外側となるように入れ替える手段と、複数のレーザ光を１つに重ね合わせ線状に形成する手段とを有し、重ね合わせ線状に形成する手段により重ね合わされた線状のレーザー光の長尺方向において、減衰領域を除いたエネルギー密度の平均値は±１０％以内であり、重ね合わされた線状のレーザ光は、分割された
レーザ光の切断面を長尺方向の両端部とし、かつ分割されたレーザ光同士は重なり合わない。 （もっと読む）

【課題】半導体膜の表面に優れた光閉じ込め効果を有する凹凸形状を形成して光電変換素子の感度を向上させる。
【解決手段】多結晶半導体膜１０は、基板１上に形成されており、ラテラル結晶を含む。多結晶半導体膜の表面に自己組織化的に形成されたテクスチャ構造を有し、その表面の二乗平均粗さが４ｎｍ以上である。 （もっと読む）

【課題】 広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】 ガラス基板上に薄膜トランジスタ及び配線を有する半導体装置を製造する方法において、ガラス基板上に下地絶縁層を形成する工程と、前記下地絶縁層上に下地バリア層を形成する工程と、前記下地バリア層上にシード層を形成する工程と、前記シード層を前記配線に対応する形状にパターニングしてシード層パターンを形成する工程と、前記シード層パターンの表面に銅配線層を無電解めっき法で形成する工程と、前記銅配線層マスクとして前記下地バリア層をパターニングする工程と、前記銅配線層を被覆するように絶縁層を形成する工程とを備えたことを特徴する半導体装置の製造方法。 （もっと読む）

【課題】メモリを他の機能回路と同一の基板上に作製した時にも、メモリのための仕様の限定を生じず、生産性を向上し、使用者にとって使いやすく、安価な記憶装置を提供する。
【解決手段】絶縁表面上に、第１乃至第５の領域を有する半導体膜と、絶縁膜と、第１の電極と、第２の電極とを含むメモリセルを有し、第２の領域は第１の領域と第３の領域の間に設けられ、第４の領域は第３の領域と第５の領域の間に設けられ、第１の電極は絶縁膜を介して第２の領域と重なって設けられ、第２の電極は絶縁膜を介して第４の領域と重なって設けられ、メモリセルは、書き込み処理時に第１の領域及び第５の領域のうち少なくとも一方の領域と、第１の電極及び第２の電極との間に電圧を印加して第２の領域及び第４の領域のうち少なくとも一方の領域の半導体膜を絶縁状態に変化させる。 （もっと読む）

【課題】半導体膜の結晶性若しくは表面の平坦性、又は結晶性及び表面の平坦性を高めることのできるレーザ照射装置を提供することを目的の一とする。
【解決手段】レーザ発振器と、レーザ発振器から射出されたレーザ光を線状に成形する光学系と、光学系によって成形された線状のレーザ光が照射される被照射物を載置するステージと、を有し、ステージは、支持台上に、ヒータ、不純物吸着材及び被照射物を載置する載置台が順に固定されているレーザ照射装置を用いて、絶縁表面上に設けられた半導体膜にレーザ光を照射し、半導体膜を結晶化する。 （もっと読む）

【課題】エキシマレーザーにより、α−Ｓｉ層に加えられた熱は、絶縁層を介して金属遮光層へ伝わり、冷却されることで再結晶化される。この場合、金属層のパターン形状により、α−Ｓｉ層の冷却速度は影響を受ける。そのため、多結晶シリコン層の特性は金属層のパターン形状の影響によりばらつくという課題がある。
【解決手段】形状および間隔を揃えた矩形の金属遮光層１０５の、長手方向に向けてエキシマレーザーを走査し、α−Ｓｉ層を多結晶シリコン層１１５に改質する。長手方向に向けてエキシマレーザーを走査することから、金属遮光層１０５が連続した状態でレーザーアニールが進む。そのため、金属遮光層１０５上での多結晶シリコン層１１５は均質性が高くなる。そのため、金属遮光層１０５上に形成されるＴＦＴ１０１の電気的特性が均質化し、液晶装置１００の表示均一性を高めることが可能となる。 （もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従
来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省ス
ペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下
の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを
特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり
、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素
子を固着することにより、省スペース化を図ることができる。 （もっと読む）

【課題】均一性の極めて高いアニール処理結果を実現しつつ、その場合であっても生産性が損なわれてしまうことなく高スループット化を実現できるようにする。
【解決手段】基板上に少なくとも非晶質シリコン膜１４と光吸収層１６とが積層されてなる多層構造体に対して、前記光吸収層１６の側から光を照射して当該光による局所加熱を行い、前記非晶質シリコン膜１４を微結晶シリコン膜または多結晶シリコン膜に改質するアニール処理工程を備え、前記アニール処理工程では、前記局所加熱にあたり同一走査ライン上に複数の光ビームを配置するとともに、前記光吸収層１６の熱伝導率をｋ、密度をρ、比熱をｃ、走査すべきライン長／走査速度をｔｐとした場合に、前記複数の光ビームを少なくとも間隔Ｌ＝２×｛ｋ・ｔｐ／（ρ・ｃ）｝^1/2だけ隔てて配置する。 （もっと読む）

【課題】薄膜トランジスタ基板の製造コストの低減を図る。
【解決手段】基板１０に設けられたゲート電極１１と、ゲート電極１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１１に重なるように設けられた半導体層１５ａと、半導体層１３ａ上にゲート電極１１に重なると共に互いに離間するように設けられたソース電極１６ａ及びドレイン電極１６ｂとをそれぞれ備えた複数のＴＦＴ５ａが設けられたＴＦＴ基板２０ａであって、半導体層１５ａは、ゲート絶縁膜１２側に設けられたシリコン系の第１半導体層１３と、ソース電極１６ａ及びドレイン電極１６ｂ側に設けられた酸化物半導体系の第２半導体層１４とを備えている。 （もっと読む）

【課題】オフ電流が小さく、電位保持特性が優れており、消費電力が低いと共に、動作速度も速い低温ポリシリコントランジスタを含む薄膜トランジスタ、この薄膜トランジスタの製造方法及びそれを使用した液晶表示装置を提供する。
【解決手段】ガラス基板１０上にゲート電極１１、ゲート絶縁膜１２、チャネル領域、ソース・ドレイン電極１５ａ，１５ｂを形成した逆スタガ構造の薄膜トランジスタである。このチャネル領域は、ポリシリコン膜１３と、このポリシリコン膜１３の上面及び側面を覆うａ−Ｓｉ：Ｈ膜１４とから構成されている。 （もっと読む）

【課題】半導体装置の表示領域と駆動回路に設けられたＴＦＴの構造を機能に応じて適切なものとするとき、ｐチャネル型ＴＦＴにおいて、チャネル形成領域と、不純物領域との接合に欠陥が形成され、オフ電流が増加することを防止する。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。 （もっと読む）

【課題】非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる半導体装置及びその製造方法並びに表示装置を提供する。
【解決手段】半導体装置は、絶縁性の基板１１の一面側に、結晶性のシリコンからなる半導体層１５を有する薄膜トランジスタＴＦＴと、金属配線１２からなる配線層ＬＮと、が同層に設けられている。薄膜トランジスタＴＦＴの半導体層１５は、基板１１の一面側に成膜された非晶質シリコン薄膜１５ｘに対して、チャネル層となる領域上にのみ光熱変換層２２をパターニング形成した後、レーザー光ＢＭを走査して基板１１全域に照射し、熱アニールを施すことにより、非晶質シリコン薄膜１５ｘが結晶化されて形成される。 （もっと読む）

【課題】ドーピング処理の条件の厳密な管理および新たな製造工程を追加することなく、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現する。
【解決手段】基板２５上に形成された薄膜トランジスタにおいて、島状の半導体層２１は、略平坦な上面を有する中央部２１ａと、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部２１ｂとを有し、島状の半導体層２１の中央部２１ａに含まれる半導体は、端部２１ｂに含まれる半導体よりも結晶粒径が大きい、或いは島状の半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む。 （もっと読む）

【課題】ガラス基板と単結晶半導体基板とを貼り合わせてＳＯＩ基板を作製する際のシリコン層の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて歩留まりの高い半導体装置を提供することを目的の一とする。
【解決手段】ボンド基板に加速されたイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に絶縁層を形成し、絶縁層を介してボンド基板とベース基板を貼り合わせると共に、ボンド基板とベース基板の一部に貼り合わない領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）

【課題】酸化ケイ素膜からなるゲート絶縁膜の形成時に適用する紫外線照射による樹脂基板等の変色や変形を生じさせない、半導体装置製造方法を提供する。
【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル、ソース拡散及びドレイン拡散の各領域を形成する工程と、ポリシリコン半導体薄膜１３上に絶縁膜前駆体１４’を形成する工程と、絶縁膜前駆体１４’に紫外線２７照射をする工程と、ポリシリコン半導体薄膜１３及び絶縁膜１４からなる積層構造物をアイランド化する工程と、アイランド化した積層構造物の側壁部分１７を絶縁性物質１６で覆う工程と、絶縁膜１４上にゲート電極１５ｇを形成するとともに、絶縁膜１４に形成したコンタクトホール２６を介してソース拡散領域１３ｓ及びドレイン拡散領域１３ｄに接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、を有する。 （もっと読む）