【課題】ガラス基板と単結晶半導体基板とを貼り合わせてＳＯＩ基板を作製する際のシリコン層の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて歩留まりの高い半導体装置を提供することを目的の一とする。
【解決手段】ボンド基板に加速されたイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に絶縁層を形成し、絶縁層を介してボンド基板とベース基板を貼り合わせると共に、ボンド基板とベース基板の一部に貼り合わない領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）

【課題】酸化ケイ素膜からなるゲート絶縁膜の形成時に適用する紫外線照射による樹脂基板等の変色や変形を生じさせない、半導体装置製造方法を提供する。
【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル、ソース拡散及びドレイン拡散の各領域を形成する工程と、ポリシリコン半導体薄膜１３上に絶縁膜前駆体１４’を形成する工程と、絶縁膜前駆体１４’に紫外線２７照射をする工程と、ポリシリコン半導体薄膜１３及び絶縁膜１４からなる積層構造物をアイランド化する工程と、アイランド化した積層構造物の側壁部分１７を絶縁性物質１６で覆う工程と、絶縁膜１４上にゲート電極１５ｇを形成するとともに、絶縁膜１４に形成したコンタクトホール２６を介してソース拡散領域１３ｓ及びドレイン拡散領域１３ｄに接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、を有する。 （もっと読む）

【課題】しきい値電圧の制御にチャネルドープ法を用いて行う場合、活性層に不純物を導入するため、必然的にこの不純物起因のバルク結晶欠陥や、半導体層と絶縁層の界面凖位を生じさせてしまう。この結果、ＴＦＴ特性、特に電界効果型移動度を悪化させる原因となる。
【解決手段】基板上に形成された電極上に設けられた第１の絶縁層の応力と膜厚の積と、第１の絶縁層上に設けられた引張り応力を有する結晶質半導体膜からなる活性層の応力と膜厚の積と、活性層上に設けられた第２の絶縁層の応力と膜厚の積を適当な大きさに設定することでしきい値電圧を制御する。 （もっと読む）

【課題】搬送される基板の動きに追従してマイクロレンズアレイを移動してレーザ光の照射位置精度を向上する。
【解決手段】マトリクス状に設定されたＴＦＴ形成領域の縦横いずれか一方の配列方向に基板を搬送しながら撮像手段により基板表面を撮像し、該撮像画像に基づいて基板表面に予め設定されたアライメントの基準位置を検出し、複数のＴＦＴ形成領域に対応して基板の搬送方向と交差する方向に複数のレンズを配置した少なくとも一列のレンズアレイを基板の搬送方向と交差方向に移動して、レンズアレイのレンズと基板のＴＦＴ形成領域とをアライメント基準位置を基準にして位置合わせし、基板が移動してＴＦＴ形成領域がレンズアレイの対応レンズの真下に到達したときにレンズアレイにレーザ光を照射し、複数のレンズによりレーザ光を集光して各ＴＦＴ形成領域のアモルファスシリコン膜をアニール処理する。
【選択図】図６

（もっと読む）

【課題】同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する２種類の結晶質半導体膜を形成し、それら２種類の結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得る。
【解決手段】基板１１上に非晶質半導体膜２４を成膜する非晶質膜成膜工程と、非晶質半導体膜２４の一部を溶融固化して結晶化することで第１結晶質半導体膜２４Ａを形成する第１結晶化工程と、残部の非晶質半導体膜２４を固相成長させることで第１結晶質半導体膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質半導体膜２４Ｂを形成する第２結晶化工程と、第１結晶質半導体膜２４Ａの結晶粒の平均粒径が第２結晶質半導体膜２４Ｂの結晶粒の平均粒径よりも小さい状態を維持しながら第１及び第２結晶質半導体膜２４Ｂを溶融固化することで再結晶化する再結晶化工程とを含む。 （もっと読む）

【課題】非晶質シリコン膜をレーザー照射により多結晶シリコン膜に変化させる際に、非晶質シリコン膜上に形成された自然酸化膜が多結晶化に及ぼす悪影響を防ぐことができる薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物を提供する。
【解決手段】基板１０上に非晶質シリコン膜２１ａを形成する非晶質シリコン膜形成工程と、非晶質シリコン膜２１ａ上に酸化保護膜３０を形成する酸化保護膜形成工程と、酸化保護膜３０上からレーザー２２を照射して非晶質シリコン膜２１ａを多結晶シリコン膜２１ｐに変化させる多結晶シリコン膜形成工程とを少なくとも有する。この方法では、非晶質シリコン膜形成工程と酸化保護膜形成工程とが、非晶質シリコン膜形成工程で使用されるチャンバー内で連続して行われる。 （もっと読む）

【課題】素子基板のマスク枚数を抑えて、ディスクリネーションを効率良く隠すとともに、比視感度の高い緑色を表示する画素については光漏れが目立ちにくくする。
【解決手段】直視型の透過型の液晶表示装置において、素子基板は、ゲート配線３１１と、ソース配線３０２と、画素ＴＦＴを有する画素部と、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。比視感度の高い緑表示の画素については、光漏れが目立ちやすいので、確実にディスクリネーションを遮光できるように、遮光膜を兼ねたドレイン電極３１３の面積を広くする。赤表示の画素については、遮光膜を兼ねた遮光電極３１４を狭い幅で設ける。青表示の画素については、明るさを優先して、遮光膜３１５を一部のみ形成する。 （もっと読む）

【課題】ＴＦＴを用いた半導体装置において、ＴＦＴ中の汚染不純物を低減し、信頼性のあるＴＦＴを得ることを課題とする。
【解決手段】ガラス基板上のＴＦＴの被膜に存在する汚染不純物を、フッ素を含有する酸性溶液を被膜表面に接触させ、酸性溶液を一定方向に流すことにより、被膜表面の汚染不純物を除去することにより、信頼性のあるＴＦＴを得ることができる。なお、酸性溶液は、フッ酸とフッ化アンモニウムの混合比が体積比で１：５０のバッファードフッ酸を用いる。 （もっと読む）

【課題】大面積な半導体装置を低コストに提供することを目的の一とする。または、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに最適な結晶面をチャネル形成領域とすることにより、性能向上を図ることを目的の一とする。
【解決手段】絶縁表面上に（２１１）面から±１０°以内の面を上面とする島状の単結晶半導体層を形成し、単結晶半導体層の上面及び側面に接して形成し、且つ絶縁表面上に非単結晶半導体層を形成し、非単結晶半導体層にレーザー光を照射して非単結晶半導体層を溶融し、且つ、単結晶半導体層を種結晶として絶縁表面上に形成された非単結晶半導体層を結晶化して結晶性半導体層を形成し、結晶性半導体層を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタの作製方法を提供する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、第１の導電膜１０２がエッチングされた膜１１３に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。半導体膜としては結晶性半導体膜１０６を用いる。 （もっと読む）

【課題】液晶分子を駆動するための画素電極と共通電極が、平面視上、重畳領域を有するＴＦＴアレイ基板において、製造工程の短縮化を実現する。
【解決手段】本発明に係るＴＦＴアレイ基板は、ドレイン領域１０Ｄから延在される画素電極１１を備える島状の結晶性半導体層３と、結晶性半導体層３の上層に形成されたゲート絶縁膜２１と、ゲート絶縁膜上２１であって、チャネル領域１０Ｃと対向配置されるゲート電極１２と、ゲート電極１２より上層に配置され、絶縁層２５に形成されたコンタクトホールＣＨを介してソース領域１０Ｓと電気的に接続されたソース電極１３と、絶縁層２５より上層に形成され、画素電極１１と重畳する領域を有する共通電極１４とを備える。 （もっと読む）

【課題】信頼性が高く、高性能なトランジスタ特性を有する薄膜トランジスタ、表示装置、及びそれらの製造方法を提供すること。
【解決手段】本発明の第１の態様にかかる薄膜トランジスタは、基板１上に形成されたゲート電極２と、ＳｉＮ膜からなる第１ゲート絶縁膜３１及び第１ゲート絶縁膜３１上に形成されたＳｉＮ酸化層からなる第２ゲート絶縁膜３３を含み、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３を介してゲート電極２の対面に配置され、少なくとも第２ゲート絶縁膜３３と接する界面部に微結晶半導体膜（第１半導体層４１）が形成された半導体層４と、半導体層４上に、オーミックコンタクト膜６を介して形成された、ソース電極７及びドレイン電極８と、を備えるものである。 （もっと読む）

【課題】絶縁表面を有する基板を用いる場合に生じうる課題を解決した半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有するベース基板と、絶縁表面上の導電層と、導電層上の絶縁層と、絶縁層上の、チャネル形成領域、第１の不純物領域、第２の不純物領域、およびチャネル形成領域と第２の不純物領域の間の第３の不純物領域と、を有する半導体層と、半導体層を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、第１の不純物領域に電気的に接続された第１の電極と、第２の不純物領域に電気的に接続された第２の電極とを有し、導電層は所定の電位に保持される。 （もっと読む）

【課題】非晶質の絶縁層上に任意の位置に単結晶半導体層を成長させることにより高性能半導体素子の積層化あるいは３次元化を可能にし、高機能な半導体集積システムを実現する。
【解決手段】絶縁層上に非晶質半導体薄膜を堆積し、その一部に単結晶半導体層を接触させ、熱処理によって単結晶半導体層の結晶性を反映させ非晶質半導体薄膜を単結晶化する半導体薄膜の結晶化方法。 （もっと読む）

【課題】フローティングゲート電極を備えた不揮発性メモリ素子の駆動電圧を高くすることなく、不揮発性メモリ素子、および厚いゲート絶縁膜を備えた高耐圧型トランジスタを同一基板上に形成する。
【解決手段】不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。トランジスタはフローティングゲート電極と同じ層に形成されている導電膜と、コントロールゲート電極と同じ層に形成されている導電膜とを有し、これら２つの導電膜は電気的に接続され、トランジスタのゲート電極として機能する。 （もっと読む）

【課題】ＥＳＤ対策をした保護回路および半導体装置を提供する。
【解決手段】集積回路と電気的に接続された信号線と、信号線と第１の電源線との間に設けられた第１のダイオード、及び第１のダイオードと並列に設けられた第２のダイオードと、第１の電源線と第２の電源線との間に設けられた第３のダイオードとを有し、第１のダイオードは、トランジスタをダイオード接続することによって形成されたダイオードであり、第２のダイオードはＰＩＮ接合又はＰＮ接合を有するダイオードである保護回路。上記保護回路は、特に薄膜トランジスタを用いて作製される半導体装置に用いられることで効果を発揮する。 （もっと読む）

【課題】半導体膜の厚みを適当な範囲に制御することによって、大きいドレイン電流を有するとともに、所望の電気的特性を備える半導体装置を提供する。
【解決手段】半導体装置は、主表面１ａを有するガラス基板１と、主表面１ａ上に設けられ、チャネル領域１１と、チャネル領域１１の両側に位置するソース領域９およびドレイン領域１３とが形成されたポリシリコン膜７と、ポリシリコン膜７に接触するように設けられたゲート絶縁膜１７と、ゲート絶縁膜１７を介してチャネル領域１１に向い合う位置に設けられたゲート電極２１とを備える。ポリシリコン膜７は、５０ｎｍを超え１５０ｎｍ以下の厚みを有する。ソース領域９およびドレイン領域１３は、ポリシリコン膜７の頂面７ａからポリシリコン膜７の底面７ｃにまで達して形成されている。 （もっと読む）

【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】
信頼性試験中に、キャリアが界面準位にトラップされることによって生じる電気的特性の変動を抑制することができる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタのゲート絶縁膜５０に含まれる酸化シリコン膜４０、チャネル層６１となるシリコン膜６０、ソース／ドレイン層８１ａ、８１ｂを形成するときのエッチングストッパ層７１となる酸化シリコン膜７０を、大気に晒すことなく連続して成膜する。このように、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を大気に晒すことなく連続して成膜するので、製造プロセス時にそれらの界面に付着する不純物が少なくなり、界面準位の密度が低くなる。このため、信頼性試験中に、キャリアが界面準位にトラップされることによって生じる固定電荷が少なくなる。 （もっと読む）

【課題】良好なトランジスタ特性を有する薄膜トランジスタ、その製造方法、表示装置、及び半導体装置を提供すること
【解決手段】本発明にかかる薄膜トランジスタは、基板上に形成されたゲート電極２と、ゲート電極を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成され、ゲート電極２の対面に配置された半導体層４と、半導体層４上に、ｎ型不純物を含むｎ型オーミックコンタクト層６を介して形成された、ソース電極７及びドレイン電極８と、ソース電極７の下のｎ型オーミックコンタクト層６と半導体層４との間、ドレイン電極８の下のｎ型オーミックコンタクト層６と半導体層４との間にそれぞれ形成されたｐ型半導体層５と、を備えるものである。 （もっと読む）