半導体装置及びその製造方法並びに表示装置
【課題】非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる半導体装置及びその製造方法並びに表示装置を提供する。
【解決手段】半導体装置は、絶縁性の基板１１の一面側に、結晶性のシリコンからなる半導体層１５を有する薄膜トランジスタＴＦＴと、金属配線１２からなる配線層ＬＮと、が同層に設けられている。薄膜トランジスタＴＦＴの半導体層１５は、基板１１の一面側に成膜された非晶質シリコン薄膜１５ｘに対して、チャネル層となる領域上にのみ光熱変換層２２をパターニング形成した後、レーザー光ＢＭを走査して基板１１全域に照射し、熱アニールを施すことにより、非晶質シリコン薄膜１５ｘが結晶化されて形成される。
【解決手段】半導体装置は、絶縁性の基板１１の一面側に、結晶性のシリコンからなる半導体層１５を有する薄膜トランジスタＴＦＴと、金属配線１２からなる配線層ＬＮと、が同層に設けられている。薄膜トランジスタＴＦＴの半導体層１５は、基板１１の一面側に成膜された非晶質シリコン薄膜１５ｘに対して、チャネル層となる領域上にのみ光熱変換層２２をパターニング形成した後、レーザー光ＢＭを走査して基板１１全域に照射し、熱アニールを施すことにより、非晶質シリコン薄膜１５ｘが結晶化されて形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに表示装置に関し、特に、非晶質の半導体膜を用いた薄膜トランジスタと、結晶質又は微晶質の半導体膜を用いた薄膜トランジスタとを同一基板上に備えた半導体装置及びその製造方法、並びに、該半導体装置を適用した表示装置に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラ等の携帯機器をはじめ、テレビジョンやパーソナルコンピュータ等の電子機器のディスプレイやモニタとして、液晶表示装置や有機エレクトロルミネッセンスディスプレイ、プラズマディスプレイ等の薄型ディスプレイが用いられている。そして、このような薄型ディスプレイの表示パネルや駆動ドライバにおいては、一般にシリコン薄膜をチャネル層として用いた薄膜トランジスタ素子が用いられている。
【０００３】
周知のように、薄膜トランジスタ素子は、シリコン薄膜の固体構造に基づいて、非晶質（アモルファス）シリコン薄膜トランジスタと、結晶性シリコン薄膜トランジスタの２種類に大別することができる。非晶質シリコン薄膜トランジスタは、非晶質シリコン薄膜を低コストで大面積に均一に成膜することができ、また、近接素子間の性能のバラツキが少ないという特長を有している。しかしながら、電子移動度が低いため（概ね０．５〜１cm2V-1s-1）、例えば非晶質シリコン薄膜トランジスタを表示装置に適用して、表示領域の画素と同時にドライバ等の回路を形成した場合、ドライバ回路として十分な性能を実現することができないという問題を有していた。また、非晶質シリコン薄膜トランジスタは、長期にわたって駆動させた場合、しきい値電圧（Ｖth）がシフトする（すなわち、ストレス耐性が低い）という欠点も有している。
【０００４】
一方、結晶性シリコン薄膜トランジスタは、電子移動度が高く、経時的なしきい値電圧Ｖthのシフトも少ないので、上述したように、表示装置の画素と同時にドライバ回路を形成した場合であっても、ドライバ回路として十分な性能を実現することができるという特長を有している。このような結晶性シリコン薄膜トランジスタに用いるシリコン薄膜の形成方法としては、例えばプラズマ化学気相成長法（Plasma Enhanced chemical
vapor deposition ；PECVD）等を用いて、非晶質のシリコン薄膜を成膜した後、赤外線ランプやレーザー等による熱アニールにより非晶質シリコンを融解、冷却させることで結晶化する手法が知られている。
【０００５】
ここで、レーザーにより非晶質シリコンを結晶化する際には、非晶質シリコンの吸収係数が高いエキシマーレーザーが通常用いられるが、量産化の観点からは出力が不安定で、メンテナンス性も悪いという問題を有している。そこで、出力がより安定していて、メンテナンス性にも優れている半導体レーザーの使用が提案されている。
【０００６】
ところが、非晶質シリコンは、半導体レーザーにより発振される赤外光や可視光の波長の光に対する吸収係数が低いという問題を有している。そのため、効率的に非晶質シリコン膜を熱アニールする手法として、非晶質シリコン薄膜を成膜した後、当該薄膜上に赤外光や可視光に対する光吸収係数が高い光熱変換層を形成する方法が提案されている。これにより、光熱変換層にレーザー光を照射することで、光熱変換層が加熱され、その熱で下層の非晶質シリコンをアニールして効率的に結晶化することができる。このような結晶性シリコン薄膜の形成方法については、例えば特許文献１や非特許文献１、２等に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−００５５０８号公報
【非特許文献】
【０００８】
【非特許文献１】T.Sameshima and N. Andoh:Jpn. J. Appl. Phys. 44 (2005) 7305.
【非特許文献２】T.Sameshima, M. Maki, M, Takiuchi, N. Andoh, N. Sano, Y. Matsuda and Y. Andoh:Jpn. J. Appl. Phys. 46 (2007) 6474.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した各先行技術文献に示された結晶性シリコン薄膜の形成方法においては、薄膜トランジスタ素子を形成する基板上に一面に光熱変換層が成膜されるため、レーザー光を照射した際加熱する必要の無い箇所まで加熱される可能性があった。そのため、結晶性シリコン薄膜トランジスタのチャネル層となる領域以外の、例えば配線部分が加熱されると、当該配線上の膜が剥離したり、クラックが生じたりするという問題を有していた。特に、金属配線部分では加熱の度合いが大きくなるため、シリコン絶縁膜等の層間膜の剥離が顕著になり、製造歩留まりの低下を招くという問題を有していた。このような問題を回避するためには、配線部分を加熱しないようにレーザー高を局所的に照射する必要があるため、レーザー光の照射工程におけるスループット（又は作業効率）の低下を招くという問題を有していた。
【００１０】
そこで、本発明は、上述した問題点に鑑み、非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる半導体装置及びその製造方法並びに表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載の発明に係る半導体装置は、基板上に、少なくとも結晶性の膜質からなる半導体層を有する薄膜トランジスタを備え、前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする。
請求項２記載の発明は、請求項１記載の半導体装置において、前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【００１２】
請求項３記載の発明に係る半導体装置は、基板上に、少なくとも、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタと、非晶質の半導体層を有する第２の薄膜トランジスタと、を備え、前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする。
請求項４記載の発明は、請求項３記載の半導体装置において、前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【００１３】
請求項５記載の発明に係る半導体装置の製造方法は、基板上に非晶質の薄膜を形成する工程と、薄膜トランジスタのチャネル層に対応する領域上にのみ、光熱変換層を形成する工程と、前記基板の全域にレーザー光を照射して、前記光熱変換層の下層に形成された前記非晶質の薄膜に熱アニールを施すことにより結晶化する工程と、前記光熱変換層を除去する工程と、を含むことを特徴とする。
請求項６記載の発明は、請求項５記載の半導体装置の製造方法において、前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜からなる半導体層を、チャネル層として有する第１の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする。
請求項７記載の発明は、請求項６記載の半導体装置の製造方法において、前記非晶質の薄膜からなる半導体層を、チャネル層として有する第２の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする。
請求項８記載の発明は、請求項７記載の半導体装置の製造方法において、前記第１の薄膜トランジスタ及び第２の薄膜トランジスタを同一の工程を用いて同時に形成することを特徴とする。
請求項９記載の発明は、請求項５乃至８のいずれかに記載の半導体装置の製造方法において、前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜は、微晶質の膜質を有していることを特徴とする。
【００１４】
請求項１０記載の発明は、表示素子と、該表示素子を駆動するための画素駆動回路とを有する複数の表示画素が、基板上に２次元配列された表示パネルを備える表示装置において、前記画素駆動回路は、少なくとも、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択トランジスタと、前記表示データに応じた電流値を有する発光駆動電流を前記表示素子に供給する駆動トランジスタとを有し、少なくとも、前記駆動トランジスタは、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタからなり、前記選択トランジスタは、非晶質の半導体層を有する第２の薄膜トランジスタからなり、前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする。
請求項１１記載の発明は、請求項１０記載の表示装置において、前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
請求項１２記載の発明は、請求項１０又は１１記載の表示装置において、前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【００１５】
請求項１３記載の発明は、基板上に、複数の表示画素が２次元配列された画素アレイと、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択ドライバ部と、前記表示画素に前記表示データを供給するデータドライバ部とを備える表示装置において、少なくとも、前記選択ドライバ部及び前記データドライバ部の駆動回路が、結晶性の膜質からなる半導体層を有する薄膜トランジスタからなり、前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする。
請求項１４記載の発明は、請求項１３記載の表示装置において、前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【発明の効果】
【００１６】
本発明に係る半導体装置及びその製造方法並びに表示装置によれば、非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る半導体装置の第１の実施形態を示す概略断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その１）である。
【図３】第１の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その２）である。
【図４】比較例における半導体装置の製造方法の一例を示す概略工程図である。
【図５】薄膜トランジスタに用いられるシリコン薄膜の結晶化度の一例を示すラマン（Raman）分光スペクトル図である。
【図６】本発明に係る半導体装置が適用される表示装置の一例を示す概略構成図である。
【図７】本発明に係る半導体装置が適用される表示画素の回路構成例を示す等価回路図である。
【図８】第２の実施形態に適用される表示画素の基板構造を模式的に示した断面構造図である。
【図９】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その１）である。
【図１０】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その２）である。
【図１１】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その３）である。
【図１２】本発明に係る半導体装置が適用される表示装置の他の例を示す概略構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る半導体装置及びその製造方法並びに表示装置について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
（半導体装置）
図１は、本発明に係る半導体装置の第１の実施形態を示す概略断面図である。ここで、図１では、説明の簡略化のため、薄膜トランジスタと配線層を各１箇所設けた構成を示す。
【００１９】
本実施形態に係る半導体装置は、図１に示すように、例えばガラスやプラスチック等の絶縁性の基板１１の一面（図面上面）側に、多結晶質シリコン又は微晶質シリコンからなる半導体層を有する薄膜トランジスタ（結晶性シリコン薄膜トランジスタ）ＴＦＴと、金属配線１２からなる配線層ＬＮと、が同層に設けられている。
【００２０】
具体的には、薄膜トランジスタＴＦＴは、図１に示すように、例えば絶縁性の基板１１の一面側の表面に設けられたゲート電極１３と、ゲート絶縁膜となる絶縁膜１４を介して、ゲート電極１３に対応する領域に設けられた結晶性のシリコンからなる半導体層（チャネル層）１５と、半導体層１５上に設けられたチャネルプロテクト層（又は、ブロック層）１６と、チャネルプロテクト層１６の両端部から半導体層１５上に延在して設けられたドープ層（不純物層）１７と、ドープ層１７上に整合して設けられたソース電極及びドレイン電極（以下、「ソース、ドレイン電極」と総称する）１８と、を有している。また、配線層ＬＮは、図１に示すように、例えば上記の薄膜トランジスタＴＦＴのゲート電極１３と同層に設けられる金属配線１２からなり、ゲート絶縁膜となる絶縁膜１４に被覆されている。
【００２１】
なお、図１においては、基板１１上に設けられた薄膜トランジスタＴＦＴのソース、ドレイン電極１８が露出した状態を示したが、実製品においては、薄膜トランジスタＴＦＴを含む基板１１の上面が、図示を省略した絶縁膜等により被覆保護される。また、図１に示した構成上に、層間絶縁膜や平坦化膜等を介して表示素子や上層の配線層等が形成された構成を有するものであってもよい。
【００２２】
上述したような構成を有する半導体装置において、本実施形態においては、薄膜トランジスタＴＦＴが結晶性のシリコンからなる半導体層１５を有していることを特徴としている。ここで、本発明において、「結晶性」とは、後述する半導体装置の製造方法において説明するように、基板１１上に成膜された非晶質（アモルファス）のシリコン薄膜を熱アニールにより結晶化することにより得られる多結晶質（ポリクリスタル）又は微晶質（マイクロクリスタル）の膜質を有しているものと定義する。より詳しい定義付けについては後述する。
【００２３】
（製造方法）
次に、上述したような半導体装置の製造方法について、図面を参照して説明する。
図２、図３は、本実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図である。
【００２４】
まず、図２（ａ）に示すように、絶縁性の基板１１上に、金属材料を含む薄膜をスパッタリング法等で成膜した後、所望の平面形状にパターニングして薄膜トランジスタＴＦＴのゲート電極１３及び金属配線１２を形成する。ここで、基板１１の材質としては、例えば無アルカリガラスを用いる。また、ゲート電極１３及び金属配線１２となるゲートメタルとしては、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、銀（Ａｇ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）等の金属単体、又は、これらのいずれか含む化合物、又は、これらの合金を含む金属材料を用いる。
【００２５】
次いで、ゲート電極１３及び金属配線１２が形成された基板１１をＣＶＤ装置のチャンバー内にセットし、例えばプラズマＣＶＤ法を用いて、ゲート絶縁膜となる絶縁膜１４を基板１１全域に成膜する。これにより、図２（ａ）に示すように、基板１１上のゲート電極１３及び金属配線１２が絶縁膜１４に被覆される。ここで、絶縁膜１４としては、例えば窒化シリコン膜又は酸化シリコン膜を用いる。
【００２６】
次いで、図２（ｂ）に示すように、上記ＣＶＤ装置のチャンバー内で、プラズマＣＶＤ法を用いて、基板１１全域に非晶質シリコン薄膜１５ｘ及びバッファ層２１を連続して成膜する。具体的には、非晶質シリコン薄膜１５ｘの成膜条件として、シランガス及び水素ガスのガス流量を各々シランガス／水素ガス＝1500/190（SCCM）、パワー密度を0.034W/cm2、チャンバー内圧力を５０Paに設定した。ここで、非晶質シリコン薄膜１５ｘの厚みは、概ね５〜１００ｎｍが適当である。これは、非晶質シリコン薄膜１５ｘの厚みが５ｎｍ以下の場合には、薄膜としての機能を果たさず、また、厚過ぎる場合には、基板面に垂直方向の抵抗が増大し、また、膜応力も増加してクラックが発生しやすくなるためである。
【００２７】
バッファ層２１は、後述するように、非晶質シリコン薄膜１５ｘ上に成膜する光熱変換層２２ｘとして金属薄膜を用いる場合に、非晶質シリコン薄膜１５ｘと光熱変換層２２ｘとの間に介在するように形成する。バッファ層２１としては、例えば酸化シリコン膜や窒化シリコン膜を用い、１０〜５０ｎｍ程度の厚みに成膜する。
【００２８】
次いで、非晶質シリコン薄膜１５ｘ及びバッファ層２１が形成された基板１１をチャンバーから取り出し、図２（ｃ）に示すように、光熱変換層２２ｘを基板１１全域に形成する。ここで、光熱変換層２２ｘとしてダイヤモンドライクカーボン（ＤＬＣ）を用いる場合には、スパッタリング装置のチャンバー内にセットした基板１１に対して、真空雰囲気中でカーボンをターゲットとしたスパッタリング法を用いて成膜する。また、光熱変換層２２ｘとして金属薄膜を用いる場合には、例えばモリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）等の金属単体、又は、これらの合金をターゲットとしたスパッタリング法を用いて成膜する。光熱変換層２２ｘの膜厚は、５０〜４００ｎｍ程度に設定する。
【００２９】
また、光熱変換層２２ｘとして金属薄膜を用いる場合には、非晶質シリコンと金属が化学的に反応してシリサイドを形成する恐れがあるので、上述したように、非晶質シリコン薄膜１５ｘと金属薄膜からなる光熱変換層２２ｘとの間に、絶縁膜からなるバッファ層２１を形成する。
【００３０】
次いで、図２（ｄ）に示すように、フォトリソグラフィ技術を用いて上記光熱変換層２２ｘをパターニングして、所定の平面形状を有する光熱変換層２２を形成する。具体的には、まず、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのチャネル層となる領域（すなわち、上記ゲート電極１３の形成領域を含む領域であって、後述するレーザーアニールにより非晶質シリコン薄膜１５ｘを結晶化させたい領域）上のみに残るようにパターニングし、当該フォトレジストを用いて下層の光熱変換層２２ｘをエッチングする。光熱変換層２２ｘとして、上述したダイヤモンドライクカーボン（ＤＬＣ）を用いた場合には、酸素プラズマによるドライエッチング法によりエッチングする。また、光熱変換層２２ｘとして、上述した金属薄膜を用いた場合には、それぞれの薄膜材料に適したエッチャントを用いてウェットエッチングを行うか、ドライエッチングによりエッチングする。
【００３１】
次いで、図２（ｅ）に示すように、半導体レーザー装置（図示を省略）を用いてレーザー光ＢＭを基板１１全域に照射して、光熱変換層２２の下層の非晶質シリコン薄膜１５ｘのみを熱アニール（レーザーアニール）する。これにより、光熱変換層２２が残されている領域直下の非晶質シリコン薄膜１５ｘのみが結晶化して、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５が形成される。
【００３２】
具体的には、レーザーアニールに用いるレーザー光源としては、例えば波長８０８ｎｍのブロードエリア型高出力半導体レーザー装置を用いる。そして、このような半導体レーザー装置において、約４Ｗの光出力のレーザー光を連続発振させ、マイクロレンズアレイ等の均一照明光学系を通して所望のビーム形状に整形する。さらに、このビームを約２mW/μm2の光強度に集光し、基板１１を例えば約４０mm/sの一定速度で移動させつつ照射する。すなわち、所定の照射範囲を有するレーザー光ＢＭを走査することにより、基板１１全域にレーザー光ＢＭを照射して熱アニールを行う。
【００３３】
これにより、光熱変換層２２を形成する膜材料が高温に加熱され、この熱が熱伝導により下層のバッファ層２１を介して非晶質シリコン薄膜１５ｘに伝わる。そして、非晶質シリコン薄膜１５ｘが融点に達し、熱アニールされることにより、図３（ａ）に示すように、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみが結晶化して、微晶質シリコン薄膜からなる半導体層１５が形成される。このように、レーザーアニールの設定条件に応じて、薄膜トランジスタＴＦＴのチャネル層となる領域の非晶質シリコン薄膜１５ｘを結晶化して、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５を形成することができる。一方、光熱変換層２２が形成されていない領域の非晶質シリコン薄膜１５ｘは、吸収係数（吸光度）が低いため、レーザー光ＢＭが素通りして加熱されず、非晶質の状態が維持される。
【００３４】
次いで、図３（ｂ）に示すように、バッファ層２１上の光熱変換層２２を除去した後、例えばプラズマＣＶＤ法を用いて、チャネルプロテクト層となる絶縁層１６ｘを基板１１全域に成膜する。ここで、光熱変換層２２の除去方法は、上述した光熱変換層２２ｘをパターニングする工程と同様の方法（膜材料に応じてドライエッチング法又はウェットエッチング法等）を適用することができる。また、絶縁層１６ｘとしては、上述した絶縁膜１４やバッファ層２１と同様に、例えば窒化シリコン膜又は酸化シリコン膜を用いる。
【００３５】
次いで、図３（ｃ）に示すように、フォトリソグラフィ技術を用いて上記絶縁層１６ｘ及びバッファ層２１を連続的にパターニングして、所定の平面形状を有するチャネルプロテクト層１６を形成する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのチャネル層となる領域であって、上記ゲート電極１３の形成領域に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層の絶縁層１６ｘ及びバッファ層２１を連続的にドライエッチングする。これにより、絶縁層１６ｘ及びバッファ層２１からなるチャネルプロテクト層１６が形成される。
【００３６】
次いで、図３（ｃ）に示すように、薄膜トランジスタＴＦＴのソース、ドレインを形成するためのドープ層（不純物層）１７ｘを基板１１全域に成膜する。ここで、ドープ層１７ｘとしてどのような材料を用いるかは、製造する薄膜トランジスタＴＦＴがｐ型かｎ型かによって異なる。ｐ型薄膜トランジスタの場合、シランガス中にジボラン等のアクセプター型の不純物を混入させたシリコン層（p+-Si層）を、プラズマＣＶＤ法を用いて成膜させることにより、ドープ層１７ｘを形成する。一方、ｎ型薄膜トランジスタの場合、シランガス中にアルシンやホスフィン等のドナー型の不純物を混入させたシリコン層（n+-Si層）を、プラズマＣＶＤ法を用いて成膜させることにより、ドープ層１７ｘを形成する。また、ドープ層１７ｘの厚みは、ノンドープシリコン層（i-Si層）である、上述した非晶質シリコン薄膜１５ｘの場合と同様の理由により、概ね５〜１００ｎｍに設定する。
【００３７】
次いで、図３（ｄ）に示すように、ドープ層１７ｘをパターニングして、チャネルプロテクト層１６の両端部から半導体層１５上に延在する平面形状を有するドープ層１７を形成するとともに、薄膜トランジスタＴＦＴのチャネル層となる領域の半導体層１５以外の非晶質シリコン薄膜１５ｘを除去する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのソース、ドレイン電極１８の平面形状に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層のドープ層１７ｘ及び非晶質シリコン薄膜１５ｘを連続的にドライエッチングする。これにより、薄膜トランジスタＴＦＴの形成領域にドープ層１７が形成されるとともに、薄膜トランジスタＴＦＴの形成領域外の非晶質シリコン薄膜１５ｘが除去されて絶縁膜１４が露出する。
【００３８】
次いで、図３（ｅ）に示すように、薄膜トランジスタＴＦＴのソース、ドレイン電極１８を形成するためのドレインメタル層１８ｘを基板１１全域に成膜する。ドレインメタル層１８ｘは、例えばクロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）等の金属単体、又は、これらの合金からなる電極層を積層した電極構造を有するように、例えばスパッタリング法を用いて形成する。
【００３９】
次いで、ドレインメタル層１８ｘを所定の平面形状を有するようにパターニングして、図１に示したように、薄膜トランジスタＴＦＴのドープ層１７上にソース、ドレイン電極１８を形成する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのソース、ドレイン電極１８の平面形状に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層のドレインメタル層１８ｘをドライエッチングする。これにより、薄膜トランジスタＴＦＴの形成領域に、チャネルプロテクト層１６の両端部から半導体層１５上に延在する平面形状を有するドープ層１７及びソース、ドレイン電極１８が形成される。
【００４０】
なお、上述した半導体装置の製造方法においては、非晶質シリコン薄膜１５ｘの除去と、ドープ層１７及びソース、ドレイン電極１８のパターニングを別個の工程で行う場合について説明したが、本発明はこれに限定されるものではなく、次のような製造方法を適用するものであってもよい。
【００４１】
すなわち、例えば図３（ｃ）に示したように、薄膜トランジスタＴＦＴのチャネル層となる領域にチャネルプロテクト層１６をパターニング形成した後、基板１１上にドープ層１７ｘ及びドレインメタル層１８ｘを順次成膜する。次いで、ソース、ドレイン電極１８の平面形状に対応する領域上のみにフォトレジストが残るようにパターニングし、当該フォトレジストを用いて、まず、ドレインメタル層１８ｘをドライエッチングしてソース、ドレイン電極１８を形成する。次いで、パターニング形成されたソース、ドレイン電極１８をマスクとして用いて、下層のドープ層１７ｘ及び非晶質シリコン薄膜１５ｘを連続的にドライエッチングして、ソース、ドレイン電極１８に整合するドープ層１７を形成するとともに、非晶質シリコン薄膜１５ｘを除去する。このような製造方法によれば、フォトリソグラフィ及びパターニングの工程数を削減して、製造効率を向上させることができる。
【００４２】
次に、上述した本実施形態に係る半導体装置及びその製造方法における作用効果の優位性について、比較例を示して詳しく説明する。
図４は、本実施形態に係る半導体装置及びその製造方法における作用効果を説明するための、従来技術（以下、「比較例」と記す）における半導体装置の製造方法の一例を示す概略工程図である。ここで、上述した本実施形態と同等の構成及び製造工程については、同等の符号を付すとともに、図２及び図３を参照して、その説明を簡略化又は省略する。
【００４３】
比較例における半導体装置の製造方法は、上述した第１の実施形態において、図２（ａ）に示したように、基板１１上にゲート電極１３及び金属配線１２をパターニングした後、図４（ａ）に示すように、絶縁膜１４、非晶質シリコン薄膜１５ｘ及び光熱変換層２２ｘを、基板１１全域に順次積層形成する。その後、図４（ｂ）に示すように、図示を省略した半導体レーザー装置から発振される所定の照射領域を有するレーザー光ＢＭを走査することにより、基板１１の全域にレーザー光ＢＭを照射して熱アニールを行う。
【００４４】
このような製造方法においては、光熱変換層２２ｘを基板１１の全域に形成した状態でレーザー光が照射されるため、本来熱アニールを必要とする薄膜トランジスタＴＦＴ（チャネル層）の形成領域以外の領域においても、光熱変換層２２ｘによる加熱が生じる。この場合、例えば金属配線１２と、絶縁膜１４を構成する窒化シリコン膜や酸化シリコン膜における熱吸収係数及び熱膨張係数の違いにより、金属配線１２上の絶縁膜１４に剥離やクラックが生じる等の問題を有している。このような現象を回避する方法として、熱アニールが必要な領域（薄膜トランジスタＴＦＴの形成領域）のみにレーザー光を照射し、熱アニールを必要としない領域（例えば配線層ＬＮ等の形成領域）にレーザー光を照射しないように走査することも考えられるが、この場合には、レーザー光の照射工程におけるスループット（作業効率）の低下を招くという問題を有していた。
【００４５】
これに対して、本実施形態に係る半導体装置及びその製造方法においては、非晶質シリコン薄膜１５ｘを結晶化する際に、薄膜トランジスタＴＦＴのチャネル層となる領域上にのみ光熱変換層２２を形成した後、レーザー光ＢＭを照射して熱アニールを施す手法を有している。これによれば、薄膜トランジスタＴＦＴ（チャネル層）の形成領域における非晶質シリコン薄膜１５ｘのみを効率的に加熱して結晶化させることができるとともに、当該薄膜トランジスタＴＦＴの形成領域以外の、例えば金属配線１２の形成領域における熱アニールによる加熱を抑え、絶縁膜１４等の剥離やクラックの発生を抑制して製造歩留まりの低下を抑制することができる。また、この場合、上述した比較例と同様に、レーザー光ＢＭを走査して基板１１の全域に照射すればよいので、レーザー光ＢＭの照射工程におけるスループット（作業効率）の低下を招くことがない。
【００４６】
ここで、本実施形態に係る半導体装置に適用される薄膜トランジスタＴＦＴの素子特性について説明する。
上述した半導体装置及びその製造方法においては、レーザーアニールにより形成される結晶性のシリコンからなる半導体層を有する薄膜トランジスタＴＦＴとして、多結晶質（ポリクリスタル）又は微晶質（マイクロクリスタル）のシリコン薄膜を半導体層として有する薄膜トランジスタについて説明した。
【００４７】
特に、微晶質のシリコン薄膜を半導体層として有する薄膜トランジスタ（微晶質シリコン薄膜トランジスタ）は、電子移動度が多結晶質シリコン薄膜トランジスタに比較して僅かに低いものの、非晶質シリコン薄膜トランジスタに比較して高く、かつ、しきい値電圧Ｖthの変動も多結晶質シリコン薄膜トランジスタと同等程度に少なく、さらに、近接素子間の性能のバラツキも非晶質シリコン薄膜トランジスタと同等程度に少ないという、優れた特徴を有している。
【００４８】
このような微晶質シリコンは、一般に、結晶の粒径が数十ｎｍ〜数μｍオーダーの範囲であって、かつ、結晶化したシリコン薄膜中に非晶質シリコンが概ね３０％程度含まれている状態をいうと定義されている。ここで、上述した半導体装置の製造方法において示したレーザーアニールの設定条件に基づいて、非晶質シリコン薄膜にレーザー光を照射することにより熱アニールして形成された試料（結晶性のシリコン薄膜）について、ラマン分光スペクトルの実測データを示して、その結晶化度について具体的に解析する。
【００４９】
図５は、薄膜トランジスタに用いられるシリコン薄膜の結晶化度の一例を示すラマン（Raman）分光スペクトル図である。
図５に示すように、上記試料に対するラマン分光による実測スペクトルＳＰｚは、結晶化（多結晶質）シリコンにおける典型的なスペクトルＳＰｃのピーク強度（概ね５２０cm-1付近）と、微晶質シリコンにおける典型的なスペクトルＳＰｍのピーク強度（概ね５００cm-1付近）と、非晶質シリコンにおける典型的なスペクトルＳＰａのピーク強度（概ね４７０cm-1付近）を合計した計算値の曲線ＳＰｘに略一致する。すなわち、微晶質シリコン薄膜は、非晶質、微晶質及び結晶質のシリコンが混在した状態にあり、その実測スペクトルＳＰｚは、図５に示すように、結晶化シリコンと微晶質シリコンと非晶質シリコンの３つのピークに分解することができる。これにより、次式（１）に示すようにシリコンの結晶化度を表すことができる。
結晶化度＝（Ｉc-Si＋Ｉμc-Si）／（Ｉc-Si＋Ｉμc-Si＋Ｉa-Si） ・・・（１）
【００５０】
式（１）において、Ｉc-Siは、ラマン分光スペクトルにおける結晶化（多結晶質）シリコンのピーク強度であり、Ｉμc-Siは、微晶質シリコンのピーク強度であり、Ｉa-Siは、非晶質シリコンのピーク強度である。この式（１）に基づいて、図５に示した実測スペクトルＳＰｚを有する上記試料の結晶化度を算出すると７２．２％となり、非晶質シリコンの含有量が概ね３０％程度であるので、微晶質シリコンが形成されていると判定することができる。
【００５１】
＜第２の実施形態＞
次に、本発明に係る半導体装置及びその製造方法並びに表示装置の第２の実施形態について説明する。
上述した第１の実施形態においては、単一の基板１１上に、結晶性（多結晶質又は微晶質）のシリコンからなる半導体層を有する薄膜トランジスタＴＦＴと配線層ＬＮを同時に形成する場合について説明した。第２の実施形態においては、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタと、配線層とを同時に形成する場合について説明する。
【００５２】
（表示装置）
まず、本実施形態に係る半導体装置及びその製造方法を適用可能な表示装置及び表示画素について説明する。なお、以下に示す実施形態においては、表示パネルとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を有する複数の表示画素を２次元配列した構成を有し、各表示画素が表示データ（映像データ）に応じた輝度階調で発光動作することにより画像情報を表示する有機ＥＬ表示パネルに、本発明の半導体装置を適用する場合について説明するが、他の表示方法により画像情報を表示する表示パネルに適用するものであってもよい。
【００５３】
図６は、本発明に係る半導体装置が適用される表示装置の一例を示す概略構成図であり、図７は、本発明に係る半導体装置が適用される表示画素の回路構成例を示す等価回路図である。
本実施形態に係る半導体装置を適用可能な表示装置は、図６に示すように、少なくとも、複数の表示画素ＰＩＸが二次元配列された表示パネル１１０と、各表示画素ＰＩＸを選択状態に設定するためのゲートドライバ１２０と、各表示画素ＰＩＸに表示データに応じた階調信号を供給するためのデータドライバ１３０と、を備えている。
【００５４】
（表示画素）
各表示画素ＰＩＸは、図７に示すように、画素駆動回路ＤＣと有機ＥＬ素子ＯＥＬとを備え、画素駆動回路ＤＣにより表示データに応じた電流値の発光駆動電流が有機ＥＬ素子ＯＥＬに供給されることにより、当該表示データに応じた所定の輝度階調で発光動作する。
【００５５】
画素駆動回路ＤＣは、例えば図７に示すように、薄膜トランジスタＴｒ１１と薄膜トランジスタＴｒ１２とキャパシタＣｓとを備えている。薄膜トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに、ドレイン端子がデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されている。薄膜トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に、ドレイン端子が所定の高電位電圧Ｖddが印加された電源電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されている。キャパシタＣｓは、薄膜トランジスタＴｒ１２のゲート端子及びソース端子間（接点Ｎ１１及び接点Ｎ１２）間に接続されている。
【００５６】
ここでは、薄膜トランジスタＴｒ１１、Ｔｒ１２は、いずれもｎチャネル型の薄膜トランジスタ（電界効果型トランジスタ）が適用されている。薄膜トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、薄膜トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート・ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００５７】
また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が所定の低電位電圧Ｖss（例えば接地電圧Ｖgnd）が印加された電源電圧ラインＬｃ（又は共通電極）に接続されている。
【００５８】
そして、選択ラインＬｓは、上述したゲートドライバ１２０に接続されて、所定のタイミングで選択レベル又は非選択レベルの選択電圧Ｖselが印加され、また、データラインＬｄは、上述したデータドライバ１３０に接続されて、上記選択電圧Ｖselにより選択状態に設定された表示画素ＰＩＸに対して、表示データに応じた階調信号（階調電圧）Ｖdataが印加される。
【００５９】
次に、このような回路構成を有する表示画素ＰＩＸの駆動制御動作について、簡単に説明する。
まず、選択期間においては、ゲートドライバ１２０から選択ラインＬｓに対して、選択レベル（ハイレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、データドライバ１３０から表示データに応じた電圧値の階調電圧ＶdataをデータラインＬｄに印加することにより、トランジスタＴｒ１１を介して、階調電圧Ｖdataに応じた電位が接点Ｎ１１（トランジスタＴｒ１２のゲート端子）に印加される。
【００６０】
これにより、トランジスタＴｒ１２が階調電圧Ｖdataに応じた導通状態でオン動作して、ドレイン・ソース間に所定の電流値の発光駆動電流が流れる。したがって、有機ＥＬ素子ＯＥＬは、階調電圧Ｖdata（すなわち表示データ）に応じた輝度階調で発光動作する。このとき、トランジスタＴｒ１２のゲート・ソース間に接続されたキャパシタＣｓには、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて電荷が蓄積（充電）される。
【００６１】
次いで、非選択期間においては、選択ラインＬｓに対して、非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオフ動作して非選択状態に設定される。これにより、上記キャパシタＣｓに蓄積された電荷（すなわち、ゲート・ソース間の電位差）が保持されて、トランジスタＴｒ１２のゲート端子に階調電圧Ｖdataに相当する電圧が印加される。したがって、トランジスタＴｒ１２のドレイン・ソース間に上記の発光動作状態と同等の電流値の発光駆動電流が流れて、有機ＥＬ素子ＯＥＬの発光動作状態が継続される。そして、このような駆動制御動作を、表示パネル１１０に２次元配列された全ての表示画素ＰＩＸについて、例えば各行ごとに順次実行することにより、所望の画像情報が表示される。
【００６２】
このように、図７に示したような画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいて、トランジスタＴｒ１１は選択トランジスタとして機能し、また、トランジスタＴｒ１２は駆動トランジスタとして機能する。ここで、選択トランジスタはスイッチング特性に優れていることが望ましく、また、駆動トランジスタは素子特性の変動が小さく、電子移動度が高いことが望ましい。
【００６３】
したがって、同一基板上に形成される選択トランジスタ及び駆動トランジスタにおいて、チャネル層として結晶性のシリコン半導体層を適用した場合、駆動トランジスタのしきい値電圧の変動（Ｖthシフト）が抑制されるので、素子特性の劣化を抑えられ、かつ、電子移動度が向上するので、低いゲート電圧で所望の電流値の発光駆動電流を流して、所定の発光輝度が得られる等のメリットがある。一方、このとき、駆動トランジスタと同様に、選択トランジスタのチャネル層を結晶化すると、非晶質シリコン半導体層を適用した場合に比較して、ドレイン・ソース間のリーク電流が大きくなるため、スイッチング特性が劣化するというデメリットがある。
【００６４】
そこで、本実施形態においては、図７に示したような画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいて、同一基板上に形成される選択トランジスタ及び駆動トランジスタのうち、駆動トランジスタのチャネル層のみに結晶化されたシリコン半導体層を適用し、選択トランジスタのチャネル層に非晶質シリコン半導体層を適用した基板構造を有している。以下に、本実施形態に係る表示画素に適用される基板構造について図面を示して説明する。
【００６５】
図８は、本実施形態に適用される表示画素の基板構造を模式的に示した断面構造図である。ここで、図８では、説明の簡略化のため、選択トランジスタ及び駆動トランジスタとなる薄膜トランジスタと配線層を個別に示し、相互の接続関係については図示を省略した。また、上述した第１の実施形態と同等と構成については、同等の符号を付して説明する。
【００６６】
本実施形態に係る半導体装置は、図８に示すように、単一の絶縁性の基板１１の一面（図面上面）側に、多結晶質シリコン又は微晶質シリコンからなる半導体層を有する薄膜トランジスタ（結晶性シリコン薄膜トランジスタ；第１の薄膜トランジスタ）ＴＦＴ−ｍと、非晶質シリコン半導体層を有する薄膜トランジスタ（非晶質シリコン薄膜トランジスタ；第２の薄膜トランジスタ）ＴＦＴ−ａと、金属配線１２を含む配線層ＬＮと、が同層に設けられている。ここで、薄膜トランジスタＴＦＴ−ｍは、図７に示した駆動トランジスタとして機能する薄膜トランジスタＴｒ１２に相当し、また、薄膜トランジスタＴＦＴ−ａは、図７に示した選択トランジスタとして機能する薄膜トランジスタＴｒ１１に相当する。
【００６７】
具体的には、図８に示すように、薄膜トランジスタＴＦＴ−ｍは、上述した第１の実施形態（図１参照）と同様に、絶縁性の基板１１の一面側の表面に設けられたゲート電極１３ｍと、ゲート絶縁膜となる絶縁膜１４を介して、ゲート電極１３ｍに対応する領域に設けられた結晶性のシリコンからなる半導体層１５ｍと、半導体層１５ｍ上に設けられたチャネルプロテクト層１６ｍと、チャネルプロテクト層１６ｍの両端部から半導体層１５ｍ上に延在して設けられたドープ層１７ｍと、ドープ層１７ｍ上に整合して設けられたソース、ドレイン電極１８ｍと、を有している。
【００６８】
また、薄膜トランジスタＴＦＴ−ａは、基板１１の一面側に設けられたゲート電極１３ａと、絶縁膜１４を介して、ゲート電極１３ａに対応する領域に設けられた非晶質シリコンからなる半導体層１５ａと、半導体層１５ａ上に設けられたチャネルプロテクト層１６ａと、チャネルプロテクト層１６ａの両端部から半導体層１５ａ上に延在して設けられたドープ層１７ａ及びソース、ドレイン電極１８ａと、を有している。
【００６９】
ここで、図８に示すように、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍと、薄膜トランジスタＴＦＴ−ａのゲート電極１３ａと、配線層ＬＮを構成する金属配線１２は、同層に設けられ、共通の絶縁膜１４に被覆されている。また、薄膜トランジスタＴＦＴ−ｍの半導体層１５ｍと、チャネルプロテクト層１６ｍと、ドープ層１７ｍと、ソース、ドレイン電極１８ｍは、各々、薄膜トランジスタＴＦＴ−ａの半導体層１５ａと、チャネルプロテクト層１６ａと、ドープ層１７ａと、ソース、ドレイン電極１８ａと同層に設けられている。すなわち、薄膜トランジスタＴＦＴ−ｍと薄膜トランジスタＴＦＴ−ａは、半導体層１５ｍ、１５ａとなるシリコン薄膜の膜質のみが異なり、他の素子構造は同一になるように形成されている。
【００７０】
なお、図８においても、図１と同様に、基板１１上に設けられた薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのソース、ドレイン電極１８ｍ、１８ａが露出した状態を示したが、実製品においては、図示を省略した絶縁膜等により被覆保護される。
【００７１】
（製造方法）
次に、本実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
図９乃至図１１は、本実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図である。ここで、上述した第１の実施形態（図２、図３参照）と同等の製造工程については、その説明を簡略化する。
【００７２】
まず、図９（ａ）に示すように、絶縁性の基板１１上に成膜された金属材料を含む薄膜をパターニングして、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍ、薄膜トランジスタＴＦＴ-ａのゲート電極１３ａ及び金属配線１２を形成する。その後、基板１１の全域にゲート絶縁膜となる絶縁膜１４を成膜して、ゲート電極１３ｍ、１３ａ及び金属配線１２を被覆する。その後、図９（ｂ）に示すように、基板１１の全域に、プラズマＣＶＤ法を用いて非晶質シリコン薄膜１５ｘ及びバッファ層２１を連続して成膜し、さらにその上層に、スパッタリング法等を用いて光熱変換層２２ｘを形成する。
【００７３】
次いで、図９（ｃ）に示すように、フォトリソグラフィ技術を用いて光熱変換層２２ｘをパターニングして、薄膜トランジスタＴＦＴ−ｍのチャネル層となる領域（すなわち、上記ゲート電極１３ｍの形成領域を含む領域であって、レーザーアニールにより非晶質シリコン薄膜１５ｘを結晶化させたい領域）上にのみ、光熱変換層２２を残す。
【００７４】
次いで、図１０（ａ）に示すように、レーザー光ＢＭを走査して基板１１全域に照射し、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみを熱アニールして結晶化することにより、図１０（ｂ）に示すように、薄膜トランジスタＴＦＴ-ｍの形成領域に、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５ｍを形成する。このとき、薄膜トランジスタＴＦＴ-ｍの形成領域以外の、薄膜トランジスタＴＦＴ−ａや配線層ＬＮの形成領域の非晶質シリコン薄膜１５ｘは結晶化されず、非晶質の状態を維持する。
【００７５】
次いで、図１０（ｃ）に示すように、バッファ層２１上の光熱変換層２２をエッチング法等を用いて除去した後、プラズマＣＶＤ法を用いてチャネルプロテクト層となる絶縁層１６ｘを基板１１全域に成膜する。その後、図１１（ａ）に示すように、フォトリソグラフィ技術を用いて絶縁層１６ｘ及びバッファ層２１を連続的にパターニングして、薄膜トランジスタＴＦＴのチャネル層となる領域であって、上記ゲート電極１３ｍ、１３ａの形成領域に対応する領域上に絶縁層１６ｘ及びバッファ層２１からなるチャネルプロテクト層１６ｍ、１６ａを形成する。その後、プラズマＣＶＤ法を用いて薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのソース、ドレインを形成するためのドープ層１７ｘを基板１１全域に成膜する。
【００７６】
次いで、図１１（ｂ）に示すように、ドープ層１７ｘをパターニングして、各々、チャネルプロテクト層１６ｍ、１６ａの両端部から半導体層１５ｍ、１５ａ上に延在するドープ層１７ｍ、１７ａを形成するとともに、薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのチャネル層となる領域の半導体層１５ｍ、１５ａ以外の非晶質シリコン薄膜１５ｘを除去する。
【００７７】
次いで、図１１（ｃ）に示すように、スパッタリング法等を用いて薄膜トランジスタＴＦＴのソース、ドレイン電極１８ｍ、１８ａを形成するためのドレインメタル層１８ｘを基板１１全域に成膜する。その後、ドレインメタル層１８ｘをパターニングして、図８に示したように、薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのドープ層１７ｍ、１７ａ上に、各々ソース、ドレイン電極１８ｍ、１８ａを形成する。
【００７８】
このように、本実施形態に係る半導体装置及びその製造方法においては、単一の基板１１上に、多結晶質シリコン又は微晶質シリコンからなる半導体層１５ｍを有する薄膜トランジスタＴＦＴ−ｍと、非晶質シリコン半導体層１５ａを有する薄膜トランジスタＴＦＴ−ａが混在するように設けられている。そして、非晶質シリコン薄膜１５ｘを結晶化する際に、薄膜トランジスタＴＦＴ−ｍのチャネル層となる領域上にのみ光熱変換層２２を形成した後、レーザー光ＢＭを照射して熱アニールを施す手法を有している。
【００７９】
これによれば、単一の基板１１に対する１回のレーザーアニール工程で、薄膜トランジスタＴＦＴ−ｍを構成する結晶性のシリコンからなる半導体層１５ｍと、薄膜トランジスタＴＦＴ−ａを構成する非晶質シリコンからなる半導体層１５ａとを同時に形成することができるとともに、薄膜トランジスタＴＦＴ−ａや金属配線１２の形成領域における絶縁膜１４等の剥離やクラックの発生を抑制することができる。
【００８０】
このとき、薄膜トランジスタＴＦＴ−ｍの形成領域における非晶質シリコン薄膜１５ｘのみを効率的に加熱して結晶化させることができるとともに、当該薄膜トランジスタＴＦＴ−ｍの形成領域以外の、薄膜トランジスタＴＦＴ−ａや金属配線１２の形成領域における熱アニールによる加熱を抑制することができる。したがって、製造歩留まり及びスループットの低下を抑制しつつ、結晶性のシリコン半導体を有する駆動トランジスタと、非晶質シリコン半導体を有する選択トランジスタとを、同一基板上に良好に形成することができる。
【００８１】
そして、このような基板構造を有する表示パネルによれば、駆動トランジスタ（薄膜トランジスタＴｒ１２）のチャネル層が結晶性のシリコン薄膜で形成されているので、チャネル層を非晶質シリコン薄膜で形成した場合に比較して、しきい値電圧Ｖthシフトを少なくして、素子劣化を抑制することができる。また、駆動トランジスタ（薄膜トランジスタＴｒ１２）の電子移動度を向上させることができるので、低電圧のゲート電圧（階調電圧Ｖdata）で所定の輝度階調による発光動作を実現することができる。一方、選択トランジスタ（薄膜トランジスタＴｒ１１）のチャネル層は、非晶質シリコン薄膜で形成されているので、チャネル層を結晶性のシリコン薄膜で形成した場合に比較して、リーク電流の影響を大幅に抑制することができる。
【００８２】
なお、本実施形態においては、表示画素ＰＩＸを構成する画素駆動回路ＤＣとして２個の薄膜トランジスタ（トランジスタＴｒ１１、Ｔｒ１２）を有する回路構成を示したが、本発明はこれに限定されるものではない。本発明は、少なくとも画素駆動回路ＤＣが、選択トランジスタの役目をする薄膜トランジスタと、駆動トランジスタの役目をする薄膜トランジスタを、各々一つずつ備えたものであれば、例えば３個以上の薄膜トランジスタを有するものであってもよい。
【００８３】
また、図７においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調電圧Ｖdataの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示したが、本発明は、これに限定されるものではない。すなわち、本発明は、表示データに応じて各表示画素ＰＩＸに書き込む電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。
【００８４】
＜第３の実施形態＞
次に、本発明に係る半導体装置及びその製造方法並びに表示装置の第３の実施形態について説明する。
上述した第２の実施形態においては、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを設けた基板構造を、表示装置（表示パネル）の各表示画素に適用した場合について説明した。第３の実施形態においては、第２の実施形態に示した基板構造を、表示パネルの駆動に用いるドライバに適用する場合について説明する。
【００８５】
図１２は、本発明に係る半導体装置が適用される表示装置の他の例を示す概略構成図である。ここで、上述した第２の実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【００８６】
本実施形態に係る半導体装置を適用可能な表示装置は、図１２に示すように、単一の基板１１上に、少なくとも、複数の表示画素ＰＩＸが二次元配列された画素アレイ（表示領域）１１１と、各表示画素ＰＩＸを選択状態に設定するためのゲートドライバ部１２１と、各表示画素ＰＩＸに表示データに応じた階調信号を供給するためのデータドライバ部１３１と、を備えている。
【００８７】
ここで、本実施形態においては、同一基板１１上に形成される、少なくともゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に設けられるトランジスタとして、第２の実施形態（図８参照）に示した薄膜トランジスタＴＦＴ−ｍと同様に、結晶性（多結晶質又は微晶質）のシリコン半導体層を有する薄膜トランジスタを適用する。
【００８８】
このような基板構造を有する半導体装置（表示装置）の製造方法について、上述した第２の実施形態に示した図面を参照して説明する。
まず、図９（ａ）〜（ｃ）に示したように、単一の基板１１の一面側であって、ゲートドライバ部１２１及びデータドライバ部１３１の形成領域に、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍ、薄膜トランジスタＴＦＴ-ａのゲート電極１３ａ及び金属配線１２を形成する。その後、基板１１の全域にゲート絶縁膜となる絶縁膜１４を成膜してゲート電極１３ｍ、１３ａ及び金属配線１２を被覆し、さらにその上に、非晶質シリコン薄膜１５ｘ、バッファ層２１及び光熱変換層２２ｘを順次積層形成する。
【００８９】
次いで、光熱変換層２２ｘをパターニングして、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に設けられるトランジスタのチャネル層となる領域にのみ、光熱変換層２２を残す。そして、この状態で、図１０（ａ）に示したように、レーザー光ＢＭを走査して基板１１全域に照射することにより、図１０（ｂ）に示したように、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみを熱アニールして結晶化し、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５ｍを形成する。このとき、光熱変換層２２の形成されていない領域の非晶質シリコン薄膜１５ｘは、結晶化されず非晶質の状態を維持する。
【００９０】
これにより、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路には、結晶性のシリコン半導体層を有する薄膜トランジスタが形成されるとともに、それ以外の領域には、非晶質シリコン半導体層を有する薄膜トランジスタが同時に形成される。
【００９１】
本実施形態に係る半導体装置及びその製造方法並びに表示装置によれば、非晶質シリコン薄膜を熱アニールして結晶化する際に、結晶性シリコン薄膜トランジスタのチャネル層となる領域上にのみ光熱変換層を形成した状態でレーザーアニールを行うことにより、当該領域の非晶質シリコン薄膜のみを結晶化することができるので、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを同時に形成することができる。
【００９２】
このとき、結晶性シリコン薄膜トランジスタの形成領域以外の、非晶質シリコン薄膜トランジスタや配線層の形成領域には光熱変換層が形成されていないので、熱アニールによる加熱を抑制することができ、ゲート電極や金属配線上に形成された絶縁膜等の剥離やクラックの発生を抑制することができる。したがって、画素アレイ１１１を駆動するためのゲートドライバ部１２１及びデータドライバ部１３１を単一の基板１１上に設けた表示装置において、製造歩留まり及びスループットの低下を抑制しつつ、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを良好に形成することができる。
【００９３】
ここで、図１２に示したように、画素アレイ１１１に配列された表示画素ＰＩＸ（画素駆動回路）とともに、当該表示画素ＰＩＸを駆動するためのゲートドライバ部１２１やデータドライバ部１３１等を、単一の基板１１上に形成した表示装置についてさらに詳しく説明する。
【００９４】
図１２に示した表示装置において、表示画素ＰＩＸが上述した第２の実施形態（図７参照）に示したような画素駆動回路ＤＣを備えている場合について検討する。第２の実施形態においては、画素駆動回路ＤＣの薄膜トランジスタＴｒ１１、Ｔｒ１２として、その機能に応じて非晶質シリコン薄膜トランジスタ、あるいは、結晶性シリコン薄膜トランジスタを適用することが画素駆動の特性上望ましいことを説明した。
【００９５】
しかしながら、表示パネルによっては、画素駆動回路ＤＣの薄膜トランジスタとして、非晶質シリコン薄膜トランジスタのみを適用した場合であっても、画素駆動に必要な条件を満たしている場合もある。図１２に示した表示装置においては、単一の基板１１上に、画素アレイ１１１とゲートドライバ部１２１とデータドライバ部１３１とを一括して形成することになるが、基板１１上の全ての薄膜トランジスタを非晶質シリコン薄膜トランジスタにより形成した場合、電子移動度が低いためゲートドライバ部１２１やデータドライバ部１３１を動作させるには駆動能力が不十分となる。
【００９６】
このような問題を回避する手法として、各ドライバ部の形成領域にのみ光熱変換層をパターニング形成した後、レーザーアニールを施すことにより、ドライバ部の薄膜トランジスタのチャネル層を結晶化して電子移動度を向上させることができるが、ドライバ部内の加熱が不要な領域（例えば、配線等の形成領域）も加熱されてしまうため、配線上の絶縁膜等が剥離したりクラックが生じたりする等の可能性があった。
【００９７】
これに対して、本実施形態に係る半導体装置及びその製造方法並びに表示装置においては、レーザー光を基板１１に照射して非晶質シリコン薄膜を結晶化させる際に用いる光熱変換層を、少なくともゲートドライバ部１２１及びデータドライバ部１３１に設けられる駆動回路の薄膜トランジスタのチャネル層の形成領域上にのみ残るようにパターニング形成する。そして、その後、レーザー光を照射して非晶質シリコン薄膜を結晶化させることにより、結晶性シリコン薄膜トランジスタを形成する。
【００９８】
これにより、単一基板上に結晶性シリコン薄膜トランジスタと非晶質シリコン薄膜トランジスタとを同時に形成することができるとともに、結晶性シリコン薄膜トランジスタの形成領域以外の、配線層等の形成領域における加熱を抑制して、当該配線層上の膜の剥離やクラックの発生を抑制することができ、製造歩留まり及びスループットの低下を抑制することができる。
【００９９】
なお、本実施形態においては、表示画素ＰＩＸの画素駆動回路に非晶質シリコン薄膜トランジスタを適用した場合において、表示装置のゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に、本発明の技術思想を適用する場合について説明したが、本発明はこれに限定されるものではない。すなわち、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に加え、上述した第２の実施形態に示したように、表示パネル（画素アレイ）に配列された表示画素ＰＩＸの画素駆動回路の駆動トランジスタにも結晶性シリコン薄膜トランジスタを適用し、本発明の技術思想を適用するものであってもよいことはいうまでもない。
【０１００】
また、上述した各実施形態においては、薄膜トランジスタとしてエッチングストッパ型の素子構造を有する場合について説明したが、本発明はこれに限定されるものではなく、チャネルエッチング型の素子構造を有するものであっても、上記と同等の作用効果を得ることができる。さらに、上述した各実施形態においては、薄膜トランジスタとして逆スタガ型の素子構造を有する場合について説明したが、本発明はこれに限定されるものではなく、正スタガ型の素子構造を有するものであってもよい。
【符号の説明】
【０１０１】
１１ 基板
１２ 金属配線
１３、１３ｍ、１３ａ ゲート電極
１４ 絶縁膜
１５、１５ｍ、１５ａ 半導体層
１５ｘ 非晶質シリコン薄膜
１６、１６ｍ、１６ａ チャネルプロテクト層
１７、１７ｍ、１７ａ ドープ層
１８、１８ｍ、１８ａ ソース、ドレイン電極
２２、２２ｘ 光熱変換層
１１０ 表示パネル
１１１ 画素アレイ
１２０ ゲートドライバ
１２１ ゲートドライバ部
１３０ データドライバ
１３１ データドライバ部
ＢＭ レーザー光
ＰＩＸ 表示画素
ＤＣ 画素駆動回路
ＯＥＬ 有機ＥＬ素子
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに表示装置に関し、特に、非晶質の半導体膜を用いた薄膜トランジスタと、結晶質又は微晶質の半導体膜を用いた薄膜トランジスタとを同一基板上に備えた半導体装置及びその製造方法、並びに、該半導体装置を適用した表示装置に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラ等の携帯機器をはじめ、テレビジョンやパーソナルコンピュータ等の電子機器のディスプレイやモニタとして、液晶表示装置や有機エレクトロルミネッセンスディスプレイ、プラズマディスプレイ等の薄型ディスプレイが用いられている。そして、このような薄型ディスプレイの表示パネルや駆動ドライバにおいては、一般にシリコン薄膜をチャネル層として用いた薄膜トランジスタ素子が用いられている。
【０００３】
周知のように、薄膜トランジスタ素子は、シリコン薄膜の固体構造に基づいて、非晶質（アモルファス）シリコン薄膜トランジスタと、結晶性シリコン薄膜トランジスタの２種類に大別することができる。非晶質シリコン薄膜トランジスタは、非晶質シリコン薄膜を低コストで大面積に均一に成膜することができ、また、近接素子間の性能のバラツキが少ないという特長を有している。しかしながら、電子移動度が低いため（概ね０．５〜１cm2V-1s-1）、例えば非晶質シリコン薄膜トランジスタを表示装置に適用して、表示領域の画素と同時にドライバ等の回路を形成した場合、ドライバ回路として十分な性能を実現することができないという問題を有していた。また、非晶質シリコン薄膜トランジスタは、長期にわたって駆動させた場合、しきい値電圧（Ｖth）がシフトする（すなわち、ストレス耐性が低い）という欠点も有している。
【０００４】
一方、結晶性シリコン薄膜トランジスタは、電子移動度が高く、経時的なしきい値電圧Ｖthのシフトも少ないので、上述したように、表示装置の画素と同時にドライバ回路を形成した場合であっても、ドライバ回路として十分な性能を実現することができるという特長を有している。このような結晶性シリコン薄膜トランジスタに用いるシリコン薄膜の形成方法としては、例えばプラズマ化学気相成長法（Plasma Enhanced chemical
vapor deposition ；PECVD）等を用いて、非晶質のシリコン薄膜を成膜した後、赤外線ランプやレーザー等による熱アニールにより非晶質シリコンを融解、冷却させることで結晶化する手法が知られている。
【０００５】
ここで、レーザーにより非晶質シリコンを結晶化する際には、非晶質シリコンの吸収係数が高いエキシマーレーザーが通常用いられるが、量産化の観点からは出力が不安定で、メンテナンス性も悪いという問題を有している。そこで、出力がより安定していて、メンテナンス性にも優れている半導体レーザーの使用が提案されている。
【０００６】
ところが、非晶質シリコンは、半導体レーザーにより発振される赤外光や可視光の波長の光に対する吸収係数が低いという問題を有している。そのため、効率的に非晶質シリコン膜を熱アニールする手法として、非晶質シリコン薄膜を成膜した後、当該薄膜上に赤外光や可視光に対する光吸収係数が高い光熱変換層を形成する方法が提案されている。これにより、光熱変換層にレーザー光を照射することで、光熱変換層が加熱され、その熱で下層の非晶質シリコンをアニールして効率的に結晶化することができる。このような結晶性シリコン薄膜の形成方法については、例えば特許文献１や非特許文献１、２等に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−００５５０８号公報
【非特許文献】
【０００８】
【非特許文献１】T.Sameshima and N. Andoh:Jpn. J. Appl. Phys. 44 (2005) 7305.
【非特許文献２】T.Sameshima, M. Maki, M, Takiuchi, N. Andoh, N. Sano, Y. Matsuda and Y. Andoh:Jpn. J. Appl. Phys. 46 (2007) 6474.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した各先行技術文献に示された結晶性シリコン薄膜の形成方法においては、薄膜トランジスタ素子を形成する基板上に一面に光熱変換層が成膜されるため、レーザー光を照射した際加熱する必要の無い箇所まで加熱される可能性があった。そのため、結晶性シリコン薄膜トランジスタのチャネル層となる領域以外の、例えば配線部分が加熱されると、当該配線上の膜が剥離したり、クラックが生じたりするという問題を有していた。特に、金属配線部分では加熱の度合いが大きくなるため、シリコン絶縁膜等の層間膜の剥離が顕著になり、製造歩留まりの低下を招くという問題を有していた。このような問題を回避するためには、配線部分を加熱しないようにレーザー高を局所的に照射する必要があるため、レーザー光の照射工程におけるスループット（又は作業効率）の低下を招くという問題を有していた。
【００１０】
そこで、本発明は、上述した問題点に鑑み、非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる半導体装置及びその製造方法並びに表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載の発明に係る半導体装置は、基板上に、少なくとも結晶性の膜質からなる半導体層を有する薄膜トランジスタを備え、前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする。
請求項２記載の発明は、請求項１記載の半導体装置において、前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【００１２】
請求項３記載の発明に係る半導体装置は、基板上に、少なくとも、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタと、非晶質の半導体層を有する第２の薄膜トランジスタと、を備え、前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする。
請求項４記載の発明は、請求項３記載の半導体装置において、前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【００１３】
請求項５記載の発明に係る半導体装置の製造方法は、基板上に非晶質の薄膜を形成する工程と、薄膜トランジスタのチャネル層に対応する領域上にのみ、光熱変換層を形成する工程と、前記基板の全域にレーザー光を照射して、前記光熱変換層の下層に形成された前記非晶質の薄膜に熱アニールを施すことにより結晶化する工程と、前記光熱変換層を除去する工程と、を含むことを特徴とする。
請求項６記載の発明は、請求項５記載の半導体装置の製造方法において、前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜からなる半導体層を、チャネル層として有する第１の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする。
請求項７記載の発明は、請求項６記載の半導体装置の製造方法において、前記非晶質の薄膜からなる半導体層を、チャネル層として有する第２の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする。
請求項８記載の発明は、請求項７記載の半導体装置の製造方法において、前記第１の薄膜トランジスタ及び第２の薄膜トランジスタを同一の工程を用いて同時に形成することを特徴とする。
請求項９記載の発明は、請求項５乃至８のいずれかに記載の半導体装置の製造方法において、前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜は、微晶質の膜質を有していることを特徴とする。
【００１４】
請求項１０記載の発明は、表示素子と、該表示素子を駆動するための画素駆動回路とを有する複数の表示画素が、基板上に２次元配列された表示パネルを備える表示装置において、前記画素駆動回路は、少なくとも、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択トランジスタと、前記表示データに応じた電流値を有する発光駆動電流を前記表示素子に供給する駆動トランジスタとを有し、少なくとも、前記駆動トランジスタは、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタからなり、前記選択トランジスタは、非晶質の半導体層を有する第２の薄膜トランジスタからなり、前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする。
請求項１１記載の発明は、請求項１０記載の表示装置において、前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
請求項１２記載の発明は、請求項１０又は１１記載の表示装置において、前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【００１５】
請求項１３記載の発明は、基板上に、複数の表示画素が２次元配列された画素アレイと、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択ドライバ部と、前記表示画素に前記表示データを供給するデータドライバ部とを備える表示装置において、少なくとも、前記選択ドライバ部及び前記データドライバ部の駆動回路が、結晶性の膜質からなる半導体層を有する薄膜トランジスタからなり、前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする。
請求項１４記載の発明は、請求項１３記載の表示装置において、前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする。
【発明の効果】
【００１６】
本発明に係る半導体装置及びその製造方法並びに表示装置によれば、非晶質シリコン薄膜をレーザーアニールして結晶性シリコン薄膜を形成する場合であっても、歩留まりやスループットの低下を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る半導体装置の第１の実施形態を示す概略断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その１）である。
【図３】第１の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その２）である。
【図４】比較例における半導体装置の製造方法の一例を示す概略工程図である。
【図５】薄膜トランジスタに用いられるシリコン薄膜の結晶化度の一例を示すラマン（Raman）分光スペクトル図である。
【図６】本発明に係る半導体装置が適用される表示装置の一例を示す概略構成図である。
【図７】本発明に係る半導体装置が適用される表示画素の回路構成例を示す等価回路図である。
【図８】第２の実施形態に適用される表示画素の基板構造を模式的に示した断面構造図である。
【図９】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その１）である。
【図１０】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その２）である。
【図１１】第２の実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図（その３）である。
【図１２】本発明に係る半導体装置が適用される表示装置の他の例を示す概略構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る半導体装置及びその製造方法並びに表示装置について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
（半導体装置）
図１は、本発明に係る半導体装置の第１の実施形態を示す概略断面図である。ここで、図１では、説明の簡略化のため、薄膜トランジスタと配線層を各１箇所設けた構成を示す。
【００１９】
本実施形態に係る半導体装置は、図１に示すように、例えばガラスやプラスチック等の絶縁性の基板１１の一面（図面上面）側に、多結晶質シリコン又は微晶質シリコンからなる半導体層を有する薄膜トランジスタ（結晶性シリコン薄膜トランジスタ）ＴＦＴと、金属配線１２からなる配線層ＬＮと、が同層に設けられている。
【００２０】
具体的には、薄膜トランジスタＴＦＴは、図１に示すように、例えば絶縁性の基板１１の一面側の表面に設けられたゲート電極１３と、ゲート絶縁膜となる絶縁膜１４を介して、ゲート電極１３に対応する領域に設けられた結晶性のシリコンからなる半導体層（チャネル層）１５と、半導体層１５上に設けられたチャネルプロテクト層（又は、ブロック層）１６と、チャネルプロテクト層１６の両端部から半導体層１５上に延在して設けられたドープ層（不純物層）１７と、ドープ層１７上に整合して設けられたソース電極及びドレイン電極（以下、「ソース、ドレイン電極」と総称する）１８と、を有している。また、配線層ＬＮは、図１に示すように、例えば上記の薄膜トランジスタＴＦＴのゲート電極１３と同層に設けられる金属配線１２からなり、ゲート絶縁膜となる絶縁膜１４に被覆されている。
【００２１】
なお、図１においては、基板１１上に設けられた薄膜トランジスタＴＦＴのソース、ドレイン電極１８が露出した状態を示したが、実製品においては、薄膜トランジスタＴＦＴを含む基板１１の上面が、図示を省略した絶縁膜等により被覆保護される。また、図１に示した構成上に、層間絶縁膜や平坦化膜等を介して表示素子や上層の配線層等が形成された構成を有するものであってもよい。
【００２２】
上述したような構成を有する半導体装置において、本実施形態においては、薄膜トランジスタＴＦＴが結晶性のシリコンからなる半導体層１５を有していることを特徴としている。ここで、本発明において、「結晶性」とは、後述する半導体装置の製造方法において説明するように、基板１１上に成膜された非晶質（アモルファス）のシリコン薄膜を熱アニールにより結晶化することにより得られる多結晶質（ポリクリスタル）又は微晶質（マイクロクリスタル）の膜質を有しているものと定義する。より詳しい定義付けについては後述する。
【００２３】
（製造方法）
次に、上述したような半導体装置の製造方法について、図面を参照して説明する。
図２、図３は、本実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図である。
【００２４】
まず、図２（ａ）に示すように、絶縁性の基板１１上に、金属材料を含む薄膜をスパッタリング法等で成膜した後、所望の平面形状にパターニングして薄膜トランジスタＴＦＴのゲート電極１３及び金属配線１２を形成する。ここで、基板１１の材質としては、例えば無アルカリガラスを用いる。また、ゲート電極１３及び金属配線１２となるゲートメタルとしては、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、銀（Ａｇ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）等の金属単体、又は、これらのいずれか含む化合物、又は、これらの合金を含む金属材料を用いる。
【００２５】
次いで、ゲート電極１３及び金属配線１２が形成された基板１１をＣＶＤ装置のチャンバー内にセットし、例えばプラズマＣＶＤ法を用いて、ゲート絶縁膜となる絶縁膜１４を基板１１全域に成膜する。これにより、図２（ａ）に示すように、基板１１上のゲート電極１３及び金属配線１２が絶縁膜１４に被覆される。ここで、絶縁膜１４としては、例えば窒化シリコン膜又は酸化シリコン膜を用いる。
【００２６】
次いで、図２（ｂ）に示すように、上記ＣＶＤ装置のチャンバー内で、プラズマＣＶＤ法を用いて、基板１１全域に非晶質シリコン薄膜１５ｘ及びバッファ層２１を連続して成膜する。具体的には、非晶質シリコン薄膜１５ｘの成膜条件として、シランガス及び水素ガスのガス流量を各々シランガス／水素ガス＝1500/190（SCCM）、パワー密度を0.034W/cm2、チャンバー内圧力を５０Paに設定した。ここで、非晶質シリコン薄膜１５ｘの厚みは、概ね５〜１００ｎｍが適当である。これは、非晶質シリコン薄膜１５ｘの厚みが５ｎｍ以下の場合には、薄膜としての機能を果たさず、また、厚過ぎる場合には、基板面に垂直方向の抵抗が増大し、また、膜応力も増加してクラックが発生しやすくなるためである。
【００２７】
バッファ層２１は、後述するように、非晶質シリコン薄膜１５ｘ上に成膜する光熱変換層２２ｘとして金属薄膜を用いる場合に、非晶質シリコン薄膜１５ｘと光熱変換層２２ｘとの間に介在するように形成する。バッファ層２１としては、例えば酸化シリコン膜や窒化シリコン膜を用い、１０〜５０ｎｍ程度の厚みに成膜する。
【００２８】
次いで、非晶質シリコン薄膜１５ｘ及びバッファ層２１が形成された基板１１をチャンバーから取り出し、図２（ｃ）に示すように、光熱変換層２２ｘを基板１１全域に形成する。ここで、光熱変換層２２ｘとしてダイヤモンドライクカーボン（ＤＬＣ）を用いる場合には、スパッタリング装置のチャンバー内にセットした基板１１に対して、真空雰囲気中でカーボンをターゲットとしたスパッタリング法を用いて成膜する。また、光熱変換層２２ｘとして金属薄膜を用いる場合には、例えばモリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）等の金属単体、又は、これらの合金をターゲットとしたスパッタリング法を用いて成膜する。光熱変換層２２ｘの膜厚は、５０〜４００ｎｍ程度に設定する。
【００２９】
また、光熱変換層２２ｘとして金属薄膜を用いる場合には、非晶質シリコンと金属が化学的に反応してシリサイドを形成する恐れがあるので、上述したように、非晶質シリコン薄膜１５ｘと金属薄膜からなる光熱変換層２２ｘとの間に、絶縁膜からなるバッファ層２１を形成する。
【００３０】
次いで、図２（ｄ）に示すように、フォトリソグラフィ技術を用いて上記光熱変換層２２ｘをパターニングして、所定の平面形状を有する光熱変換層２２を形成する。具体的には、まず、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのチャネル層となる領域（すなわち、上記ゲート電極１３の形成領域を含む領域であって、後述するレーザーアニールにより非晶質シリコン薄膜１５ｘを結晶化させたい領域）上のみに残るようにパターニングし、当該フォトレジストを用いて下層の光熱変換層２２ｘをエッチングする。光熱変換層２２ｘとして、上述したダイヤモンドライクカーボン（ＤＬＣ）を用いた場合には、酸素プラズマによるドライエッチング法によりエッチングする。また、光熱変換層２２ｘとして、上述した金属薄膜を用いた場合には、それぞれの薄膜材料に適したエッチャントを用いてウェットエッチングを行うか、ドライエッチングによりエッチングする。
【００３１】
次いで、図２（ｅ）に示すように、半導体レーザー装置（図示を省略）を用いてレーザー光ＢＭを基板１１全域に照射して、光熱変換層２２の下層の非晶質シリコン薄膜１５ｘのみを熱アニール（レーザーアニール）する。これにより、光熱変換層２２が残されている領域直下の非晶質シリコン薄膜１５ｘのみが結晶化して、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５が形成される。
【００３２】
具体的には、レーザーアニールに用いるレーザー光源としては、例えば波長８０８ｎｍのブロードエリア型高出力半導体レーザー装置を用いる。そして、このような半導体レーザー装置において、約４Ｗの光出力のレーザー光を連続発振させ、マイクロレンズアレイ等の均一照明光学系を通して所望のビーム形状に整形する。さらに、このビームを約２mW/μm2の光強度に集光し、基板１１を例えば約４０mm/sの一定速度で移動させつつ照射する。すなわち、所定の照射範囲を有するレーザー光ＢＭを走査することにより、基板１１全域にレーザー光ＢＭを照射して熱アニールを行う。
【００３３】
これにより、光熱変換層２２を形成する膜材料が高温に加熱され、この熱が熱伝導により下層のバッファ層２１を介して非晶質シリコン薄膜１５ｘに伝わる。そして、非晶質シリコン薄膜１５ｘが融点に達し、熱アニールされることにより、図３（ａ）に示すように、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみが結晶化して、微晶質シリコン薄膜からなる半導体層１５が形成される。このように、レーザーアニールの設定条件に応じて、薄膜トランジスタＴＦＴのチャネル層となる領域の非晶質シリコン薄膜１５ｘを結晶化して、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５を形成することができる。一方、光熱変換層２２が形成されていない領域の非晶質シリコン薄膜１５ｘは、吸収係数（吸光度）が低いため、レーザー光ＢＭが素通りして加熱されず、非晶質の状態が維持される。
【００３４】
次いで、図３（ｂ）に示すように、バッファ層２１上の光熱変換層２２を除去した後、例えばプラズマＣＶＤ法を用いて、チャネルプロテクト層となる絶縁層１６ｘを基板１１全域に成膜する。ここで、光熱変換層２２の除去方法は、上述した光熱変換層２２ｘをパターニングする工程と同様の方法（膜材料に応じてドライエッチング法又はウェットエッチング法等）を適用することができる。また、絶縁層１６ｘとしては、上述した絶縁膜１４やバッファ層２１と同様に、例えば窒化シリコン膜又は酸化シリコン膜を用いる。
【００３５】
次いで、図３（ｃ）に示すように、フォトリソグラフィ技術を用いて上記絶縁層１６ｘ及びバッファ層２１を連続的にパターニングして、所定の平面形状を有するチャネルプロテクト層１６を形成する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのチャネル層となる領域であって、上記ゲート電極１３の形成領域に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層の絶縁層１６ｘ及びバッファ層２１を連続的にドライエッチングする。これにより、絶縁層１６ｘ及びバッファ層２１からなるチャネルプロテクト層１６が形成される。
【００３６】
次いで、図３（ｃ）に示すように、薄膜トランジスタＴＦＴのソース、ドレインを形成するためのドープ層（不純物層）１７ｘを基板１１全域に成膜する。ここで、ドープ層１７ｘとしてどのような材料を用いるかは、製造する薄膜トランジスタＴＦＴがｐ型かｎ型かによって異なる。ｐ型薄膜トランジスタの場合、シランガス中にジボラン等のアクセプター型の不純物を混入させたシリコン層（p+-Si層）を、プラズマＣＶＤ法を用いて成膜させることにより、ドープ層１７ｘを形成する。一方、ｎ型薄膜トランジスタの場合、シランガス中にアルシンやホスフィン等のドナー型の不純物を混入させたシリコン層（n+-Si層）を、プラズマＣＶＤ法を用いて成膜させることにより、ドープ層１７ｘを形成する。また、ドープ層１７ｘの厚みは、ノンドープシリコン層（i-Si層）である、上述した非晶質シリコン薄膜１５ｘの場合と同様の理由により、概ね５〜１００ｎｍに設定する。
【００３７】
次いで、図３（ｄ）に示すように、ドープ層１７ｘをパターニングして、チャネルプロテクト層１６の両端部から半導体層１５上に延在する平面形状を有するドープ層１７を形成するとともに、薄膜トランジスタＴＦＴのチャネル層となる領域の半導体層１５以外の非晶質シリコン薄膜１５ｘを除去する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのソース、ドレイン電極１８の平面形状に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層のドープ層１７ｘ及び非晶質シリコン薄膜１５ｘを連続的にドライエッチングする。これにより、薄膜トランジスタＴＦＴの形成領域にドープ層１７が形成されるとともに、薄膜トランジスタＴＦＴの形成領域外の非晶質シリコン薄膜１５ｘが除去されて絶縁膜１４が露出する。
【００３８】
次いで、図３（ｅ）に示すように、薄膜トランジスタＴＦＴのソース、ドレイン電極１８を形成するためのドレインメタル層１８ｘを基板１１全域に成膜する。ドレインメタル層１８ｘは、例えばクロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）等の金属単体、又は、これらの合金からなる電極層を積層した電極構造を有するように、例えばスパッタリング法を用いて形成する。
【００３９】
次いで、ドレインメタル層１８ｘを所定の平面形状を有するようにパターニングして、図１に示したように、薄膜トランジスタＴＦＴのドープ層１７上にソース、ドレイン電極１８を形成する。具体的には、図示を省略したフォトレジストを、薄膜トランジスタＴＦＴのソース、ドレイン電極１８の平面形状に対応する領域上のみに残るようにパターニングし、当該フォトレジストを用いて下層のドレインメタル層１８ｘをドライエッチングする。これにより、薄膜トランジスタＴＦＴの形成領域に、チャネルプロテクト層１６の両端部から半導体層１５上に延在する平面形状を有するドープ層１７及びソース、ドレイン電極１８が形成される。
【００４０】
なお、上述した半導体装置の製造方法においては、非晶質シリコン薄膜１５ｘの除去と、ドープ層１７及びソース、ドレイン電極１８のパターニングを別個の工程で行う場合について説明したが、本発明はこれに限定されるものではなく、次のような製造方法を適用するものであってもよい。
【００４１】
すなわち、例えば図３（ｃ）に示したように、薄膜トランジスタＴＦＴのチャネル層となる領域にチャネルプロテクト層１６をパターニング形成した後、基板１１上にドープ層１７ｘ及びドレインメタル層１８ｘを順次成膜する。次いで、ソース、ドレイン電極１８の平面形状に対応する領域上のみにフォトレジストが残るようにパターニングし、当該フォトレジストを用いて、まず、ドレインメタル層１８ｘをドライエッチングしてソース、ドレイン電極１８を形成する。次いで、パターニング形成されたソース、ドレイン電極１８をマスクとして用いて、下層のドープ層１７ｘ及び非晶質シリコン薄膜１５ｘを連続的にドライエッチングして、ソース、ドレイン電極１８に整合するドープ層１７を形成するとともに、非晶質シリコン薄膜１５ｘを除去する。このような製造方法によれば、フォトリソグラフィ及びパターニングの工程数を削減して、製造効率を向上させることができる。
【００４２】
次に、上述した本実施形態に係る半導体装置及びその製造方法における作用効果の優位性について、比較例を示して詳しく説明する。
図４は、本実施形態に係る半導体装置及びその製造方法における作用効果を説明するための、従来技術（以下、「比較例」と記す）における半導体装置の製造方法の一例を示す概略工程図である。ここで、上述した本実施形態と同等の構成及び製造工程については、同等の符号を付すとともに、図２及び図３を参照して、その説明を簡略化又は省略する。
【００４３】
比較例における半導体装置の製造方法は、上述した第１の実施形態において、図２（ａ）に示したように、基板１１上にゲート電極１３及び金属配線１２をパターニングした後、図４（ａ）に示すように、絶縁膜１４、非晶質シリコン薄膜１５ｘ及び光熱変換層２２ｘを、基板１１全域に順次積層形成する。その後、図４（ｂ）に示すように、図示を省略した半導体レーザー装置から発振される所定の照射領域を有するレーザー光ＢＭを走査することにより、基板１１の全域にレーザー光ＢＭを照射して熱アニールを行う。
【００４４】
このような製造方法においては、光熱変換層２２ｘを基板１１の全域に形成した状態でレーザー光が照射されるため、本来熱アニールを必要とする薄膜トランジスタＴＦＴ（チャネル層）の形成領域以外の領域においても、光熱変換層２２ｘによる加熱が生じる。この場合、例えば金属配線１２と、絶縁膜１４を構成する窒化シリコン膜や酸化シリコン膜における熱吸収係数及び熱膨張係数の違いにより、金属配線１２上の絶縁膜１４に剥離やクラックが生じる等の問題を有している。このような現象を回避する方法として、熱アニールが必要な領域（薄膜トランジスタＴＦＴの形成領域）のみにレーザー光を照射し、熱アニールを必要としない領域（例えば配線層ＬＮ等の形成領域）にレーザー光を照射しないように走査することも考えられるが、この場合には、レーザー光の照射工程におけるスループット（作業効率）の低下を招くという問題を有していた。
【００４５】
これに対して、本実施形態に係る半導体装置及びその製造方法においては、非晶質シリコン薄膜１５ｘを結晶化する際に、薄膜トランジスタＴＦＴのチャネル層となる領域上にのみ光熱変換層２２を形成した後、レーザー光ＢＭを照射して熱アニールを施す手法を有している。これによれば、薄膜トランジスタＴＦＴ（チャネル層）の形成領域における非晶質シリコン薄膜１５ｘのみを効率的に加熱して結晶化させることができるとともに、当該薄膜トランジスタＴＦＴの形成領域以外の、例えば金属配線１２の形成領域における熱アニールによる加熱を抑え、絶縁膜１４等の剥離やクラックの発生を抑制して製造歩留まりの低下を抑制することができる。また、この場合、上述した比較例と同様に、レーザー光ＢＭを走査して基板１１の全域に照射すればよいので、レーザー光ＢＭの照射工程におけるスループット（作業効率）の低下を招くことがない。
【００４６】
ここで、本実施形態に係る半導体装置に適用される薄膜トランジスタＴＦＴの素子特性について説明する。
上述した半導体装置及びその製造方法においては、レーザーアニールにより形成される結晶性のシリコンからなる半導体層を有する薄膜トランジスタＴＦＴとして、多結晶質（ポリクリスタル）又は微晶質（マイクロクリスタル）のシリコン薄膜を半導体層として有する薄膜トランジスタについて説明した。
【００４７】
特に、微晶質のシリコン薄膜を半導体層として有する薄膜トランジスタ（微晶質シリコン薄膜トランジスタ）は、電子移動度が多結晶質シリコン薄膜トランジスタに比較して僅かに低いものの、非晶質シリコン薄膜トランジスタに比較して高く、かつ、しきい値電圧Ｖthの変動も多結晶質シリコン薄膜トランジスタと同等程度に少なく、さらに、近接素子間の性能のバラツキも非晶質シリコン薄膜トランジスタと同等程度に少ないという、優れた特徴を有している。
【００４８】
このような微晶質シリコンは、一般に、結晶の粒径が数十ｎｍ〜数μｍオーダーの範囲であって、かつ、結晶化したシリコン薄膜中に非晶質シリコンが概ね３０％程度含まれている状態をいうと定義されている。ここで、上述した半導体装置の製造方法において示したレーザーアニールの設定条件に基づいて、非晶質シリコン薄膜にレーザー光を照射することにより熱アニールして形成された試料（結晶性のシリコン薄膜）について、ラマン分光スペクトルの実測データを示して、その結晶化度について具体的に解析する。
【００４９】
図５は、薄膜トランジスタに用いられるシリコン薄膜の結晶化度の一例を示すラマン（Raman）分光スペクトル図である。
図５に示すように、上記試料に対するラマン分光による実測スペクトルＳＰｚは、結晶化（多結晶質）シリコンにおける典型的なスペクトルＳＰｃのピーク強度（概ね５２０cm-1付近）と、微晶質シリコンにおける典型的なスペクトルＳＰｍのピーク強度（概ね５００cm-1付近）と、非晶質シリコンにおける典型的なスペクトルＳＰａのピーク強度（概ね４７０cm-1付近）を合計した計算値の曲線ＳＰｘに略一致する。すなわち、微晶質シリコン薄膜は、非晶質、微晶質及び結晶質のシリコンが混在した状態にあり、その実測スペクトルＳＰｚは、図５に示すように、結晶化シリコンと微晶質シリコンと非晶質シリコンの３つのピークに分解することができる。これにより、次式（１）に示すようにシリコンの結晶化度を表すことができる。
結晶化度＝（Ｉc-Si＋Ｉμc-Si）／（Ｉc-Si＋Ｉμc-Si＋Ｉa-Si） ・・・（１）
【００５０】
式（１）において、Ｉc-Siは、ラマン分光スペクトルにおける結晶化（多結晶質）シリコンのピーク強度であり、Ｉμc-Siは、微晶質シリコンのピーク強度であり、Ｉa-Siは、非晶質シリコンのピーク強度である。この式（１）に基づいて、図５に示した実測スペクトルＳＰｚを有する上記試料の結晶化度を算出すると７２．２％となり、非晶質シリコンの含有量が概ね３０％程度であるので、微晶質シリコンが形成されていると判定することができる。
【００５１】
＜第２の実施形態＞
次に、本発明に係る半導体装置及びその製造方法並びに表示装置の第２の実施形態について説明する。
上述した第１の実施形態においては、単一の基板１１上に、結晶性（多結晶質又は微晶質）のシリコンからなる半導体層を有する薄膜トランジスタＴＦＴと配線層ＬＮを同時に形成する場合について説明した。第２の実施形態においては、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタと、配線層とを同時に形成する場合について説明する。
【００５２】
（表示装置）
まず、本実施形態に係る半導体装置及びその製造方法を適用可能な表示装置及び表示画素について説明する。なお、以下に示す実施形態においては、表示パネルとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を有する複数の表示画素を２次元配列した構成を有し、各表示画素が表示データ（映像データ）に応じた輝度階調で発光動作することにより画像情報を表示する有機ＥＬ表示パネルに、本発明の半導体装置を適用する場合について説明するが、他の表示方法により画像情報を表示する表示パネルに適用するものであってもよい。
【００５３】
図６は、本発明に係る半導体装置が適用される表示装置の一例を示す概略構成図であり、図７は、本発明に係る半導体装置が適用される表示画素の回路構成例を示す等価回路図である。
本実施形態に係る半導体装置を適用可能な表示装置は、図６に示すように、少なくとも、複数の表示画素ＰＩＸが二次元配列された表示パネル１１０と、各表示画素ＰＩＸを選択状態に設定するためのゲートドライバ１２０と、各表示画素ＰＩＸに表示データに応じた階調信号を供給するためのデータドライバ１３０と、を備えている。
【００５４】
（表示画素）
各表示画素ＰＩＸは、図７に示すように、画素駆動回路ＤＣと有機ＥＬ素子ＯＥＬとを備え、画素駆動回路ＤＣにより表示データに応じた電流値の発光駆動電流が有機ＥＬ素子ＯＥＬに供給されることにより、当該表示データに応じた所定の輝度階調で発光動作する。
【００５５】
画素駆動回路ＤＣは、例えば図７に示すように、薄膜トランジスタＴｒ１１と薄膜トランジスタＴｒ１２とキャパシタＣｓとを備えている。薄膜トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに、ドレイン端子がデータラインＬｄに、ソース端子が接点Ｎ１１に各々接続されている。薄膜トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に、ドレイン端子が所定の高電位電圧Ｖddが印加された電源電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されている。キャパシタＣｓは、薄膜トランジスタＴｒ１２のゲート端子及びソース端子間（接点Ｎ１１及び接点Ｎ１２）間に接続されている。
【００５６】
ここでは、薄膜トランジスタＴｒ１１、Ｔｒ１２は、いずれもｎチャネル型の薄膜トランジスタ（電界効果型トランジスタ）が適用されている。薄膜トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、薄膜トランジスタＴｒ１２のゲート−ソース間に形成される寄生容量、又は、該ゲート・ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００５７】
また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が所定の低電位電圧Ｖss（例えば接地電圧Ｖgnd）が印加された電源電圧ラインＬｃ（又は共通電極）に接続されている。
【００５８】
そして、選択ラインＬｓは、上述したゲートドライバ１２０に接続されて、所定のタイミングで選択レベル又は非選択レベルの選択電圧Ｖselが印加され、また、データラインＬｄは、上述したデータドライバ１３０に接続されて、上記選択電圧Ｖselにより選択状態に設定された表示画素ＰＩＸに対して、表示データに応じた階調信号（階調電圧）Ｖdataが印加される。
【００５９】
次に、このような回路構成を有する表示画素ＰＩＸの駆動制御動作について、簡単に説明する。
まず、選択期間においては、ゲートドライバ１２０から選択ラインＬｓに対して、選択レベル（ハイレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオン動作して選択状態に設定される。このタイミングに同期して、データドライバ１３０から表示データに応じた電圧値の階調電圧ＶdataをデータラインＬｄに印加することにより、トランジスタＴｒ１１を介して、階調電圧Ｖdataに応じた電位が接点Ｎ１１（トランジスタＴｒ１２のゲート端子）に印加される。
【００６０】
これにより、トランジスタＴｒ１２が階調電圧Ｖdataに応じた導通状態でオン動作して、ドレイン・ソース間に所定の電流値の発光駆動電流が流れる。したがって、有機ＥＬ素子ＯＥＬは、階調電圧Ｖdata（すなわち表示データ）に応じた輝度階調で発光動作する。このとき、トランジスタＴｒ１２のゲート・ソース間に接続されたキャパシタＣｓには、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて電荷が蓄積（充電）される。
【００６１】
次いで、非選択期間においては、選択ラインＬｓに対して、非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオフ動作して非選択状態に設定される。これにより、上記キャパシタＣｓに蓄積された電荷（すなわち、ゲート・ソース間の電位差）が保持されて、トランジスタＴｒ１２のゲート端子に階調電圧Ｖdataに相当する電圧が印加される。したがって、トランジスタＴｒ１２のドレイン・ソース間に上記の発光動作状態と同等の電流値の発光駆動電流が流れて、有機ＥＬ素子ＯＥＬの発光動作状態が継続される。そして、このような駆動制御動作を、表示パネル１１０に２次元配列された全ての表示画素ＰＩＸについて、例えば各行ごとに順次実行することにより、所望の画像情報が表示される。
【００６２】
このように、図７に示したような画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいて、トランジスタＴｒ１１は選択トランジスタとして機能し、また、トランジスタＴｒ１２は駆動トランジスタとして機能する。ここで、選択トランジスタはスイッチング特性に優れていることが望ましく、また、駆動トランジスタは素子特性の変動が小さく、電子移動度が高いことが望ましい。
【００６３】
したがって、同一基板上に形成される選択トランジスタ及び駆動トランジスタにおいて、チャネル層として結晶性のシリコン半導体層を適用した場合、駆動トランジスタのしきい値電圧の変動（Ｖthシフト）が抑制されるので、素子特性の劣化を抑えられ、かつ、電子移動度が向上するので、低いゲート電圧で所望の電流値の発光駆動電流を流して、所定の発光輝度が得られる等のメリットがある。一方、このとき、駆動トランジスタと同様に、選択トランジスタのチャネル層を結晶化すると、非晶質シリコン半導体層を適用した場合に比較して、ドレイン・ソース間のリーク電流が大きくなるため、スイッチング特性が劣化するというデメリットがある。
【００６４】
そこで、本実施形態においては、図７に示したような画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいて、同一基板上に形成される選択トランジスタ及び駆動トランジスタのうち、駆動トランジスタのチャネル層のみに結晶化されたシリコン半導体層を適用し、選択トランジスタのチャネル層に非晶質シリコン半導体層を適用した基板構造を有している。以下に、本実施形態に係る表示画素に適用される基板構造について図面を示して説明する。
【００６５】
図８は、本実施形態に適用される表示画素の基板構造を模式的に示した断面構造図である。ここで、図８では、説明の簡略化のため、選択トランジスタ及び駆動トランジスタとなる薄膜トランジスタと配線層を個別に示し、相互の接続関係については図示を省略した。また、上述した第１の実施形態と同等と構成については、同等の符号を付して説明する。
【００６６】
本実施形態に係る半導体装置は、図８に示すように、単一の絶縁性の基板１１の一面（図面上面）側に、多結晶質シリコン又は微晶質シリコンからなる半導体層を有する薄膜トランジスタ（結晶性シリコン薄膜トランジスタ；第１の薄膜トランジスタ）ＴＦＴ−ｍと、非晶質シリコン半導体層を有する薄膜トランジスタ（非晶質シリコン薄膜トランジスタ；第２の薄膜トランジスタ）ＴＦＴ−ａと、金属配線１２を含む配線層ＬＮと、が同層に設けられている。ここで、薄膜トランジスタＴＦＴ−ｍは、図７に示した駆動トランジスタとして機能する薄膜トランジスタＴｒ１２に相当し、また、薄膜トランジスタＴＦＴ−ａは、図７に示した選択トランジスタとして機能する薄膜トランジスタＴｒ１１に相当する。
【００６７】
具体的には、図８に示すように、薄膜トランジスタＴＦＴ−ｍは、上述した第１の実施形態（図１参照）と同様に、絶縁性の基板１１の一面側の表面に設けられたゲート電極１３ｍと、ゲート絶縁膜となる絶縁膜１４を介して、ゲート電極１３ｍに対応する領域に設けられた結晶性のシリコンからなる半導体層１５ｍと、半導体層１５ｍ上に設けられたチャネルプロテクト層１６ｍと、チャネルプロテクト層１６ｍの両端部から半導体層１５ｍ上に延在して設けられたドープ層１７ｍと、ドープ層１７ｍ上に整合して設けられたソース、ドレイン電極１８ｍと、を有している。
【００６８】
また、薄膜トランジスタＴＦＴ−ａは、基板１１の一面側に設けられたゲート電極１３ａと、絶縁膜１４を介して、ゲート電極１３ａに対応する領域に設けられた非晶質シリコンからなる半導体層１５ａと、半導体層１５ａ上に設けられたチャネルプロテクト層１６ａと、チャネルプロテクト層１６ａの両端部から半導体層１５ａ上に延在して設けられたドープ層１７ａ及びソース、ドレイン電極１８ａと、を有している。
【００６９】
ここで、図８に示すように、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍと、薄膜トランジスタＴＦＴ−ａのゲート電極１３ａと、配線層ＬＮを構成する金属配線１２は、同層に設けられ、共通の絶縁膜１４に被覆されている。また、薄膜トランジスタＴＦＴ−ｍの半導体層１５ｍと、チャネルプロテクト層１６ｍと、ドープ層１７ｍと、ソース、ドレイン電極１８ｍは、各々、薄膜トランジスタＴＦＴ−ａの半導体層１５ａと、チャネルプロテクト層１６ａと、ドープ層１７ａと、ソース、ドレイン電極１８ａと同層に設けられている。すなわち、薄膜トランジスタＴＦＴ−ｍと薄膜トランジスタＴＦＴ−ａは、半導体層１５ｍ、１５ａとなるシリコン薄膜の膜質のみが異なり、他の素子構造は同一になるように形成されている。
【００７０】
なお、図８においても、図１と同様に、基板１１上に設けられた薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのソース、ドレイン電極１８ｍ、１８ａが露出した状態を示したが、実製品においては、図示を省略した絶縁膜等により被覆保護される。
【００７１】
（製造方法）
次に、本実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
図９乃至図１１は、本実施形態に係る半導体装置の製造方法の一例を示す概略工程断面図である。ここで、上述した第１の実施形態（図２、図３参照）と同等の製造工程については、その説明を簡略化する。
【００７２】
まず、図９（ａ）に示すように、絶縁性の基板１１上に成膜された金属材料を含む薄膜をパターニングして、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍ、薄膜トランジスタＴＦＴ-ａのゲート電極１３ａ及び金属配線１２を形成する。その後、基板１１の全域にゲート絶縁膜となる絶縁膜１４を成膜して、ゲート電極１３ｍ、１３ａ及び金属配線１２を被覆する。その後、図９（ｂ）に示すように、基板１１の全域に、プラズマＣＶＤ法を用いて非晶質シリコン薄膜１５ｘ及びバッファ層２１を連続して成膜し、さらにその上層に、スパッタリング法等を用いて光熱変換層２２ｘを形成する。
【００７３】
次いで、図９（ｃ）に示すように、フォトリソグラフィ技術を用いて光熱変換層２２ｘをパターニングして、薄膜トランジスタＴＦＴ−ｍのチャネル層となる領域（すなわち、上記ゲート電極１３ｍの形成領域を含む領域であって、レーザーアニールにより非晶質シリコン薄膜１５ｘを結晶化させたい領域）上にのみ、光熱変換層２２を残す。
【００７４】
次いで、図１０（ａ）に示すように、レーザー光ＢＭを走査して基板１１全域に照射し、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみを熱アニールして結晶化することにより、図１０（ｂ）に示すように、薄膜トランジスタＴＦＴ-ｍの形成領域に、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５ｍを形成する。このとき、薄膜トランジスタＴＦＴ-ｍの形成領域以外の、薄膜トランジスタＴＦＴ−ａや配線層ＬＮの形成領域の非晶質シリコン薄膜１５ｘは結晶化されず、非晶質の状態を維持する。
【００７５】
次いで、図１０（ｃ）に示すように、バッファ層２１上の光熱変換層２２をエッチング法等を用いて除去した後、プラズマＣＶＤ法を用いてチャネルプロテクト層となる絶縁層１６ｘを基板１１全域に成膜する。その後、図１１（ａ）に示すように、フォトリソグラフィ技術を用いて絶縁層１６ｘ及びバッファ層２１を連続的にパターニングして、薄膜トランジスタＴＦＴのチャネル層となる領域であって、上記ゲート電極１３ｍ、１３ａの形成領域に対応する領域上に絶縁層１６ｘ及びバッファ層２１からなるチャネルプロテクト層１６ｍ、１６ａを形成する。その後、プラズマＣＶＤ法を用いて薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのソース、ドレインを形成するためのドープ層１７ｘを基板１１全域に成膜する。
【００７６】
次いで、図１１（ｂ）に示すように、ドープ層１７ｘをパターニングして、各々、チャネルプロテクト層１６ｍ、１６ａの両端部から半導体層１５ｍ、１５ａ上に延在するドープ層１７ｍ、１７ａを形成するとともに、薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのチャネル層となる領域の半導体層１５ｍ、１５ａ以外の非晶質シリコン薄膜１５ｘを除去する。
【００７７】
次いで、図１１（ｃ）に示すように、スパッタリング法等を用いて薄膜トランジスタＴＦＴのソース、ドレイン電極１８ｍ、１８ａを形成するためのドレインメタル層１８ｘを基板１１全域に成膜する。その後、ドレインメタル層１８ｘをパターニングして、図８に示したように、薄膜トランジスタＴＦＴ−ｍ、ＴＦＴ−ａのドープ層１７ｍ、１７ａ上に、各々ソース、ドレイン電極１８ｍ、１８ａを形成する。
【００７８】
このように、本実施形態に係る半導体装置及びその製造方法においては、単一の基板１１上に、多結晶質シリコン又は微晶質シリコンからなる半導体層１５ｍを有する薄膜トランジスタＴＦＴ−ｍと、非晶質シリコン半導体層１５ａを有する薄膜トランジスタＴＦＴ−ａが混在するように設けられている。そして、非晶質シリコン薄膜１５ｘを結晶化する際に、薄膜トランジスタＴＦＴ−ｍのチャネル層となる領域上にのみ光熱変換層２２を形成した後、レーザー光ＢＭを照射して熱アニールを施す手法を有している。
【００７９】
これによれば、単一の基板１１に対する１回のレーザーアニール工程で、薄膜トランジスタＴＦＴ−ｍを構成する結晶性のシリコンからなる半導体層１５ｍと、薄膜トランジスタＴＦＴ−ａを構成する非晶質シリコンからなる半導体層１５ａとを同時に形成することができるとともに、薄膜トランジスタＴＦＴ−ａや金属配線１２の形成領域における絶縁膜１４等の剥離やクラックの発生を抑制することができる。
【００８０】
このとき、薄膜トランジスタＴＦＴ−ｍの形成領域における非晶質シリコン薄膜１５ｘのみを効率的に加熱して結晶化させることができるとともに、当該薄膜トランジスタＴＦＴ−ｍの形成領域以外の、薄膜トランジスタＴＦＴ−ａや金属配線１２の形成領域における熱アニールによる加熱を抑制することができる。したがって、製造歩留まり及びスループットの低下を抑制しつつ、結晶性のシリコン半導体を有する駆動トランジスタと、非晶質シリコン半導体を有する選択トランジスタとを、同一基板上に良好に形成することができる。
【００８１】
そして、このような基板構造を有する表示パネルによれば、駆動トランジスタ（薄膜トランジスタＴｒ１２）のチャネル層が結晶性のシリコン薄膜で形成されているので、チャネル層を非晶質シリコン薄膜で形成した場合に比較して、しきい値電圧Ｖthシフトを少なくして、素子劣化を抑制することができる。また、駆動トランジスタ（薄膜トランジスタＴｒ１２）の電子移動度を向上させることができるので、低電圧のゲート電圧（階調電圧Ｖdata）で所定の輝度階調による発光動作を実現することができる。一方、選択トランジスタ（薄膜トランジスタＴｒ１１）のチャネル層は、非晶質シリコン薄膜で形成されているので、チャネル層を結晶性のシリコン薄膜で形成した場合に比較して、リーク電流の影響を大幅に抑制することができる。
【００８２】
なお、本実施形態においては、表示画素ＰＩＸを構成する画素駆動回路ＤＣとして２個の薄膜トランジスタ（トランジスタＴｒ１１、Ｔｒ１２）を有する回路構成を示したが、本発明はこれに限定されるものではない。本発明は、少なくとも画素駆動回路ＤＣが、選択トランジスタの役目をする薄膜トランジスタと、駆動トランジスタの役目をする薄膜トランジスタを、各々一つずつ備えたものであれば、例えば３個以上の薄膜トランジスタを有するものであってもよい。
【００８３】
また、図７においては、表示画素ＰＩＸに設けられる画素駆動回路ＤＣとして、表示データに応じて各表示画素ＰＩＸ（具体的には、画素駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調電圧Ｖdataの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示したが、本発明は、これに限定されるものではない。すなわち、本発明は、表示データに応じて各表示画素ＰＩＸに書き込む電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。
【００８４】
＜第３の実施形態＞
次に、本発明に係る半導体装置及びその製造方法並びに表示装置の第３の実施形態について説明する。
上述した第２の実施形態においては、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを設けた基板構造を、表示装置（表示パネル）の各表示画素に適用した場合について説明した。第３の実施形態においては、第２の実施形態に示した基板構造を、表示パネルの駆動に用いるドライバに適用する場合について説明する。
【００８５】
図１２は、本発明に係る半導体装置が適用される表示装置の他の例を示す概略構成図である。ここで、上述した第２の実施形態と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【００８６】
本実施形態に係る半導体装置を適用可能な表示装置は、図１２に示すように、単一の基板１１上に、少なくとも、複数の表示画素ＰＩＸが二次元配列された画素アレイ（表示領域）１１１と、各表示画素ＰＩＸを選択状態に設定するためのゲートドライバ部１２１と、各表示画素ＰＩＸに表示データに応じた階調信号を供給するためのデータドライバ部１３１と、を備えている。
【００８７】
ここで、本実施形態においては、同一基板１１上に形成される、少なくともゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に設けられるトランジスタとして、第２の実施形態（図８参照）に示した薄膜トランジスタＴＦＴ−ｍと同様に、結晶性（多結晶質又は微晶質）のシリコン半導体層を有する薄膜トランジスタを適用する。
【００８８】
このような基板構造を有する半導体装置（表示装置）の製造方法について、上述した第２の実施形態に示した図面を参照して説明する。
まず、図９（ａ）〜（ｃ）に示したように、単一の基板１１の一面側であって、ゲートドライバ部１２１及びデータドライバ部１３１の形成領域に、薄膜トランジスタＴＦＴ−ｍのゲート電極１３ｍ、薄膜トランジスタＴＦＴ-ａのゲート電極１３ａ及び金属配線１２を形成する。その後、基板１１の全域にゲート絶縁膜となる絶縁膜１４を成膜してゲート電極１３ｍ、１３ａ及び金属配線１２を被覆し、さらにその上に、非晶質シリコン薄膜１５ｘ、バッファ層２１及び光熱変換層２２ｘを順次積層形成する。
【００８９】
次いで、光熱変換層２２ｘをパターニングして、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に設けられるトランジスタのチャネル層となる領域にのみ、光熱変換層２２を残す。そして、この状態で、図１０（ａ）に示したように、レーザー光ＢＭを走査して基板１１全域に照射することにより、図１０（ｂ）に示したように、光熱変換層２２直下の非晶質シリコン薄膜１５ｘのみを熱アニールして結晶化し、多結晶質シリコン薄膜又は微晶質シリコン薄膜からなる半導体層１５ｍを形成する。このとき、光熱変換層２２の形成されていない領域の非晶質シリコン薄膜１５ｘは、結晶化されず非晶質の状態を維持する。
【００９０】
これにより、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路には、結晶性のシリコン半導体層を有する薄膜トランジスタが形成されるとともに、それ以外の領域には、非晶質シリコン半導体層を有する薄膜トランジスタが同時に形成される。
【００９１】
本実施形態に係る半導体装置及びその製造方法並びに表示装置によれば、非晶質シリコン薄膜を熱アニールして結晶化する際に、結晶性シリコン薄膜トランジスタのチャネル層となる領域上にのみ光熱変換層を形成した状態でレーザーアニールを行うことにより、当該領域の非晶質シリコン薄膜のみを結晶化することができるので、単一の基板１１上に、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを同時に形成することができる。
【００９２】
このとき、結晶性シリコン薄膜トランジスタの形成領域以外の、非晶質シリコン薄膜トランジスタや配線層の形成領域には光熱変換層が形成されていないので、熱アニールによる加熱を抑制することができ、ゲート電極や金属配線上に形成された絶縁膜等の剥離やクラックの発生を抑制することができる。したがって、画素アレイ１１１を駆動するためのゲートドライバ部１２１及びデータドライバ部１３１を単一の基板１１上に設けた表示装置において、製造歩留まり及びスループットの低下を抑制しつつ、結晶性シリコン薄膜トランジスタと、非晶質シリコン薄膜トランジスタとを良好に形成することができる。
【００９３】
ここで、図１２に示したように、画素アレイ１１１に配列された表示画素ＰＩＸ（画素駆動回路）とともに、当該表示画素ＰＩＸを駆動するためのゲートドライバ部１２１やデータドライバ部１３１等を、単一の基板１１上に形成した表示装置についてさらに詳しく説明する。
【００９４】
図１２に示した表示装置において、表示画素ＰＩＸが上述した第２の実施形態（図７参照）に示したような画素駆動回路ＤＣを備えている場合について検討する。第２の実施形態においては、画素駆動回路ＤＣの薄膜トランジスタＴｒ１１、Ｔｒ１２として、その機能に応じて非晶質シリコン薄膜トランジスタ、あるいは、結晶性シリコン薄膜トランジスタを適用することが画素駆動の特性上望ましいことを説明した。
【００９５】
しかしながら、表示パネルによっては、画素駆動回路ＤＣの薄膜トランジスタとして、非晶質シリコン薄膜トランジスタのみを適用した場合であっても、画素駆動に必要な条件を満たしている場合もある。図１２に示した表示装置においては、単一の基板１１上に、画素アレイ１１１とゲートドライバ部１２１とデータドライバ部１３１とを一括して形成することになるが、基板１１上の全ての薄膜トランジスタを非晶質シリコン薄膜トランジスタにより形成した場合、電子移動度が低いためゲートドライバ部１２１やデータドライバ部１３１を動作させるには駆動能力が不十分となる。
【００９６】
このような問題を回避する手法として、各ドライバ部の形成領域にのみ光熱変換層をパターニング形成した後、レーザーアニールを施すことにより、ドライバ部の薄膜トランジスタのチャネル層を結晶化して電子移動度を向上させることができるが、ドライバ部内の加熱が不要な領域（例えば、配線等の形成領域）も加熱されてしまうため、配線上の絶縁膜等が剥離したりクラックが生じたりする等の可能性があった。
【００９７】
これに対して、本実施形態に係る半導体装置及びその製造方法並びに表示装置においては、レーザー光を基板１１に照射して非晶質シリコン薄膜を結晶化させる際に用いる光熱変換層を、少なくともゲートドライバ部１２１及びデータドライバ部１３１に設けられる駆動回路の薄膜トランジスタのチャネル層の形成領域上にのみ残るようにパターニング形成する。そして、その後、レーザー光を照射して非晶質シリコン薄膜を結晶化させることにより、結晶性シリコン薄膜トランジスタを形成する。
【００９８】
これにより、単一基板上に結晶性シリコン薄膜トランジスタと非晶質シリコン薄膜トランジスタとを同時に形成することができるとともに、結晶性シリコン薄膜トランジスタの形成領域以外の、配線層等の形成領域における加熱を抑制して、当該配線層上の膜の剥離やクラックの発生を抑制することができ、製造歩留まり及びスループットの低下を抑制することができる。
【００９９】
なお、本実施形態においては、表示画素ＰＩＸの画素駆動回路に非晶質シリコン薄膜トランジスタを適用した場合において、表示装置のゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に、本発明の技術思想を適用する場合について説明したが、本発明はこれに限定されるものではない。すなわち、ゲートドライバ部１２１及びデータドライバ部１３１の駆動回路に加え、上述した第２の実施形態に示したように、表示パネル（画素アレイ）に配列された表示画素ＰＩＸの画素駆動回路の駆動トランジスタにも結晶性シリコン薄膜トランジスタを適用し、本発明の技術思想を適用するものであってもよいことはいうまでもない。
【０１００】
また、上述した各実施形態においては、薄膜トランジスタとしてエッチングストッパ型の素子構造を有する場合について説明したが、本発明はこれに限定されるものではなく、チャネルエッチング型の素子構造を有するものであっても、上記と同等の作用効果を得ることができる。さらに、上述した各実施形態においては、薄膜トランジスタとして逆スタガ型の素子構造を有する場合について説明したが、本発明はこれに限定されるものではなく、正スタガ型の素子構造を有するものであってもよい。
【符号の説明】
【０１０１】
１１ 基板
１２ 金属配線
１３、１３ｍ、１３ａ ゲート電極
１４ 絶縁膜
１５、１５ｍ、１５ａ 半導体層
１５ｘ 非晶質シリコン薄膜
１６、１６ｍ、１６ａ チャネルプロテクト層
１７、１７ｍ、１７ａ ドープ層
１８、１８ｍ、１８ａ ソース、ドレイン電極
２２、２２ｘ 光熱変換層
１１０ 表示パネル
１１１ 画素アレイ
１２０ ゲートドライバ
１２１ ゲートドライバ部
１３０ データドライバ
１３１ データドライバ部
ＢＭ レーザー光
ＰＩＸ 表示画素
ＤＣ 画素駆動回路
ＯＥＬ 有機ＥＬ素子
【特許請求の範囲】
【請求項１】
基板上に、少なくとも結晶性の膜質からなる半導体層を有する薄膜トランジスタを備え、
前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする半導体装置。
【請求項２】
前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
基板上に、少なくとも、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタと、非晶質の半導体層を有する第２の薄膜トランジスタと、を備え、
前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、
前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする半導体装置。
【請求項４】
前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項３記載の半導体装置。
【請求項５】
基板上に非晶質の薄膜を形成する工程と、
薄膜トランジスタのチャネル層に対応する領域上にのみ、光熱変換層を形成する工程と、
前記基板の全域にレーザー光を照射して、前記光熱変換層の下層に形成された前記非晶質の薄膜に熱アニールを施すことにより結晶化する工程と、
前記光熱変換層を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜からなる半導体層を、チャネル層として有する第１の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記非晶質の薄膜からなる半導体層を、チャネル層として有する第２の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１の薄膜トランジスタ及び第２の薄膜トランジスタを同一の工程を用いて同時に形成することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜は、微晶質の膜質を有していることを特徴とする請求項５乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
表示素子と、該表示素子を駆動するための画素駆動回路とを有する複数の表示画素が、基板上に２次元配列された表示パネルを備える表示装置において、
前記画素駆動回路は、少なくとも、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択トランジスタと、
前記表示データに応じた電流値を有する発光駆動電流を前記表示素子に供給する駆動トランジスタとを有し、
少なくとも、前記駆動トランジスタは、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタからなり、前記選択トランジスタは、非晶質の半導体層を有する第２の薄膜トランジスタからなり、
前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、
前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする表示装置。
【請求項１１】
前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１０又は１１記載の表示装置。
【請求項１３】
基板上に、複数の表示画素が２次元配列された画素アレイと、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択ドライバ部と、前記表示画素に前記表示データを供給するデータドライバ部とを備える表示装置において、
少なくとも、前記選択ドライバ部及び前記データドライバ部の駆動回路が、結晶性の膜質からなる半導体層を有する薄膜トランジスタからなり、
前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする表示装置。
【請求項１４】
前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１３記載の表示装置。
【請求項１】
基板上に、少なくとも結晶性の膜質からなる半導体層を有する薄膜トランジスタを備え、
前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする半導体装置。
【請求項２】
前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
基板上に、少なくとも、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタと、非晶質の半導体層を有する第２の薄膜トランジスタと、を備え、
前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、
前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする半導体装置。
【請求項４】
前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項３記載の半導体装置。
【請求項５】
基板上に非晶質の薄膜を形成する工程と、
薄膜トランジスタのチャネル層に対応する領域上にのみ、光熱変換層を形成する工程と、
前記基板の全域にレーザー光を照射して、前記光熱変換層の下層に形成された前記非晶質の薄膜に熱アニールを施すことにより結晶化する工程と、
前記光熱変換層を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜からなる半導体層を、チャネル層として有する第１の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記非晶質の薄膜からなる半導体層を、チャネル層として有する第２の薄膜トランジスタを形成する工程を、さらに有していることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１の薄膜トランジスタ及び第２の薄膜トランジスタを同一の工程を用いて同時に形成することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記レーザー光を照射して、前記非晶質の薄膜を熱アニールすることにより結晶化された前記薄膜は、微晶質の膜質を有していることを特徴とする請求項５乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
表示素子と、該表示素子を駆動するための画素駆動回路とを有する複数の表示画素が、基板上に２次元配列された表示パネルを備える表示装置において、
前記画素駆動回路は、少なくとも、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択トランジスタと、
前記表示データに応じた電流値を有する発光駆動電流を前記表示素子に供給する駆動トランジスタとを有し、
少なくとも、前記駆動トランジスタは、結晶性の膜質からなる半導体層を有する第１の薄膜トランジスタからなり、前記選択トランジスタは、非晶質の半導体層を有する第２の薄膜トランジスタからなり、
前記第１の薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであり、
前記第２の薄膜トランジスタの前記半導体層は、前記非晶質の薄膜からなることを特徴とする表示装置。
【請求項１１】
前記第１の薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１０又は１１記載の表示装置。
【請求項１３】
基板上に、複数の表示画素が２次元配列された画素アレイと、前記表示画素に表示データを書き込む際に、前記表示画素を選択状態に設定するための選択ドライバ部と、前記表示画素に前記表示データを供給するデータドライバ部とを備える表示装置において、
少なくとも、前記選択ドライバ部及び前記データドライバ部の駆動回路が、結晶性の膜質からなる半導体層を有する薄膜トランジスタからなり、
前記薄膜トランジスタの前記半導体層は、前記基板上に成膜された非晶質の薄膜に対して、前記薄膜トランジスタのチャネル層となる領域上にのみ形成された光熱変換層を介して熱アニールを施すことにより結晶化したものであることを特徴とする表示装置。
【請求項１４】
前記薄膜トランジスタの半導体層は、微晶質の膜質を有していることを特徴とする請求項１３記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−９５８３（Ｐ２０１１−９５８３Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５３０１６（Ｐ２００９−１５３０１６）
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]