【課題】寄生ゲート容量の低いボディ・コンタクトＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）金属ゲートを含むトランジスタを提供する。
【解決手段】ゲート・スタック（２６）の金属部分がボディ・コンタクト領域の上方で除去され、ＳＯＩ基板（１２）のボディ・コンタクト領域（２４）中のゲート誘電体（２８）に接触するシリコン含有物質が形成される。これによって、ボディ・コンタクト領域上の有効ゲート誘電体厚さが５オングストローム（Å）よりも大きく増加する。この結果、ボディ・コンタクト領域における寄生容量が低下する。 （もっと読む）

【解決課題】 応力を低減したＳＯＳ基板を提供する。
【解決手段】 サファイア基板上に単結晶シリコン薄膜が積層されたＳｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板であって、ラマンシフト法により測定した、前記ＳＯＳ基板のシリコン膜の応力が面内全域で２．５ｘ１０^８Ｐａ以下であるＳＯＳ基板である。 （もっと読む）

【課題】低温での固相エピタキシャル成長法を用いて、単結晶半導体層の膜厚の厚いＳＯＩ基板を提供することを課題の一とする。その際に、予めシード層となる単結晶半導体層の結晶欠陥を修復しなくとも、良好にエピタキシャル成長が進む方法を提供することを課題の一とする。また、シード層の結晶欠陥を修復する工程を別に設けなくとも、固相エピタキシャル成長によりシード層である単結晶半導体層の結晶性が回復したＳＯＩ基板を提供することを課題の一とする。
【解決手段】絶縁層を介して基板に設けられた第１単結晶半導体層上に、非晶質半導体層を形成する。非晶質半導体層は、成膜温度１００℃以上２７５℃以下、シラン系ガスを希釈しないで用いるＣＶＤ法により形成する。熱処理を行って、非晶質半導体層を固相エピタキシャル成長させて、単結晶半導体層の膜厚の厚いＳＯＩ基板を作製する。 （もっと読む）

【課題】ベース基板（例えばガラス基板）と半導体基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。
【解決手段】溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する。 （もっと読む）

【課題】低コストで製造することができ、かつ、高い絶縁破壊耐圧を有するＩＩＩ族窒化
物系半導体素子、およびＩＩＩ族窒化物系半導体素子の製造方法を提供する。
【解決手段】シリコン層、絶縁層、および表面にシリコンからなる複数の核領域と前記複
数の核領域の間を埋める絶縁領域を有する複合層がこの順に形成された基板と、前記基板
上に形成されたＩＩＩ族窒化物系半導体からなるバッファ層と、前記バッファ層上に形成
されたＩＩＩ族窒化物半導体からなる動作層と、前記動作層上に形成された第１の電極お
よび第２の電極とを備え、前記核領域のそれぞれの最大幅Ｌ_１が、前記第１の電極および
前記第２の電極の間の距離Ｌ_２よりも小さいことを特徴とする。 （もっと読む）

【課題】待機電力の低減を実現する半導体装置の提供を、目的の一とする。
【解決手段】酸化物半導体を活性層として有するトランジスタをスイッチング素子として用い、該スイッチング素子で、集積回路を構成する回路への電源電圧の供給を制御する。具体的には、回路が動作状態のときに上記スイッチング素子により、当該回路への電源電圧の供給を行い、回路が停止状態のときに上記スイッチング素子により、当該回路への電源電圧の供給を停止する。また、電源電圧が供給される回路は、半導体を用いて形成されるトランジスタ、ダイオード、容量素子、抵抗素子、インダクタンスなどの、集積回路を構成する最小単位の半導体素子を、単数または複数有する。そして、上記半導体素子が有する半導体は、結晶性を有するシリコン（結晶性シリコン）、具体的には、微結晶シリコン、多結晶シリコン、単結晶シリコンを含む。 （もっと読む）

【課題】半導体基板の再生に適した方法を提供することを目的の一とする。
【解決手段】損傷半導体領域と絶縁層とを含む凸部が周縁部に存在する半導体基板に対し、絶縁層が除去されるエッチング処理と、半導体基板を構成する半導体材料を酸化する物質、酸化された半導体材料を溶解する物質、および、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して損傷半導体領域が選択的に除去されるエッチング処理と、損傷半導体領域が選択的に除去されるエッチング処理の後に、半導体基板の表面に研磨を行う半導体基板の再生方法である。 （もっと読む）

【課題】本発明は、従来には得られなかった大きなゲート容量を持つグラフェントランジスタとその製造方法を提供するものである。
【解決手段】上記課題を解決するために、グラフェントランジスタは、グラフェンと低抵抗基板との間に絶縁膜を配したグラフェントランジスタであって、前記絶縁膜全体が均質な組成で構成され、その比誘電率が４以上であること、前記絶縁膜の基幹元素と前記基板の基幹元素が異なること、また前記絶縁膜は光学顕微鏡でグラフェンを観察できる可視光領域での干渉コントラストを有する厚さにしてあることを特徴とする手段を採用した。 （もっと読む）

【課題】ＳＯＩデバイスにおいて生じやすい基板浮遊問題やホットキャリアの問題を充分に抑制することが可能で、広く分布する部分分離絶縁膜であっても周囲の構造に対し結晶欠陥を生じさせにくい半導体装置の製造方法を提供する。
【解決手段】各ＭＯＳトランジスタＴＲ１の間に設けられた部分分離絶縁膜５ｂ内におよそ一定の間隔を置いて、素子としての機能を有しないダミー領域ＤＭ１を形成する。これにより、部分分離絶縁膜５ｂ下のシリコン層３ｂよりも抵抗値の低いダミー領域ＤＭ１の占める割合が増加して、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。 （もっと読む）

【課題】低酸素処理を施したシリコン基板は基板表面層が応力に対して非常にもろくなってしまい、ハンド津愛想うちの製造プロセスの過程でクラックや反りが発生する原因ともなってしまう。
【解決手段】チャネル形成領域に形成された不純物領域に応力を集中させるため、チャネル形成領域に対して人為的かつ局部的に不純物領域を設ける。チャネル形成領域に局部的に添加された不純物元素（炭素、窒素、酸素から選ばれた一種または複数種類の元素）の領域は、低酸素処理を施したシリコン基板の応力を緩和する緩衝領域として機能する。 （もっと読む）

【課題】絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置の作製する方法を提供する。
【解決手段】第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第２の加熱処理により、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は第２の加熱処理を温度よりも低い。 （もっと読む）

【課題】半導体基板の再生に適した方法を提供することを目的の一とする。または、半導体基板の再生に適した方法を用いて再生半導体基板を作製することを目的の一とする。または、当該再生半導体基板を用いてＳＯＩ基板を作製することを目的の一とする。
【解決手段】損傷した半導体領域と絶縁層とを含む段差部が周縁部に存在する半導体基板に対し、前記絶縁層が除去されるエッチング処理と、前記半導体基板を構成する半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、および、前記半導体材料の酸化の速度および前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記損傷半導体領域が選択的に除去されるエッチング処理と、水素を含む雰囲気中で熱処理と、を行うことで半導体基板を再生する。 （もっと読む）

【課題】トランジスターの閾値電圧のバラツキを低減できるようにした半導体装置の製造方法を提供する。
【解決手段】絶縁層上の半導体層にトランジスターを形成する半導体装置の製造方法であって、前記半導体層に素子分離層を形成する工程と、前記半導体層に素子分離層が形成された後で、前記素子分離層に隣接する前記半導体層の素子領域に不純物をイオン注入する工程と、前記不純物がイオン注入された後で、前記素子領域上にゲート絶縁膜を介してゲート電極を形成する工程と、を含み、前記不純物をイオン注入する工程では、同一種類の前記不純物を同一の加速エネルギーで複数回イオン注入する。 （もっと読む）

【課題】たわみやすい又は割れやすいフレキシブル基板上に形成された薄型の素子を良好に生産することが可能な積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法を提供する。
【解決手段】支持体２Ａ、光熱変換層３Ａ、光遮断層４Ａ、粘着層５Ａ、フレキシブル基板６Ａ、素子７Ａ、を有し、支持体２Ａが光熱変換層３Ａに光を照射することによって剥離可能となっている積層体１Ａであって、粘着層５Ａが、光遮断層４Ａの側面を覆うように形成される積層体１Ａとすることで上記課題を解決する。 （もっと読む）

【課題】ベース基板（例えばガラス基板）とボンド基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて半導体装置の歩留まりを向上することを目的の一とする。
【解決手段】ボンド基板にイオンを添加して該ボンド基板に脆化領域を形成し、ベース基板にレーザー光の照射による複数の凹凸部を形成し、絶縁層を介してボンド基板とベース基板とを貼り合わせる際に、複数の凹凸部をボンド基板とベース基板との位置合わせの指標として用いると共に、複数の凹凸部の一を含む領域に、ボンド基板とベース基板とが貼り合わない領域であってその外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）

【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。 （もっと読む）

【課題】高いチャネル移動度を有する電界効果トランジスタを提供する。
【解決手段】ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、前記第１半導体結晶層がＩｎ_ｘ１Ｇａ_１−ｘ１Ａｓ_ｙ１Ｐ_１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、前記第２半導体結晶層がＩｎ_ｘ２Ｇａ_１−ｘ２Ａｓ_ｙ２Ｐ_１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、前記第１半導体結晶層の電子親和力Ｅ_ａ１が前記第２半導体結晶層の電子親和力Ｅ_ａ２より小さい電界効果トランジスタを提供する。 （もっと読む）

【課題】平坦性を確保しつつ、結晶性の高い半導体膜を有する、ＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】分離により絶縁膜上に単結晶の半導体膜を形成した後、該半導体膜の表面に存在する自然酸化膜を除去し、半導体膜に対して第１のレーザ光の照射を行う。第１のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を７以上、より好ましくは１０以上１００以下とする。そして、第１のレーザ光の照射を行った後、半導体膜に対して第２のレーザ光の照射を行う。第２のレーザ光の照射は、希ガス雰囲気下、窒素雰囲気下または減圧雰囲気下にて、半導体膜の任意の一点におけるレーザ光のショット数を０より大きく２以下とする。 （もっと読む）

【課題】特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光センサ光電変換装置を有する半導体装置を提供することを目的の一とする。
【解決手段】光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備える半導体装置を提供する。 （もっと読む）

【課題】スイッチング応答速度が速い高耐圧トランジスタ、および電力損失および誤動作を抑制した駆動回路を提供すること。
【解決手段】高耐圧半導体装置は、ｐ^-型シリコン基板１００上に設けられ、かつｐ^-ウエル領域１０２に囲まれたｎ^-型領域１０１と、ドレイン電極１２０と接続されるドレインｎ⁺領域１０３と、ドレインｎ⁺領域１０３と離れて設けられ、かつドレインｎ⁺領域１０３を囲むｐベース領域１０５と、ｐベース領域１０５内に形成されたソースｎ⁺領域１１４と、を備える。また、ｎ^-型領域１０１を貫通し、かつシリコン基板１００に達するｐ^-領域１３１が設けられている。ｎ^-型領域１０１は、ｐ^-領域１３１により、ｎ^-型領域１０１ａとｎ^-型領域１０１ｂに分離されている。ｎ^-型領域１０１ａは、ドレインｎ⁺領域１０３を備えている。ｎ^-型領域１０１ｂは、フローティング電位を有する。 （もっと読む）