【課題】半導体装置に形成される絶縁膜の付着力を高め歩留りを向上させる。
【解決手段】基板１０の上方に形成された半導体層２０〜２３と、前記半導体層２０〜２３上に形成された絶縁膜３１，３２と、前記絶縁膜上３１，３２に形成された電極４１と、を有し、前記絶縁膜３１，３２は、前記電極４１の側における膜応力よりも、前記半導体層２０〜２３の側における膜応力が低いことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】ゲート動作に関与する結晶表面における表面電荷蓄積を大幅に低減し、ピンチオフ特性が得られる、高性能のＩｎＮ系ＦＥＴを提供すること。
【解決手段】チャネル層としてＩｎＮ系半導体を含む電界効果トランジスタである半導体装置であって、ＩｎＮ系半導体でなるチャネル層２の表面（ｃ面）に、段差を形成して窒化物半導体の六方晶結晶のａ面もしくはｍ面でなる側壁面２ａを形成し、この側壁面２ａにゲート電極６が配置され、ゲート電極６を挟むようにソース電極３とドレイン電極４がｃ面上に形成されている。 （もっと読む）

【課題】ノーマリ・オフ動作に適したＭＩＳ型を採用するも、電流コラプス特性を大幅に向上させて、デバイス効率及び耐圧に優れた信頼性の高い化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上に形成されたゲート絶縁膜６と、ゲート電極７とを含み、ゲート電極７は、ゲート絶縁膜６上に形成されたゲート基部７ａと、ゲート基部７ａ上に形成されたゲート傘部７ｂとを有しており、ゲート傘部７ｂの下面が化合物半導体積層構造２とショットキー接触する。 （もっと読む）

【課題】半導体層とゲート電極との間に絶縁膜が形成された半導体装置の信頼性を高める。
【解決手段】基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】シリコン膜のエッチング時に膜厚方向中央部での括れの発生を防止する。
【解決手段】多結晶シリコン膜３の上部と下部はノンドープ層３ａ、３ｃにてそれぞれ構成され、多結晶シリコン膜３の中央部は不純物ドープ層３ｂにて構成され、多結晶シリコン膜３に凹部Ｍ１を形成した後、多結晶シリコン膜３の酸化処理にて凹部Ｍ１の表面にシリコン酸化膜６を形成し、凹部Ｍ１下の多結晶シリコン膜３を除去する。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上の素子分離領域に初期層３を選択的に形成し、初期層３上を含むＳｉ基板１上の全面に化合物半導体の積層構造４を形成して、積層構造４は、素子分離領域では初期層３と共に素子分離構造４Ｂとなり、素子形成領域ではソース電極５、ドレイン電極６及びゲート電極７が形成される素子形成層４Ａとなる。 （もっと読む）

【課題】半導体の表面の酸化物を含む不純物を、エッチングあるいは、他の層を積層する前に除去する。
【解決手段】第１の半導体層１１０の少なくとも一部に接し、第１の半導体層１１０に含まれる不純物の固溶度が、第１の半導体層１１０より高い第１の犠牲層を形成する第１犠牲層形成工程と、第１の犠牲層および第１の半導体層をアニールするアニール工程と、第１の犠牲層をウェットプロセスで除去する除去工程と、第１の半導体層の少なくとも一部を覆う絶縁層１２０を形成する工程および第１の半導体層の一部をエッチングする工程の少なくとも一の工程と、第１の半導体層に電気的に接続された電極層１２６を形成する電極形成工程とを備える。 （もっと読む）

【課題】特性バラツキを低減することができるような半導体装置及びその製造方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置は、ゲート絶縁膜を介して基板の表面を第１導電型チャネル領域から酸化膜の一部までを覆い、且つ、第１導電型チャネル領域と酸化膜との間に開口部を有するゲート電極と、この開口部下の基板に形成された第２導電型ドリフト領域の第２の部分とを有する。 （もっと読む）

【課題】窒化ガリウム系半導体のドライエッチングに、塩素系ガスを用いたＩＣＰ−ＲＩＥを用いると、誘電結合型プラズマは、温度が高いので、エッチングされた面に凹凸ができ、半導体にダメージを与え、塩素が残留する。
【解決手段】窒化ガリウム系半導体からなる第１の半導体層を形成する第１半導体層形成工程と、第１の半導体層の一部を、臭素系ガスを用いて、マイクロ波プラズマプロセスでドライエッチングして、リセス部を形成するリセス部形成工程と、を備え、窒化ガリウム系半導体装置を製造する半導体装置の製造方法を提供する。 （もっと読む）

【課題】特性の安定化を達成できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第３半導体層５、第４半導体層６、第１電極１０、第２電極８及び第３電極９を備える。第１半導体層３、第２半導体層４、第３半導体層５及び第４半導体層６は、窒化物半導体を含む。第２半導体層４は、第１半導体層３の禁制帯幅以上の禁制帯幅を有する。第３半導体層５は、ＧａＮである。第４半導体層６は、第３半導体層５の上において一部に隙間を有して設けられ、第２半導体層４の禁制帯幅以上の禁制帯幅を有する。第１電極１０は、第３半導体層５の上において第４半導体層６が設けられていない部分に設けられる。第２電極８及び第３電極９は、第４半導体層６の上において、第１電極１０の一方側及び他方側にそれぞれ設けられ、第４半導体層６とオーミック接合している。 （もっと読む）

【課題】高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であり、信頼性を向上させることができるＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】支持基板１として、単結晶ＳｉＣと異なる材料を用いて構成され、かつ活性層３を形成する工程および半導体素子の構成要素４〜１０、１４〜１７を形成する工程における温度以上の耐熱性を有するものを用い、接合工程では、半導体素子の動作温度以下の温度で直接接合する。このような製造方法では、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で接合しているため、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。 （もっと読む）

【課題】ＭＯＳＦＥＴ特性を改善することができる半導体装置及びその製造方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置は、基板と、基板の上方に形成されたゲート電極と、ゲート電極の下に形成されたゲート絶縁膜と、ゲート絶縁膜の下に、シリコン基板の材料に比して広いバンドギャップを持つチャネル層材料により形成されたチャネル層と、チャネル方向に沿ってチャネル層を挟むように基板に形成されたソース領域とドレイン領域と、チャネル層とソース領域との間のシリコン基板に、チャネル層のソース側端部とオーバーラップするように形成され、且つ、チャネル層とともにキャリアがトンネルするヘテロ界面を成すソースエクステンション層とを有する。 （もっと読む）

【課題】信頼性の高いゲート絶縁膜を備えたＳｉＣ半導体装置を提供する。
【解決手段】８度以下のオフ角度を有する炭化珪素基板（１）と、この基板上に形成された第１導電型の第１炭化珪素領域（２）と、この領域の表面に形成された第２導電型の第２炭化珪素領域（３）と、この領域の表面に形成され、不純物濃度が第２の炭化珪素領域と同程度に調整された第１導電型の第３炭化珪素領域（４）と、この領域の表面に選択的に形成された第１導電型の第４炭化珪素領域（５）と、第２炭化珪素領域の表面に形成された第２導電型の第５炭化珪素領域（６）と、第１炭化珪素領域から第３炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜（７）と、この上に形成されたゲート電極（８）とを具備し、第３炭化珪素領域の表面における、第３と第４炭化珪素領域の境界面は、オフ角度方向と９０°以外の角度で交差するように形成されている。 （もっと読む）

【課題】低オン抵抗且つ高アバランシェ耐量の半導体装置を提供する。
【解決手段】本発明の半導体装置は、第２導電型の第１のソースコンタクト領域２１と第１導電型のバックゲートコンタクト領域２２とを有する第１のソース部Ｓ１と、第２導電型の第２のソースコンタクト領域２４を有し、第１導電型のバックゲートコンタクト領域を有さない第２のソース部Ｓ２と、第２導電型のドレインコンタクト領域１５と、第１のソースコンタクト領域２１側に形成された第２導電型の第１のドリフト領域１６と、第２のソースコンタクト領域２４側に形成された第２導電型の第２のドリフト領域１７とを有するドレイン部Ｄと、を備え、第２のドリフト領域１７の方が第１のドリフト領域１６よりもチャネル長方向の長さが長い。 （もっと読む）

【課題】信頼性の劣化及び素子のばらつきを抑制しつつ、所望の閾値電圧を実現する。
【解決手段】実施形態による複数の閾値電圧を有する半導体装置５００は、基板５０２と、第１の閾値電圧を有する基板上の第１のトランジスタ５１０と、第２の閾値電圧を有する基板上の第２のトランジスタ５３０とを具備する。第１のトランジスタは、基板の第１のチャネル領域上に形成された第１の界面層５１６と、第１の界面層上に形成された第１のゲート誘電体層５１８と、第１のゲート誘電体層上に形成された第１のゲート電極５２０，５２２とを具備する。第２のトランジスタは、基板の第２のチャネル領域上に形成された第２の界面層５３６と、第２の界面層上に形成された第２のゲート誘電体層５３８と、第２のゲート誘電体層上に形成された第２のゲート電極５４０，５４２とを具備する。第２の界面層は第１の界面層内になくかつＳｉ、Ｏ及びＮと異なる添加元素を有する。第１及び第２の閾値電圧は異なる。第１及び第２のトランジスタは同一の導電型である。 （もっと読む）

【課題】ゲート絶縁膜における電荷トラップを大幅に低減し、信頼性の高い化合物半導体装置を実現する。
【解決手段】化合物半導体層２と、化合物半導体層２上でゲート絶縁膜６を介して形成されたゲート電極７とを備えており、ゲート絶縁膜６は、Ｓｉ_xＮ_yを絶縁材料として含有しており、Ｓｉ_xＮ_yは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０²²／ｃｍ³以上５×１０²²／ｃｍ³以下の範囲内の値とされたものである。 （もっと読む）

【課題】シリサイド化金属ゲートと、シリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物と、同ゲート構造物を製造する方法と、を提供する。
【解決手段】シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を提供する。詳しくは、広義に、第一の厚さを有する第一のシリサイド金属のシリサイド化金属ゲートと、隣接する第二の厚さを有する第二の金属のシリサイド化ソース領域およびドレイン領域とを含み、第二の厚さは第一の厚さより薄く、シリサイド化ソース領域およびドレイン領域は少なくともシリサイド化金属ゲートを含むゲート領域の端に位置合わせした半導体構造物を提供する。さらに、シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を製造する方法も提供する。 （もっと読む）

【課題】正確、均一かつ再現可能な構造化を可能にする、シリコンカーバイドから半導体構造を製造する方法を提供すること
【解決手段】上記の課題は、ポリシリコン層を基板上に被着するステップと、マスキングの構造を、前記ポリシリコン層内に移し、トレンチとインプランテーション領域との間に、ポリシリコンから成るスペーサーを設け、マスキングを除去し、基板を熱によって酸化させ、ＳＩＯ_２ＨＴＯ層を析出し、インプランテーション領域をインプランテーションし、酸化物層を開放し、スペーサーを除去し、残余酸化物カバー並びに完全な酸化物を除去することを特徴とする方法 （もっと読む）

【課題】同一基板上に混載された他の素子の誤動作を抑制できる半導体装置を提供する。
【解決手段】半導体装置は、ｐ形半導体層１２と、ｎ形のソース領域１３と、絶縁体２３と、ｎ形半導体領域２０と、ｎ形のドレイン領域１４と、ｐ形のチャネル領域１２ａと、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、電極２１とを備える。前記絶縁体は、前記ｐ形半導体層の表面から前記ｐ形半導体層の厚み方向に延びて形成されたトレンチｔ１内に設けられている。前記ｎ形半導体領域は、前記ドレイン領域と前記絶縁体との間の前記ｐ形半導体層の表面に設けられる。前記電極は、前記ｎ形半導体領域に接続される。 （もっと読む）

【課題】半導体装置において、セルフターンオンが発生しないようにし、安定した動作を実現する。
【解決手段】半導体装置を、基板１と、基板の上方に設けられ、電子走行層６及び電子供給層７を含む半導体積層構造２と、半導体積層構造の上方に設けられたゲート電極３、ソース電極４及びドレイン電極５と、ゲート電極、ソース電極及びドレイン電極の上方に設けられ、ゲート電極、ソース電極及びドレイン電極のそれぞれに接続されたゲートパッド１０、ソースパッド１１及びドレインパッド１２と、ゲートパッド、ソースパッド及びドレインパッドの下方に設けられた導電層１とを備えるものとし、ゲートパッドとソースパッドとの間の距離を、ゲートパッドとドレインパッドとの間の距離よりも小さくする。 （もっと読む）