【課題】 本発明は、リーク電流の小さい絶縁膜さらには長期信頼性に優れた絶縁膜を提供するものである。
【解決手段】 第１の発明の絶縁膜は、Ba、Sr、Mgのいずれかが添加された、Hf、Zrから選ばれる金属Mの酸化物であり、式（１）を満たすことを特徴とする。
0.06at%≦[Ba]+[Sr]+[Mg]≦1.4at% ・・・式（１）
第２の発明の絶縁膜は、Ba、Sr、Mgのいずれかが添加された、Hf、Zrから選ばれる金属Mのシリケートであり、式（１ａ）を満たすことを特徴とする。
0.06at%≦[Ba]+[Sr]+[Mg]≦1.4at%×[M]/{[M]+[Si]} ・・・式（１ａ） （もっと読む）

【課題】 このような従来の課題を解決し、被処理体に含まれる水分を効率的に除去すると共に、水分の再吸着を防止することができる処理方法を提供する。
【解決手段】 水分を含む被処理体を処理する処理方法であって、励起された重水素、重水素化水素、又は、トリチウムの雰囲気内において、前記被処理体が含む水分を除去するステップを有することを特徴とする処理方法を提供する。 （もっと読む）

【課題】溝の下部が真円状に加工された半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板に設けられた溝と、前記半導体基板上に、前記溝に追従して設けられたゲート絶縁膜と、前記溝に、前記ゲート絶縁膜を介して埋めこまれたゲート電極と、前記溝の近傍に設けられたｎ型拡散層と、を具備した半導体装置でにおいて、前記溝の下部を、断面が略真円状となるように加工する。 （もっと読む）

【課題】 スナップバック現象の発生が抑えられた横型の半導体装置を提供すること。
【解決手段】 半導体装置１０は、ドレイン領域３２と、ボディ領域３８と、ボディコンタクト領域３７と、ソース領域３６を備えている。ソース領域３６は、半導体上層２４の上表面３０に形成されている凸部５２内に形成されている。ボディコンタクト領域３７は、凸部５２以外に設けられている。ソース領域３６が、ドレイン領域３２とボディ領域３８とボディコンタクト領域３７が横方向に並んでいる水平面内から外れた位置に形成されている。 （もっと読む）

【課題】本発明の目的は、ゲート絶縁膜中への不純物混入の抑制と元素欠陥を除去することができ、ゲート絶縁膜の固定電荷フリ−とリ−クの発生等を抑制できる半導体装置の製造法を提供することにある。
【解決手段】本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造法において、前記ゲート絶縁膜を、水酸化アンモニウムガスと、ハフニウムの化合物ガスとを用いてＯＨ基に交換されたシリコン単結晶基板表面に特定の反応によって形成された金属の酸化−水酸化物を酸化性雰囲気中で熱処理してＳｉとＨｆとの複合酸化物からなる膜を形成することを特徴とする。 （もっと読む）

【課題】
特定の素子に最適な性能を提供する、異なる表面配向（すなわちハイブリッド表面配向）を有する半導体基板を提供すること。
【解決手段】
本発明は、少なくとも第１および第２の素子領域を備える半導体基板に関し、第１の素子領域は等価結晶面の第１のセットに沿って配向された内部表面を有する第１の凹部を備え、第２の素子領域は等価結晶面の第２の異なるセットに沿って配向された内部表面を有する第２の凹部を備える。半導体素子構造は、こうした半導体基板を使用して形成することができる。具体的に言えば、少なくとも１つのｎチャネル電界効果トランジスタ（ｎ−ＦＥＴ）を、第１の凹部の内部表面に沿って延在するチャネルを備えた、第１の素子領域に形成することが可能である。少なくとも１つのｐチャネル電界効果トランジスタ（ｐ−ＦＥＴ）を、第２の凹部の内部表面に沿って延在するチャネルを備えた、第２の素子領域に形成することが可能である。 （もっと読む）

【課題】高オン抵抗化またはゲート電圧の高しきい値化とはならないトレンチＭＯＳ型半導体装置およびその製造方法を提供すること。
【解決手段】（１００）面を主面とするシリコン基板に、該シリコン基板の主面に垂直な｛１００｝面の側壁と｛１１１｝面の傾斜とを備えるトレンチと、該トレンチの前記側壁に形成されるゲート絶縁膜と、該ゲート絶縁膜より厚い、前記傾斜に形成される絶縁膜と、前記ゲート絶縁膜および傾斜絶縁膜上に沿って形成され、前記傾斜絶縁膜上に端部が位置するゲート電極と、前記トレンチ下側のシリコン基板面に配置され端部が前記ゲート絶縁膜に当接するドレイン領域と、前記トレンチに隣接する前記シリコン基板主面に形成されるソース領域と、を備えるＭＯＳ型半導体装置とする。 （もっと読む）

【課題】 ＬＳＩの高集積化を目指し、性能を維持、向上させながら微細化を進めるには
、ゲート絶縁膜として高誘電率で、かつ界面特性を良好に保持できるものが要求されてい
る。
【解決手段】 Ｓｉ基板３１上に２モノレイヤ以下のシリサイド膜、またはシリケイト膜
を設け、その上に絶縁膜を積層したゲート絶縁膜３３を用いた電界効果トランジスタ、及
び、２モノレイヤ以下のシリサイド膜、シリケイト膜でＳｉ表面をターミネイトした後に
、絶縁膜を積層するゲート絶縁膜を有する電界効果トランジスタの製造方法を提供する。 （もっと読む）

【課題】高性能化したトレンチゲート型トランジスタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１３に、ＳＴＩ領域によって囲まれた活性領域１１と、活性領域１１を横切るように一方向に形成されたゲートトレンチ１２と、ゲートトレンチ１２の側面１２ｓ上に形成されたゲート絶縁膜と、ゲートトレンチ１２の底部に形成されたゲート絶縁膜１２よりも厚い絶縁膜と、少なくとも一部がゲートトレンチ１２内に形成されたゲート電極とを有し、活性領域１１内に存在する半導体基板１３のうち、ゲートトレンチ１２の延在方向に対して両側に位置する部分がソース領域１４及びドレイン領域１５として機能し、活性領域１１の側面１１ｓ（ＳＴＩ領域の側面）とゲートトレンチの側面１２ｓとの間に位置する部分１３ｃがチャネル領域として機能する。 （もっと読む）

【課題】フィールド酸化膜１１の水平方向への削り過ぎを防止しつつ、能動領域の拡大を可能とした半導体装置の製造方法を提供する。
【解決手段】所定領域のシリコン基板１上だけを窒化膜パターン５で覆う工程と、窒化膜パターン５で覆われたシリコン基板１に熱処理を施して、当該シリコン基板１にフィールド酸化膜１１を形成する工程と、フィールド酸化膜１１上にレジストパターン１３を形成して、当該フィールド酸化膜１１の所定領域に入り込んで形成された部分（即ち、バーズビーク１１ａ及びバーズヘッド１１ｂ）のうちの少なくとも一部を露出し、それ以外の当該フィールド酸化膜１１を覆う工程と、レジストパターン１３をマスクにフィールド酸化膜１１をドライエッチングして除去する工程と、を含む。 （もっと読む）

【課題】ＦＥＴおよびＭＯＳコンデンサなどのＧｅ系半導体デバイスを得ることができる方法および構造を提供すること。
【解決手段】具体的には、本発明は、その表面が非酸素カルコゲンに富んだＧｅ含有材料（層またはウェーハ）の上部またはその内部あるいはその両方に誘電体層と導電材料を含むスタックを含む半導体デバイスを形成する方法を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体成長時およびその後の望ましくない界面化合物の形成が抑制され、界面トラップの密度が低下する。 （もっと読む）

【課題】ゲート酸化膜の膜厚を均一に形成することができる半導体装置の製造方法、及び、半導体装置を提供すること。
【解決手段】シリコン基板１にトレンチ６を形成する第１の工程と、第１の温度による熱酸化を行って、トレンチの内壁面からシリコン基板１の表面に沿って伸延した第１の犠牲酸化膜７を形成する第２の工程と、第１の犠牲酸化膜７を除去する第３の工程と、第３の工程の後に、第２の温度による熱酸化を行って、トレンチ６の内壁面からシリコン基板１の表面に沿って伸延した第２の犠牲酸化膜８を形成する第４の工程と、第２の犠牲酸化膜８を除去する第５の工程と、を含み、酸素雰囲気中又は水蒸気雰囲気中にて第３の工程を行い、１０００℃以上、１１２０℃以下の第２の温度にて第４の工程を行う。 （もっと読む）

【課題】 HfAlON膜中のHfとAl量（HfとAlの平均組成比）を変えることなく、また成膜温度を変えることなく、HfAlON膜中の窒素濃度を制御するとともに、HfAlON膜中の最大窒素濃度が10at. %以上を保持することで当該部分を非晶質化したHfAlON膜を備えた絶縁ゲート型電界効果トランジスタを提供することを課題とする。
【解決手段】 半導体基板上に直接もしくは絶縁膜を介して第１のHfON膜を形成する工程、第１のHfON膜上にAl₂O₃膜を介して第２のHfON膜を形成する工程、酸素雰囲気中でアニーリングする工程及び第２のHfON膜上にゲート電極を形成する工程を含む絶縁ゲート電界効果トランジスタの製造方法において、HfON膜を膜中窒素濃度が１０at.%以上のアモルファス膜とするようにAl₂O₃膜を介在させて酸素アニーリングすることを特徴とする絶縁ゲート電界効果トランジスタの製造方法である。 （もっと読む）

【課題】炭化珪素などの化学的に安定な半導体を用いながら、その半導体層の表面に金属不純物濃度の低い酸化物層を形成する。
【解決手段】本発明による半導体素子の製造方法は、ハロゲン族元素を含むガスを用いてワイドバンドギャップ半導体からなる半導体層１２の表面を清浄化する工程（Ａ）と、半導体層１２の表面に酸化物層１４を形成する工程（Ｂ）とを含む。 （もっと読む）

本発明は、電子部品の製造に用いられ、かつ化学量論組成の窒化シリコン薄膜で被覆される基板、特に炭化珪素基板、及び前記膜を形成する方法に関する。
基板（１）の上に、少なくとも一つの窒素含有ガスが存在する状態で膜を形成する方法は、前記ガスを透過させる材料膜（２）で基板を被覆し、更に窒化シリコン膜を、基板と材料膜との間の界面に形成するステップを含む。本発明は、特にマイクロエレクトロニクスに適用することができる。
（もっと読む）

【課題】動作電圧の変動が少なく、正常に動作する半導体装置を提供すること。
【解決手段】表面チャネル型ｎＭＯＳＦＥＴ構造を備えたトランジスタ構造および表面チ
ャネル型ｐＭＯＳＦＥＴ構造を有備えたトランジスタ構造を有するデュアルゲート型周辺
トランジスタと、リセスチャネル構造を備えたｎＭＯＳＦＥＴ構造を有するセルトランジ
スタと、を含む半導体装置であって、前記セルトランジスタ中のゲート電極を構成するＮ
型ポリシリコン層に含まれるＮ型不純物の濃度が、略一定である半導体装置。 （もっと読む）

【課題】 格子間のシリコンによるキャリア移動度の劣化を抑制し、トランジスタ性能を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 Ｓｉ基板５上にゲート絶縁膜３を形成する前の工程でＳｉ基板５の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により成膜する。 （もっと読む）

【課題】半導体装置の物理的パラメータを正確かつ速く抽出することを可能にする。
【解決手段】ＭＩＳ型電界効果トランジスタの容量−電圧特性を測定し、この測定結果からゲート絶縁膜内部およびゲート絶縁膜の界面に存在する欠陥電荷面密度とゲート電極内の固定イオン体積密度との間に存在する制限条件を求め、制限条件を満たす欠陥電荷面密度と固定イオン体積密度の組に対して物理モデルを用いてゲート電極表面容量および基板表面容量に相当する物理量を算出し、容量−電圧特性の測定結果に基づいてゲート電極表面容量と基板表面容量の和に相当する物理量を算出し、物理モデルを用いて算出されたゲート電極表面容量と基板表面容量に相当する物理量の和と容量−電圧特性の測定結果に基づいて算出されたゲート電極表面容量と基板表面容量の和に相当する物理量との誤差に関する評価関数が最小となる欠陥電荷面密度と固定イオン体積密度の組を決定する。 （もっと読む）

【課題】 チャネル領域における理想的なステッププロファイルを容易且つ確実に実現し、短チャネル効果の抑制及び移動度の劣化抑制を共に達成する。
【解決手段】 半導体膜９からシリコン基板１内の所定深さＤまでアモルファス化し、この状態でソース／ドレインとなる不純物を導入する。そして、低温固相エピタキシャル成長法により、不純物を活性化すると共にアモルファス部分を再結晶化する。この低温固相エピタキシャル成長法に要する処理温度は４５０℃〜６５０℃程度であり、半導体膜９内への不純物の熱拡散は抑えられ、初期の急峻なステッププロファイルが維持される。 （もっと読む）

【課題】一つの半導体ウェハ上に膜厚の異なるゲート酸化膜を一度の熱酸化で形成する場合に、それぞれゲート酸化膜の膜厚を所定の膜厚とすると共に効率よく形成する手段を提供する。
【解決手段】シリコンで構成された素子形成領域を備えた基板上に、第１のゲート酸化膜と第１のゲート酸化膜よりも膜厚の厚い第２のゲート酸化膜を形成する半導体素子の製造方法において、基板の第２のゲート酸化膜を形成する領域に、ゲート酸化膜の形成速度を促進させる元素を注入する工程と、熱酸化法により第１のゲート酸化膜と第２のゲート酸化膜とを同時に形成する工程とを備え、前記元素を注入する工程は、基板の表面から形成予定の第２のゲート酸化膜の酸化膜厚の半分の深さの間に、元素の濃度分布のピークを中心とし、そのピークの両側に濃度分布の標準偏差の２倍を配した濃度分布となるように元素を注入する。 （もっと読む）