方法および半導体構造（非酸素カルコゲン不活性化ステップを用いて製作されたＧｅ系半導体構造）
【課題】ＦＥＴおよびＭＯＳコンデンサなどのＧｅ系半導体デバイスを得ることができる方法および構造を提供すること。
【解決手段】具体的には、本発明は、その表面が非酸素カルコゲンに富んだＧｅ含有材料（層またはウェーハ）の上部またはその内部あるいはその両方に誘電体層と導電材料を含むスタックを含む半導体デバイスを形成する方法を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体成長時およびその後の望ましくない界面化合物の形成が抑制され、界面トラップの密度が低下する。
【解決手段】具体的には、本発明は、その表面が非酸素カルコゲンに富んだＧｅ含有材料（層またはウェーハ）の上部またはその内部あるいはその両方に誘電体層と導電材料を含むスタックを含む半導体デバイスを形成する方法を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体成長時およびその後の望ましくない界面化合物の形成が抑制され、界面トラップの密度が低下する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造に関し、より詳細には、当接している誘電体と共に界面を形成する、酸素以外の１種または複数種のカルコゲン（本明細書では「非酸素カルコゲン」と表す）に富んだ表面（即ち、上面またはトレンチ面あるいはその両方）を含むＧｅ含有材料の上または内部あるいはその両方に配置された、例えば電界効果トランジスタ（ＦＥＴ）または金属酸化膜半導体（ＭＯＳ）コンデンサなどの半導体構造を製作する方法に関する。即ち、本発明の方法では、Ｇｅ含有材料と誘電体の間に非酸素カルコゲンに富んだ界面が作製される。本発明は、Ｇｅ含有材料の上部または内部あるいはその両方に配置された、例えばＦＥＴまたはＭＯＳコンデンサなどの半導体構造にも関する。この半導体構造においては、非酸素カルコゲンに富んだ界面が、Ｇｅ含有材料と当接している誘電体との間に配置されている。
【背景技術】
【０００２】
ゲルマニウム（Ｇｅ）の有効質量がケイ素（Ｓｉ）より低く、そのキャリア移動度がケイ素より高いことが、高性能論理回路用のＧｅ系デバイスへの新たな関心を促している。特に、伝統的なスケーリングでは相補型金属酸化膜半導体（ＣＭＯＳ）の性能を高めることが次第に困難になってきていることがその背景にある。典型的には、Ｇｅは従来のＳｉ材料より電子移動度が２倍高く、正孔移動度が４倍高い。ＧｅのＣＭＯＳデバイスを製作する際の一つの大きな障害は、安定なゲート誘電体を得ることが困難なことである。Ｇｅ含有材料の上面に通常存在する水溶性の自然のＧｅ酸化物は、ゲート誘電体の不安定性の原因になる。
【０００３】
高い誘電率（約４．０以上、通常約７．０以上のオーダーである）を有する誘電体膜を堆積させてＳｉ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のＳｉＯ２を置換する、原子層堆積法（ＡＬＤ）および有機金属化学蒸着法（ＭＯＣＶＤ）などの高性能堆積技術の最近の発展により、こうした誘電体を組み込んだＧｅＭＯＳＦＥＴの開発活動が促されている。高ｋ膜を堆積する前の最終的な表面処理は、最後に得られるＭＯＳデバイス性能に不可欠である。
【０００４】
特にＧｅでは、高ｋ膜を堆積する前にゲルマニウム酸化膜がない（即ち、これを欠いた）表面を有することが不可欠であると思われる。Ｓｉでの通常の解決策は、（濃または希）フッ酸（例えば、ＨＦまたはＤＨＦ）を用いて自然のＳｉ酸化物を除去し、Ｈ不活性化表面を残すことであった。ＳｉのＳＭＯＳデバイス製作には成功しているにもかかわらず、この表面不活性化技術はＧｅにはあまり効果がないことが見出された。例えば、D. Bodlaki, et al. "Ambient stability of chemically passivatedgermanium interfaces", Surface Science 543, (2003) 63-74を参照されたい。例えば、ＨＦまたはＤＨＦで処理した材料上に堆積されたＨｆＯ２およびＡｌ２Ｏ３などの高誘電率膜については、一般にゲート・スタックの電子特性は良くないことが分かっている。ＨＣｌなどの他の酸処理の結果も、同様に電気特性が良くない。これは、代表的なゲート・スタックの１組のＣ−Ｖ特性（図１参照）によって示されている。このゲート・スタックは、（ｉ）“ｅｐｉ−ｒｅａｄｙ”Ｇｅ（１００）材料を提供するステップと；（ｉｉ）オゾン処理脱イオン（ＤＩ）水によって６０秒間湿式化学洗浄し、次いでこの溶液にＨＣｌを添加して６０秒間洗浄し、その後３００秒間ＤＩ水洗浄するステップと；（ｉｉｉ）３００℃においてＡｌ（ＯＨ）３と水蒸気からＡＬＤによって５０ÅのＨｆＯ２を堆積するステップと；（ｉｖ）シャドウ・マスクを用いてＡｌドットを蒸発させてＭＯＳコンデンサを形成するステップによって製作されたものである。
【０００５】
蓄積と反転間の高周波数分散および低キャパシタンス変調は、界面状態の面密度（Ｄｉｔ）が非常に高いことを強く示す。界面の電子特性がこのように低いことは、恐らく界面に望ましくない化合物が形成されていることから生じるものと思われる。一般に、酸化ゲルマニウム（ＧｅＯ２）がその原因であると言われているが、ゲルマニウム酸Ｈｆまたは他の化合物の可能性もある。
【０００６】
動作可能なゲート・スタックを製作するための一つの実証された方法は、超高真空（ＵＨＶ）系において高温（例えば、４００℃から６５０℃）でＧｅ酸化物を脱着し、次いで高ｋをインサイチュ堆積することである。X.-J. Zhang, et al., J. Vac. Sci. Technology A11, 2553 (1993)にはＧｅ酸化物の熱堆積が記載されており、一方J.J.-H.Chen, et al. IEEE Trans. Electron Dev. 51, 1441, (2004)にはインサイチュ堆積法が記載されている。この方法の主な欠点は、ＵＨＶ系が高価であり、製作に使用される標準のＡＬＤまたはＭＯＣＶＤ高ｋ堆積ツールと概して適合しないことである。実際的な解決策は、（例えば、ＤＨＦを用いて）湿式エッチングしたＧｅ表面に、誘電体を堆積する前に、原子状Ｎへの暴露または高温ＮＨ３ガス処理を用いて窒化物を形成することを基本としている。例えば、ChiOn Chui, et al., IEEE Electr. Device Lett. 25, 274 (2004)、E.P. Gusev, et al.Appl. Phys. Lett. 85, 2334 (2004)、およびN. Wu, et al. Appl. Phys. Lett. 84, 3741(2004)を参照されたい。
【０００７】
窒化処理したスタックを動作可能にできることは、図１に関連して上で説明したスタックと同じ方法であるが、その湿式ＨＣｌ洗浄とＨｆＯ２堆積の間に追加のＮＨ３処理（６５０℃において１分間）を加えた方法で製作されたゲート・スタックのＣ−Ｖ特性（図２参照）によって実証される。図２に示した特性は、図１に示したものより電気特性が大きく改善されていることを示すものである。さらに、図２に示した特性は、図１と較べると周波数分散が極めて小さく、これは界面密度が低下していることを示している。ヒステリシスは、ＨｆＯ２膜内の誘電体トラップによるものである。しかし、界面状態の密度を低下させることには成功したにもかかわらず、窒化物形成は界面において固定の正電荷を誘起するので、これが大きな負のフラットバンド・シフトを引き起こし、デバイスの移動度を低下させる恐れがある。窒化物形成ステップには、高温が必要であるという欠点もある。高温は、望ましくないドーパントの拡散および界面での反応をもたらす恐れがある。
【０００８】
硫化アンモニウム（ＮＨ４）２Ｓ処理によって（メタノールなどの他の溶媒を適宜加えて）Ｇｅ表面を硫黄で不活性化することが文献に記載されている。例えば、G.W. Anderson, et al., Appl. Phys. Lett. 66, 1123 (1995)、P.F. Lyman,et al., Surf. Sci. 462, L594 (2000)、D. Bodlaki, et al., J. Chem. Phys. 119,3958 (2003)、およびBodlaki, et al. Surf. Sci. 543, 63 (2003)を参照されたい。これらの技術を用いてこうして作製された硫黄または硫化ゲルマニウム（ＧｅＳｘ）層は、３層までの単分子層の厚みを有する。しかし、ＭＯＳＦＥＴまたはＭＯＳデバイスの製作への高ｋ誘電体堆積の利用について何らの提案または実証もない。さらに、上記の引用文献は、Ｓ処理を高ｋゲート・スタックの不活性化に用いることができるかどうかを示していない。
【非特許文献１】D. Bodlaki, et al. "Ambientstability of chemically passivated germanium interfaces", Surface Science543, (2003) 63-74
【非特許文献２】X.-J. Zhang, et al., J. Vac. Sci.Technology A11, 2553 (1993)
【非特許文献３】J.J.-H. Chen, et al. IEEE Trans.Electron Dev. 51, 1441, (2004)
【非特許文献４】Chi On Chui, et al., IEEE Electr.Device Lett. 25, 274 (2004)
【非特許文献５】E.P. Gusev, et al., Appl. Phys.Lett. 85, 2334 (2004)
【非特許文献６】N. Wu, et al. Appl. Phys. Lett. 84,3741 (2004)
【非特許文献７】G.W. Anderson, et al., Appl. Phys.Lett. 66, 1123 (1995)
【非特許文献８】P.F. Lyman, et al., Surf. Sci. 462,L594 (2000)
【非特許文献９】D. Bodlaki, et al., J. Chem. Phys.119, 3958 (2003)
【非特許文献１０】Bodlaki, et al. Surf. Sci. 543, 63(2003)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記に鑑みて、以下の特性を提供するＧｅ／高ｋ界面を製造する方法があれば非常に有利であると思われる。
１．低温での不活性化。その結果ＧｅＦＥＴ製作フローの条件が緩和され、望ましくない拡散または反応を低減させることができる。
２．プロセスの単純化とコスト削減をもたらす湿式化学処理。
３．低界面状態密度および低フラットバンド・シフトを含む改良された電気特性。
【課題を解決するための手段】
【００１０】
本発明は、ＦＥＴおよびＭＯＳコンデンサなどのＧｅ系半導体デバイスを得ることができる方法および構造を提供する。具体的には、本発明は、その表面（上面またはトレンチ壁面あるいはその両方）が非酸素カルコゲンに富んだＧｅ含有材料（層またはウェーハ）の上または内部あるいはその両方に配置された誘電体と導電材料のスタックを含む半導体デバイスを形成する方法を提供する。即ち、本発明は、Ｇｅ含有材料と誘電体の間に非酸素カルコゲンに富んだ界面を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体の成長中およびその後、界面の望ましくない化合物の形成が抑制され、界面のトラップ密度が低下する。
【００１１】
「非酸素カルコゲンに富んだ」とは、誘電体とＧｅ含有材料の間の界面層（または領域）において、非酸素カルコゲンの含有量が約１０１２原子／ｃｍ２以上であることを意味する。典型的には、本発明において形成される非酸素カルコゲンに富んだ界面は、非酸素カルコゲン含有量が約１０１２から約１０１７原子／ｃｍ２であり、より典型的には非酸素カルコゲン含有量が約１０１４から約１０１６原子／ｃｍ２である。
【００１２】
「非酸素カルコゲン」という用語は、本明細書全体にわたって、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、ポロニウム（Ｐｏ）、またはこれらの混合物を表すために用いられている。典型的には、非酸素カルコゲンはＳである。非酸素カルコゲンに富んだ界面は、非酸素カルコゲン原子からなる少なくとも１層を含んでもよく、あるいは、非酸素カルコゲン原子を含む化合物からなる少なくとも１層を含んでもよい。
【００１３】
基本的には、本発明の方法は、
Ｇｅ含有材料の表面を、少なくとも１種の非酸素カルコゲン含有材料で処理して、非酸素カルコゲンに富んだ表面を形成するステップと、
非酸素カルコゲンに富んだ前記表面の上に誘電体層を形成するステップであって、これにより非酸素カルコゲンに富んだ界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む。
【００１４】
上記方法に加えて、本発明は、本発明の方法を用いて形成された半導体構造にも関する。具体的には、かつ基本的には、本発明の半導体構造は、
Ｇｅ含有材料と、
前記Ｇｅ含有材料の表面上に配置された誘電体層と、
前記誘電体層の上に配置された導電材料と
を含み、非酸素カルコゲンに富んだ界面が、前記誘電体層と前記Ｇｅ含有材料の間に存在する。
【００１５】
上記の本発明の方法は低温での不活性化を提供することができるので、Ｇｅ半導体デバイスの製作フローの条件が緩和され、望ましくない拡散または反応を低下させることができることを強調したい。さらに、この表面不活性化を、湿式化学処理を用いて行うことにより、プロセスの単純化とコスト削減をもたらすことができる。さらに、本発明の方法は、低界面状態密度および低フラットバンド・シフトを含めて、改良された電気特性を提供することができる。
【００１６】
本明細書全体にわたって用いられる「低界面状態密度」という用語は、界面スロー・トラップの面密度が一般的には約１×１０１３ｃｍ−２／ｅＶ以下であり、より一般的には約１×１０１２ｃｍ−２／ｅＶ以下であることを示す。一方、「低フラットバンド・シフト」という用語は、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが約±１Ｖ以下であり、より一般的には約±０．３Ｖ以下であることを示す。
【発明を実施するための最良の形態】
【００１７】
本発明は、非酸素カルコゲン表面不活性化ステップを用いて製作されるＧｅ系半導体デバイスを提供するものであるが、以下の議論および添付の図面を参照して次にさらに詳細に説明する。様々な加工ステップを示す本発明の図面は、説明のために提供するものであり、したがって、これらの図面は一律の縮尺に従わずに描かれていることに留意されたい。
【００１８】
尚、本発明で形成することができる半導体デバイスとしては、例えば、ＭＯＳコンデンサ、ＦＥＴ、フローティング・ゲートＦＥＴ不揮発性メモリ、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、ならびに誘電体と導電材料のスタックを含む他の任意のタイプの半導体デバイスが挙げられる。これらのタイプのデバイスを形成するプロセスは、当分野の技術者には周知であり、したがって、これらを本明細書においてさらに詳しく説明することはない。詳細に説明するのは、表面不活性化ステップ、ならびに誘電体と導電材料を含むスタックの形成についてである。ＤＲＡＭの製作においては、本明細書において説明する表面不活性化は、リソグラフィとエッチングによってＧｅ含有材料内に形成されているトレンチの内部においても行われる。即ち、Ｇｅ含有材料の上面と共に、露出したトレンチ・サイドウォールに本発明の不活性化ステップを施すことができる。Ｇｅ含有材料上に半導体構造を製作する本発明の基本加工ステップを、図３〜図５に示した。
【００１９】
図３は、Ｇｅ含有材料１０に本発明の非酸素カルコゲン表面不活性化ステップを行った後に形成された構造を示す。図示のように、この不活性化ステップ後のＧｅ含有材料１０は、非酸素カルコゲンが強化された（即ち、非酸素カルコゲンに富んだ）上面層または領域１２を含む。表面領域１２（または層）はＧｅも含むことに留意されたい。
【００２０】
本発明に用いられるゲルマニウム（Ｇｅ）含有材料１０は、Ｇｅを含む任意の半導体層またはウェーハである。本発明で使用できるこうしたＧｅ含有材料の実例としては、それだけに限らないが、純Ｇｅ、Ｇｅオン・インシュレータ、ＳｉＧｅ、ＳｉＧｅＣ、Ｓｉ層上のＳｉＧｅ、Ｓｉ上のＧｅ層、またはＳｉ上のＳｉＧｅＣ層が挙げられる。一般的に、Ｇｅ含有材料１０は少なくとも１０原子％のＧｅを含有しているが、５０原子％を超えるＧｅ含有量がさらに一般的である。Ｇｅ含有材料１０は、ドーピングしてもドーピングしなくてもよく、その中にドーピングした領域またはドーピングしていない領域が含まれていてもよい。本発明のいくつかの実施形態においては、Ｇｅ含有材料１０は、ひずみのある状態であってもよい。
【００２１】
Ｇｅ含有材料１０の厚みは変化してもよく、本発明を実施する際に厚みは重要ではない。一般的に、Ｇｅ含有材料１０の厚みは約１ｎｍから約１ｍｍである。
【００２２】
非酸素カルコゲンが強化されたＧｅ含有材料１０の上面層または領域１２は、Ｇｅ含有材料の露出表面を少なくとも１種の非酸素カルコゲン含有材料で処理することによって形成される。「非酸素カルコゲン」という用語は、本明細書全体にわたって、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、ポロニウム（Ｐｏ）、またはこれらの混合物を表すために用いられている。典型的には、非酸素カルコゲンはＳである。少なくとも１種の非酸素カルコゲン含有材料は、液体であってもよく、気体であってもよい。
【００２３】
液体を使用する場合、典型的には、非酸素カルコゲン含有材料は、例えば、水、メタノールまたはエタノールなどを含めたアルコール、およびその他の同様なプロトン性（水酸基を有する）溶媒などの溶媒と一緒に使用される。純粋な非酸素カルコゲン含有液もまた本発明が意図するものである。
【００２４】
本発明の本実施形態においては、非酸素カルコゲン含有材料は、１０−６％を超える、好ましくは０．０１％を超える、さらに好ましくは０．１％を超える量が溶媒中に存在する。本発明の本実施形態で使用される非酸素カルコゲン含有材料は、少なくとも１種の非酸素カルコゲンを含む任意の化合物である。本発明の本実施形態で使用することができる非酸素カルコゲン含有材料の例としては、それだけに限らないが、硫化アンモニウム（ＮＨ４）２Ｓ、セレン化アンモニウム（ＮＨ４）２Ｓｅ、テルル化アンモニウム（ＮＨ４）２Ｔｅ、硫化水素Ｈ２Ｓ、セレン化水素Ｈ２Ｓｅ、テルル化水素Ｈ２Ｔｅ、Ｎａ２ＳまたはＫ２Ｓなどのアルカリ金属非酸素カルコゲン化物、例えばＳｅＳ２などの２種の非酸素カルコゲン化物の複合体、または例えばＰ２Ｓ５などの非酸素カルコゲン化物のリン酸塩が挙げられる。好ましい一実施形態においては、硫化アンモニウムが非酸素カルコゲン含有材料として使用される。
【００２５】
液状の非酸素カルコゲン含有材料は、例えば、含浸塗工、ブラシ塗工、浸漬、その他の技術を含めて、当技術分野で周知の技術を用いてＧｅ含有材料の表面に施される。この処理は、処理条件がＧｅ含有材料１０に悪影響を与えない限り、任意の温度または時間で行うことができる。典型的には、液状の非酸素カルコゲン含有材料を用いた処理は、約０℃から約１５０℃の温度で、約１秒から約１日間行われる。より典型的には、液状の非酸素カルコゲン含有材料を用いた処理は、約１５℃から約１００℃の温度で、約１分から約１時間行われる。好ましい一実施形態においては、液状の非酸素カルコゲン含有材料を用いた処理は、約７０℃から約８０℃の温度で、約１０分間行われる。
【００２６】
この処理ステップに気体を使用する場合は、当技術分野で周知の技術を用いて上記の液状非酸素カルコゲン含有材料の１種をまず蒸発させ、その後この気体をＧｅ含有材料１０の上に通す。この気体には、原子化学種、分子化学種、またはクラスター状の化学種が含まれているであろう。気体との接触は、上記の範囲を含めて様々な時間で行うことができる。
【００２７】
液体または気体のどちらが使用されるかにかかわらず、この処理は、Ｇｅ含有材料の表面からＧｅ酸化物などの望ましくない化合物を除去することによって、またはＧｅ酸化物などの望ましくない化合物を変性することによって、Ｇｅ含有材料１０を不活性化する。Ｇｅ含有材料の表面にＧｅ酸化物などの望ましくない化合物を有する代りに、非酸素カルコゲンに富んだ表面領域が形成される。「非酸素カルコゲンに富んだ」とは、誘電体とＧｅ含有材料の間の界面層（または領域）において、非酸素カルコゲンの含有量が約１０１２原子／ｃｍ２以上であることを意味する。典型的には、本発明において形成される非酸素カルコゲンに富んだ界面は、非酸素カルコゲン含有量が約１０１２から約１０１７原子／ｃｍ２であり、より典型的には非酸素カルコゲン含有量が約１０１４から約１０１６原子／ｃｍ２である。
【００２８】
非酸素カルコゲンに富んだ上部表面領域１２の深さは、不活性化ステップの条件に応じて変化する。典型的には、表面領域１２の深さは、約１層から約１００層の単分子層である。尚、領域または層１２内の非酸素カルコゲンの濃度は連続的でもよく次第に変化していてもよい。典型的には、Ｇｅ含有材料１０の最上面の非酸素カルコゲン濃度が最も高い。
【００２９】
本発明のいくつかの実施形態においては、上記の非酸素カルコゲン不活性化ステップの前に、必要に応じて通常の表面調整プロセスを行うことができる。非酸素カルコゲン不活性化ステップの前に行うことができる一種の表面調整プロセスの実例としては、５：１Ｈ２ＳＯ４：Ｈ２Ｏで２分間処理するステップと、ＤＩ水中ですすぐステップと、１０％ＨＦ（水溶液）で１０分間Ｇｅ表面をエッチングするステップとを含むプロセスが挙げられる。
【００３０】
本発明のいくつかの実施形態においては、上記の不活性化ステップの後、必要に応じて通常のすすぎ／乾燥プロセスを行うことができる。非酸素カルコゲン不活性化の後、ただし誘電体形成の前に行うことができる一種のすすぎ／乾燥プロセスの実例としては、水または有機溶媒中、あるいはこれらの混合物中ですすいだ後、Ｎ２または他の不活性ガスを不活性化した表面上に吹付けて乾燥するプロセスが挙げられる。
【００３１】
本発明は、不活性化のみ、表面調整と不活性化、不活性化とすすぎおよび乾燥、あるいは、表面調整、不活性化とすすぎおよび乾燥を意図するものである。
【００３２】
Ｇｅ含有材料１０の非酸素カルコゲンに富んだ表面１２上に誘電体１４を形成する。誘電体１４は、ＦＥＴのゲート誘電体または２つのコンデンサ電極間の絶縁体としての役割を果たすことができる。誘電体１４は、例えば、酸化、窒化、または酸窒化などの熱成長プロセスによって形成することができる。あるいは、誘電体１４は、例えば、化学蒸着法（ＣＶＤ）、プラズマアシストＣＶＤ法、有機金属化学蒸着法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、蒸発法、反応性スパッタリング法、化学溶液堆積法、およびその他の同様な堆積法などの堆積プロセスによって形成することができる。誘電体１４は、上記プロセスの任意の組み合わせを用いて形成することもできる。
【００３３】
誘電体１４は、好ましくは約４．０以上、より好ましくは７．０以上の誘電率を有する絶縁材料からなる。本明細書記載の誘電率は真空の誘電率を基準とするものである。尚、典型的には、ＳｉＯ２の誘電率は約４．０である。具体的には、本発明で使用される誘電体１４としては、それだけに限らないが、金属のケイ酸塩、アルミン酸塩、チタン酸塩および窒化物を含めて、酸化物、窒化物、酸窒化物またはケイ酸塩、あるいはこれらのすべてが挙げられる。一実施形態においては、誘電体１４は、例えば、ＳｉＯ２、ＧｅＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３などの酸化物、およびこれらの混合物、ならびにこうした材料およびその混合物の漸変および層状スタックからなることが好ましい。誘電体１４の特に好ましい例としては、ＨｆＯ２、ケイ酸ハフニウム、およびハフニウムシリコン酸窒化物が挙げられる。
【００３４】
誘電体１４の物理的厚みは変化してもよいが、一般的には、誘電体１４の厚みは約０．５から約１０ｎｍであり、約０．５から約４ｎｍがより一般的である。誘電体１４は、非酸素カルコゲンに富む表面層１２を含むＧｅ含有材料１０上に初めに堆積された酸化ケイ素または酸窒化ケイ素の薄い（約０．１から約１．５ｎｍのオーダーの）層の上に堆積してもよい。
【００３５】
一般的に、少なくとも１つの分離領域（図示せず）が、本発明のこの時点でＧｅ含有材料１０内に形成される。典型的には、この分離領域はトレンチ分離領域である。トレンチ分離領域は、当分野の技術者に周知の通常のトレンチ分離プロセスを用いて形成される。例えば、リソグラフィ、エッチング、およびトレンチ誘電体によるトレンチの充填をトレンチ分離領域に用いることができる。必要に応じて、トレンチ充填前にライナーを形成してもよく、トレンチ充填後に高密度化ステップを施してもよく、トレンチ充填に引き続いて平坦化プロセスも行ってもよい。
【００３６】
図４は、Ｇｅ含有材料１０の非酸素カルコゲンに富んだ表面１２上に形成された誘電体１４を含む構造を示す。誘電体１４の堆積後、非酸素カルコゲンに富んだ表面１２は、誘電体１４とＧｅ含有材料１０の間で界面層を形成することに留意されたい。この非酸素カルコゲンに富んだ界面は、少なくとも１層の非酸素カルコゲン原子を含んでもよく、非酸素カルコゲン原子を含有する少なくとも１層の化合物を含んでもよい。非酸素カルコゲンの濃度および表面層１２（即ち、界面領域）の厚みが誘電体１４の堆積によって影響を受けてもよく、受けなくてもよい。
【００３７】
誘電体１４を形成した後、物理蒸着法（ＰＶＤ）、ＣＶＤ、または蒸発法などの公知の堆積プロセスを用いて、誘電体１４の上に導電材料１６のブランケット層を形成する。導電材料１６としては、それだけに限らないが、多結晶シリコン（「ポリシリコン」）、ＳｉＧｅ、シリサイド、ゲルマニウム化物、金属、金属窒化物、またはＴａ−Ｓｉ−Ｎなどの金属−シリコン−窒化物が挙げられる。好ましくは、Ｇｅ濃度が非常に高い（約５０％以上のオーダーのＧｅ濃度）基板では、導電材料１６は金属からなる。導電材料１６として使用することができる金属の例としては、それだけに限らないが、Ａｌ、Ｗ、Ｃｕ、Ｔｉ、Ｒｅ、または他の同様な導電性金属が挙げられる。導電材料１６のブランケット層は、ドーピングしてもしなくてもよい。ドーピングする場合は、ｉｎ−ｓｉｔｕドーピング堆積プロセスを用いることができる。あるいは、堆積、イオン注入およびアニーリングにより、堆積と拡散により、あるいは当分野の技術者に知られた任意の方法によって、ドーピングされた導電材料１６を形成することができる。
【００３８】
導電材料１６のドーピングは、形成されたゲートの仕事関数をシフトさせる。ドーピング・イオンの具体例としては、Ａｓ、Ｐ、Ｂ、Ｓｂ、Ｂｉ、Ｉｎ、Ａｌ、Ｔｌ、Ｇａ、またはこれらの混合物が挙げられる。本発明のこの時点で堆積された導電材料１６の厚み、即ち高さは、用いられる堆積プロセスに応じて変わってもよい。一般的には、導電材料１６の垂直方向厚みは、約２０から約１８０ｎｍであり、より一般的には約４０から約１５０ｎｍである。
【００３９】
いくつかの実施形態においては、通常の堆積プロセスを用いて導電材料１６の上に任意選択のハードマスク（図示せず）を形成することができる。この任意選択のハードマスクは、酸化物または窒化物などの誘電体から構成することができる。
【００４０】
図５は、誘電体１４の上に形成された導電材料１６を含む構造を示す。本発明のプロセスのこの時点において、通常のＣＭＯＳ加工ステップを行って、例えばＦＥＴまたはＭＯＳコンデンサあるいはその両方を含めて、任意のタイプの半導体デバイスを形成することができる。
【００４１】
上記の本発明の方法は低温での不活性化を提供することができるので、ＧｅＣＭＯＳ製作フローがより穏やかになり、望ましくない拡散または反応を低下させることができることを強調したい。さらに、この表面不活性化を、湿式化学処理を用いて行うことにより、プロセスの単純化とコスト削減をもたらすことができる。さらに、本発明の方法は、低界面状態密度および低フラットバンド・シフトを含めて、改良された電気特性を提供することができる。
【００４２】
本明細書全体にわたって用いられる「低界面状態密度」という用語は、界面スロー・トラップの面密度が、一般的には約１×１０１３ｃｍ−２／ｅＶ以下であること、より一般的には約１×１０１２ｃｍ−２／ｅＶ以下であることを示す。一方、「低フラットバンド・シフト」という用語は、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが、約±１Ｖ以下であること、より一般的には約±０．３Ｖ以下であることを示す。
【００４３】
本発明のいくつかの実施形態においては、リソグラフィとエッチングを用いてＧｅ含有材料１０内に少なくとも１つのトレンチ２０が形成される。本発明のこの時点で形成される各トレンチ２０の深さは、エッチング・プロセスの長さによって決まる。典型的には、かつＤＲＡＭ構造については、各トレンチ２０の深さは約１から約１０μｍである。次いで、上記の不活性化ステップを行って、非酸素カルコゲンに富んだ界面１２を設ける。次いで、少なくとも上記のトレンチ２０内に誘電体１４および導電材料１６を形成する。この実施形態における不活性化ステップは、Ｇｅ含有材料１０の上面が露出している場合は、これにも行われる可能性があり、あるいは、トレンチ・サイドウォールの任意の部分または全部分が露出している場合は、これらにも行われる可能性がある。
【００４４】
いくつかの実施形態においては、Ｇｅ含有材料の表面にパターン化マスクを形成することができ、次いで上記の表面不活性化ステップを行う。この実施形態では、パターン化マスクを含まないＧｅ含有材料の表面に非酸素カルコゲンに富んだ領域が形成される。
【００４５】
以下の実施例を提供して、本発明、ならびに本発明の非酸素カルコゲン不活性化プロセスを用いて得られるいくつかの利益を例証する。
【実施例】
【００４６】
本実施例においては、初めにＧｅ含有材料を硫黄で不活性化し、その後硫黄不活性化Ｇｅ含有材料上にＨｆＯ２誘電体を堆積したＭＯＳコンデンサを作製した。具体的には、初めに“ｅｐｉ−ｒｅａｄｙ”ｎ−Ｇｅ（１００）材料を提供することによってＭＯＳコンデンサを作製した。次いで、Ｇｅ材料の表面を湿式化学前洗浄プロセスにかけた。このプロセスには、Ｇｅ材料の表面をアセトン／メタノール混合物で脱脂するステップと、この脱脂表面を５：１Ｈ２ＳＯ４：Ｈ２Ｏで２分間処理するステップと、ＤＩ水中ですすぐステップと、１０％ＨＦ（水溶液）で１０分間Ｇｅ表面をエッチングするステップとが含まれていた。この湿式化学前洗浄プロセスに引き続いて、７０℃から８０℃の温度で１０分間の５０％（ＮＨ２）Ｓ（水溶液）処理を用いて、このＧｅ含有材料を硫黄で不活性化した。硫黄不活性化に引き続いて、このＧｅ材料を水ですすいだ後、硫黄不活性化表面上にＮ２を吹付けてこの材料を乾燥した。次に、原子層堆積法（ＡＬＤ）によって、Ａｌ（ＣＨ３）３と水を含む気体から、硫黄不活性化表面上に７７ÅのＨｆＯ２誘電体を堆積した。ＡＬＤは２２０℃で行われた。次いで、シャドウ・マスクを使用して誘電体層の上にＡｌドットを形成した。
【００４７】
図７は、本発明に従ってＳ不活性化したゲート・スタックの透過型電子顕微鏡（ＴＥＭ）画像を示す。ＨｆＯ２ゲート誘電体をＧｅ基板から分離する層が存在する。ＨＦエッチング、ＨＣｌエッチング、ＮＨ３アニーリングなど、その他のＧｅ表面調整技術を用いた場合は、こうした層は検出されていない。これは、（ａ）適切な堆積条件（例えば、十分低い温度）を選択すれば、誘電体堆積時にＳ不活性化を安定化させることができること、ならびに（ｂ）このプロセスの結果、別のプロセスで形成されたものとは本質的に異なるゲート・スタック構造が得られることを実証するものである。
【００４８】
比較のために、図１および図２に関連して上述した表面処理ステップを用いてＭＯＳコンデンサを作製した。図８は、本発明の硫黄不活性化ステップを用いて作製された本発明のＭＯＳコンデンサのＣ−Ｖ特性を示す。図８で示したＣ−Ｖ特性は、その質において図２に示したＮＨ３窒化Ｇｅ材料のものに匹敵する。
【００４９】
下記の表１および図９は、本実施例で説明された様々なコンデンサの抜粋したＤｉｔ値とフラットバンド・シフトを示す。これらのデータは、硫黄不活性化した試料が他の処理よりも著しく低いＤｉｔを有することを明らかに示している。いかなる理論によって縛られることも望まないが、この結果は、ＨｆＯ２堆積中およびその後、望ましくない化合物の形成を実質的に抑制する、硫黄の不活性化効果に起因するものであると思われる。この硫黄不活性化試料はまた、窒化物形成と酸洗浄などの先行技術の処理プロセスより小さいフラットバンド・シフトも提供した。
【００５０】
【表１】
【００５１】
非酸素カルコゲンが硫黄以外の場合も同様な結果を得ることができると思われる。
【００５２】
上記の実施形態および実施例は、本発明の範囲および精神を例証するために提供されたものである。これらの実施形態および実施例により、当分野の技術者にとっては、他の実施形態および実施例が明らかになるであろう。これらの他の実施形態および実施例は、本発明の意図する範囲内である。したがって、本発明は添付の特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００５３】
【図１】ＤＩ水とＨＣｌを用いて洗浄されたＧｅ含有材料上に製作された先行技術のゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図２】ＤＩ水を用いて洗浄され、次いでＮＨ３で窒化されたＧｅ含有材料上に製作された先行技術のゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図３】本発明の基本加工ステップを示す図（断面図）である。
【図４】本発明の基本加工ステップを示す図（断面図）である。
【図５】本発明の基本加工ステップを示す図（断面図）である。
【図６】Ｇｅ含有材料の上面、およびＧｅ含有材料内に配置されたトレンチの露出したサイドウォールにおいて不活性化が行われる実施形態を示す図（断面図）である。
【図７】実施例で説明した本発明の不活性化プロセスを用いて不活性化されたゲート・スタックの透過型電子顕微鏡（ＴＥＭ）画像である。
【図８】本発明の不活性化プロセスを行ったＧｅ含有材料上に製作されたゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図９】（ａ）ＮＨ３アニーリング（即ち、窒化物形成）、（ｂ）ＨＦまたはＨＣｌ処理、および（ｃ）本発明の不活性化プロセス（「新規処理」と示した）を用いて洗浄したＧｅ含有材料上に製作された様々なゲート・スタックについての、フラットバンド電圧シフト（Ｖ）とトラップ密度（１０１２ｃｍ−２ｅＶ−１）のグラフである。
【符号の説明】
【００５４】
１０ Ｇｅ含有材料
１２ 非酸素カルコゲンに富んだ表面
１４ 誘電体
１６ 導電材料
２０ トレンチ
【技術分野】
【０００１】
本発明は、半導体デバイスの製造に関し、より詳細には、当接している誘電体と共に界面を形成する、酸素以外の１種または複数種のカルコゲン（本明細書では「非酸素カルコゲン」と表す）に富んだ表面（即ち、上面またはトレンチ面あるいはその両方）を含むＧｅ含有材料の上または内部あるいはその両方に配置された、例えば電界効果トランジスタ（ＦＥＴ）または金属酸化膜半導体（ＭＯＳ）コンデンサなどの半導体構造を製作する方法に関する。即ち、本発明の方法では、Ｇｅ含有材料と誘電体の間に非酸素カルコゲンに富んだ界面が作製される。本発明は、Ｇｅ含有材料の上部または内部あるいはその両方に配置された、例えばＦＥＴまたはＭＯＳコンデンサなどの半導体構造にも関する。この半導体構造においては、非酸素カルコゲンに富んだ界面が、Ｇｅ含有材料と当接している誘電体との間に配置されている。
【背景技術】
【０００２】
ゲルマニウム（Ｇｅ）の有効質量がケイ素（Ｓｉ）より低く、そのキャリア移動度がケイ素より高いことが、高性能論理回路用のＧｅ系デバイスへの新たな関心を促している。特に、伝統的なスケーリングでは相補型金属酸化膜半導体（ＣＭＯＳ）の性能を高めることが次第に困難になってきていることがその背景にある。典型的には、Ｇｅは従来のＳｉ材料より電子移動度が２倍高く、正孔移動度が４倍高い。ＧｅのＣＭＯＳデバイスを製作する際の一つの大きな障害は、安定なゲート誘電体を得ることが困難なことである。Ｇｅ含有材料の上面に通常存在する水溶性の自然のＧｅ酸化物は、ゲート誘電体の不安定性の原因になる。
【０００３】
高い誘電率（約４．０以上、通常約７．０以上のオーダーである）を有する誘電体膜を堆積させてＳｉ金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のＳｉＯ２を置換する、原子層堆積法（ＡＬＤ）および有機金属化学蒸着法（ＭＯＣＶＤ）などの高性能堆積技術の最近の発展により、こうした誘電体を組み込んだＧｅＭＯＳＦＥＴの開発活動が促されている。高ｋ膜を堆積する前の最終的な表面処理は、最後に得られるＭＯＳデバイス性能に不可欠である。
【０００４】
特にＧｅでは、高ｋ膜を堆積する前にゲルマニウム酸化膜がない（即ち、これを欠いた）表面を有することが不可欠であると思われる。Ｓｉでの通常の解決策は、（濃または希）フッ酸（例えば、ＨＦまたはＤＨＦ）を用いて自然のＳｉ酸化物を除去し、Ｈ不活性化表面を残すことであった。ＳｉのＳＭＯＳデバイス製作には成功しているにもかかわらず、この表面不活性化技術はＧｅにはあまり効果がないことが見出された。例えば、D. Bodlaki, et al. "Ambient stability of chemically passivatedgermanium interfaces", Surface Science 543, (2003) 63-74を参照されたい。例えば、ＨＦまたはＤＨＦで処理した材料上に堆積されたＨｆＯ２およびＡｌ２Ｏ３などの高誘電率膜については、一般にゲート・スタックの電子特性は良くないことが分かっている。ＨＣｌなどの他の酸処理の結果も、同様に電気特性が良くない。これは、代表的なゲート・スタックの１組のＣ−Ｖ特性（図１参照）によって示されている。このゲート・スタックは、（ｉ）“ｅｐｉ−ｒｅａｄｙ”Ｇｅ（１００）材料を提供するステップと；（ｉｉ）オゾン処理脱イオン（ＤＩ）水によって６０秒間湿式化学洗浄し、次いでこの溶液にＨＣｌを添加して６０秒間洗浄し、その後３００秒間ＤＩ水洗浄するステップと；（ｉｉｉ）３００℃においてＡｌ（ＯＨ）３と水蒸気からＡＬＤによって５０ÅのＨｆＯ２を堆積するステップと；（ｉｖ）シャドウ・マスクを用いてＡｌドットを蒸発させてＭＯＳコンデンサを形成するステップによって製作されたものである。
【０００５】
蓄積と反転間の高周波数分散および低キャパシタンス変調は、界面状態の面密度（Ｄｉｔ）が非常に高いことを強く示す。界面の電子特性がこのように低いことは、恐らく界面に望ましくない化合物が形成されていることから生じるものと思われる。一般に、酸化ゲルマニウム（ＧｅＯ２）がその原因であると言われているが、ゲルマニウム酸Ｈｆまたは他の化合物の可能性もある。
【０００６】
動作可能なゲート・スタックを製作するための一つの実証された方法は、超高真空（ＵＨＶ）系において高温（例えば、４００℃から６５０℃）でＧｅ酸化物を脱着し、次いで高ｋをインサイチュ堆積することである。X.-J. Zhang, et al., J. Vac. Sci. Technology A11, 2553 (1993)にはＧｅ酸化物の熱堆積が記載されており、一方J.J.-H.Chen, et al. IEEE Trans. Electron Dev. 51, 1441, (2004)にはインサイチュ堆積法が記載されている。この方法の主な欠点は、ＵＨＶ系が高価であり、製作に使用される標準のＡＬＤまたはＭＯＣＶＤ高ｋ堆積ツールと概して適合しないことである。実際的な解決策は、（例えば、ＤＨＦを用いて）湿式エッチングしたＧｅ表面に、誘電体を堆積する前に、原子状Ｎへの暴露または高温ＮＨ３ガス処理を用いて窒化物を形成することを基本としている。例えば、ChiOn Chui, et al., IEEE Electr. Device Lett. 25, 274 (2004)、E.P. Gusev, et al.Appl. Phys. Lett. 85, 2334 (2004)、およびN. Wu, et al. Appl. Phys. Lett. 84, 3741(2004)を参照されたい。
【０００７】
窒化処理したスタックを動作可能にできることは、図１に関連して上で説明したスタックと同じ方法であるが、その湿式ＨＣｌ洗浄とＨｆＯ２堆積の間に追加のＮＨ３処理（６５０℃において１分間）を加えた方法で製作されたゲート・スタックのＣ−Ｖ特性（図２参照）によって実証される。図２に示した特性は、図１に示したものより電気特性が大きく改善されていることを示すものである。さらに、図２に示した特性は、図１と較べると周波数分散が極めて小さく、これは界面密度が低下していることを示している。ヒステリシスは、ＨｆＯ２膜内の誘電体トラップによるものである。しかし、界面状態の密度を低下させることには成功したにもかかわらず、窒化物形成は界面において固定の正電荷を誘起するので、これが大きな負のフラットバンド・シフトを引き起こし、デバイスの移動度を低下させる恐れがある。窒化物形成ステップには、高温が必要であるという欠点もある。高温は、望ましくないドーパントの拡散および界面での反応をもたらす恐れがある。
【０００８】
硫化アンモニウム（ＮＨ４）２Ｓ処理によって（メタノールなどの他の溶媒を適宜加えて）Ｇｅ表面を硫黄で不活性化することが文献に記載されている。例えば、G.W. Anderson, et al., Appl. Phys. Lett. 66, 1123 (1995)、P.F. Lyman,et al., Surf. Sci. 462, L594 (2000)、D. Bodlaki, et al., J. Chem. Phys. 119,3958 (2003)、およびBodlaki, et al. Surf. Sci. 543, 63 (2003)を参照されたい。これらの技術を用いてこうして作製された硫黄または硫化ゲルマニウム（ＧｅＳｘ）層は、３層までの単分子層の厚みを有する。しかし、ＭＯＳＦＥＴまたはＭＯＳデバイスの製作への高ｋ誘電体堆積の利用について何らの提案または実証もない。さらに、上記の引用文献は、Ｓ処理を高ｋゲート・スタックの不活性化に用いることができるかどうかを示していない。
【非特許文献１】D. Bodlaki, et al. "Ambientstability of chemically passivated germanium interfaces", Surface Science543, (2003) 63-74
【非特許文献２】X.-J. Zhang, et al., J. Vac. Sci.Technology A11, 2553 (1993)
【非特許文献３】J.J.-H. Chen, et al. IEEE Trans.Electron Dev. 51, 1441, (2004)
【非特許文献４】Chi On Chui, et al., IEEE Electr.Device Lett. 25, 274 (2004)
【非特許文献５】E.P. Gusev, et al., Appl. Phys.Lett. 85, 2334 (2004)
【非特許文献６】N. Wu, et al. Appl. Phys. Lett. 84,3741 (2004)
【非特許文献７】G.W. Anderson, et al., Appl. Phys.Lett. 66, 1123 (1995)
【非特許文献８】P.F. Lyman, et al., Surf. Sci. 462,L594 (2000)
【非特許文献９】D. Bodlaki, et al., J. Chem. Phys.119, 3958 (2003)
【非特許文献１０】Bodlaki, et al. Surf. Sci. 543, 63(2003)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記に鑑みて、以下の特性を提供するＧｅ／高ｋ界面を製造する方法があれば非常に有利であると思われる。
１．低温での不活性化。その結果ＧｅＦＥＴ製作フローの条件が緩和され、望ましくない拡散または反応を低減させることができる。
２．プロセスの単純化とコスト削減をもたらす湿式化学処理。
３．低界面状態密度および低フラットバンド・シフトを含む改良された電気特性。
【課題を解決するための手段】
【００１０】
本発明は、ＦＥＴおよびＭＯＳコンデンサなどのＧｅ系半導体デバイスを得ることができる方法および構造を提供する。具体的には、本発明は、その表面（上面またはトレンチ壁面あるいはその両方）が非酸素カルコゲンに富んだＧｅ含有材料（層またはウェーハ）の上または内部あるいはその両方に配置された誘電体と導電材料のスタックを含む半導体デバイスを形成する方法を提供する。即ち、本発明は、Ｇｅ含有材料と誘電体の間に非酸素カルコゲンに富んだ界面を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体の成長中およびその後、界面の望ましくない化合物の形成が抑制され、界面のトラップ密度が低下する。
【００１１】
「非酸素カルコゲンに富んだ」とは、誘電体とＧｅ含有材料の間の界面層（または領域）において、非酸素カルコゲンの含有量が約１０１２原子／ｃｍ２以上であることを意味する。典型的には、本発明において形成される非酸素カルコゲンに富んだ界面は、非酸素カルコゲン含有量が約１０１２から約１０１７原子／ｃｍ２であり、より典型的には非酸素カルコゲン含有量が約１０１４から約１０１６原子／ｃｍ２である。
【００１２】
「非酸素カルコゲン」という用語は、本明細書全体にわたって、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、ポロニウム（Ｐｏ）、またはこれらの混合物を表すために用いられている。典型的には、非酸素カルコゲンはＳである。非酸素カルコゲンに富んだ界面は、非酸素カルコゲン原子からなる少なくとも１層を含んでもよく、あるいは、非酸素カルコゲン原子を含む化合物からなる少なくとも１層を含んでもよい。
【００１３】
基本的には、本発明の方法は、
Ｇｅ含有材料の表面を、少なくとも１種の非酸素カルコゲン含有材料で処理して、非酸素カルコゲンに富んだ表面を形成するステップと、
非酸素カルコゲンに富んだ前記表面の上に誘電体層を形成するステップであって、これにより非酸素カルコゲンに富んだ界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む。
【００１４】
上記方法に加えて、本発明は、本発明の方法を用いて形成された半導体構造にも関する。具体的には、かつ基本的には、本発明の半導体構造は、
Ｇｅ含有材料と、
前記Ｇｅ含有材料の表面上に配置された誘電体層と、
前記誘電体層の上に配置された導電材料と
を含み、非酸素カルコゲンに富んだ界面が、前記誘電体層と前記Ｇｅ含有材料の間に存在する。
【００１５】
上記の本発明の方法は低温での不活性化を提供することができるので、Ｇｅ半導体デバイスの製作フローの条件が緩和され、望ましくない拡散または反応を低下させることができることを強調したい。さらに、この表面不活性化を、湿式化学処理を用いて行うことにより、プロセスの単純化とコスト削減をもたらすことができる。さらに、本発明の方法は、低界面状態密度および低フラットバンド・シフトを含めて、改良された電気特性を提供することができる。
【００１６】
本明細書全体にわたって用いられる「低界面状態密度」という用語は、界面スロー・トラップの面密度が一般的には約１×１０１３ｃｍ−２／ｅＶ以下であり、より一般的には約１×１０１２ｃｍ−２／ｅＶ以下であることを示す。一方、「低フラットバンド・シフト」という用語は、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが約±１Ｖ以下であり、より一般的には約±０．３Ｖ以下であることを示す。
【発明を実施するための最良の形態】
【００１７】
本発明は、非酸素カルコゲン表面不活性化ステップを用いて製作されるＧｅ系半導体デバイスを提供するものであるが、以下の議論および添付の図面を参照して次にさらに詳細に説明する。様々な加工ステップを示す本発明の図面は、説明のために提供するものであり、したがって、これらの図面は一律の縮尺に従わずに描かれていることに留意されたい。
【００１８】
尚、本発明で形成することができる半導体デバイスとしては、例えば、ＭＯＳコンデンサ、ＦＥＴ、フローティング・ゲートＦＥＴ不揮発性メモリ、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、ならびに誘電体と導電材料のスタックを含む他の任意のタイプの半導体デバイスが挙げられる。これらのタイプのデバイスを形成するプロセスは、当分野の技術者には周知であり、したがって、これらを本明細書においてさらに詳しく説明することはない。詳細に説明するのは、表面不活性化ステップ、ならびに誘電体と導電材料を含むスタックの形成についてである。ＤＲＡＭの製作においては、本明細書において説明する表面不活性化は、リソグラフィとエッチングによってＧｅ含有材料内に形成されているトレンチの内部においても行われる。即ち、Ｇｅ含有材料の上面と共に、露出したトレンチ・サイドウォールに本発明の不活性化ステップを施すことができる。Ｇｅ含有材料上に半導体構造を製作する本発明の基本加工ステップを、図３〜図５に示した。
【００１９】
図３は、Ｇｅ含有材料１０に本発明の非酸素カルコゲン表面不活性化ステップを行った後に形成された構造を示す。図示のように、この不活性化ステップ後のＧｅ含有材料１０は、非酸素カルコゲンが強化された（即ち、非酸素カルコゲンに富んだ）上面層または領域１２を含む。表面領域１２（または層）はＧｅも含むことに留意されたい。
【００２０】
本発明に用いられるゲルマニウム（Ｇｅ）含有材料１０は、Ｇｅを含む任意の半導体層またはウェーハである。本発明で使用できるこうしたＧｅ含有材料の実例としては、それだけに限らないが、純Ｇｅ、Ｇｅオン・インシュレータ、ＳｉＧｅ、ＳｉＧｅＣ、Ｓｉ層上のＳｉＧｅ、Ｓｉ上のＧｅ層、またはＳｉ上のＳｉＧｅＣ層が挙げられる。一般的に、Ｇｅ含有材料１０は少なくとも１０原子％のＧｅを含有しているが、５０原子％を超えるＧｅ含有量がさらに一般的である。Ｇｅ含有材料１０は、ドーピングしてもドーピングしなくてもよく、その中にドーピングした領域またはドーピングしていない領域が含まれていてもよい。本発明のいくつかの実施形態においては、Ｇｅ含有材料１０は、ひずみのある状態であってもよい。
【００２１】
Ｇｅ含有材料１０の厚みは変化してもよく、本発明を実施する際に厚みは重要ではない。一般的に、Ｇｅ含有材料１０の厚みは約１ｎｍから約１ｍｍである。
【００２２】
非酸素カルコゲンが強化されたＧｅ含有材料１０の上面層または領域１２は、Ｇｅ含有材料の露出表面を少なくとも１種の非酸素カルコゲン含有材料で処理することによって形成される。「非酸素カルコゲン」という用語は、本明細書全体にわたって、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、ポロニウム（Ｐｏ）、またはこれらの混合物を表すために用いられている。典型的には、非酸素カルコゲンはＳである。少なくとも１種の非酸素カルコゲン含有材料は、液体であってもよく、気体であってもよい。
【００２３】
液体を使用する場合、典型的には、非酸素カルコゲン含有材料は、例えば、水、メタノールまたはエタノールなどを含めたアルコール、およびその他の同様なプロトン性（水酸基を有する）溶媒などの溶媒と一緒に使用される。純粋な非酸素カルコゲン含有液もまた本発明が意図するものである。
【００２４】
本発明の本実施形態においては、非酸素カルコゲン含有材料は、１０−６％を超える、好ましくは０．０１％を超える、さらに好ましくは０．１％を超える量が溶媒中に存在する。本発明の本実施形態で使用される非酸素カルコゲン含有材料は、少なくとも１種の非酸素カルコゲンを含む任意の化合物である。本発明の本実施形態で使用することができる非酸素カルコゲン含有材料の例としては、それだけに限らないが、硫化アンモニウム（ＮＨ４）２Ｓ、セレン化アンモニウム（ＮＨ４）２Ｓｅ、テルル化アンモニウム（ＮＨ４）２Ｔｅ、硫化水素Ｈ２Ｓ、セレン化水素Ｈ２Ｓｅ、テルル化水素Ｈ２Ｔｅ、Ｎａ２ＳまたはＫ２Ｓなどのアルカリ金属非酸素カルコゲン化物、例えばＳｅＳ２などの２種の非酸素カルコゲン化物の複合体、または例えばＰ２Ｓ５などの非酸素カルコゲン化物のリン酸塩が挙げられる。好ましい一実施形態においては、硫化アンモニウムが非酸素カルコゲン含有材料として使用される。
【００２５】
液状の非酸素カルコゲン含有材料は、例えば、含浸塗工、ブラシ塗工、浸漬、その他の技術を含めて、当技術分野で周知の技術を用いてＧｅ含有材料の表面に施される。この処理は、処理条件がＧｅ含有材料１０に悪影響を与えない限り、任意の温度または時間で行うことができる。典型的には、液状の非酸素カルコゲン含有材料を用いた処理は、約０℃から約１５０℃の温度で、約１秒から約１日間行われる。より典型的には、液状の非酸素カルコゲン含有材料を用いた処理は、約１５℃から約１００℃の温度で、約１分から約１時間行われる。好ましい一実施形態においては、液状の非酸素カルコゲン含有材料を用いた処理は、約７０℃から約８０℃の温度で、約１０分間行われる。
【００２６】
この処理ステップに気体を使用する場合は、当技術分野で周知の技術を用いて上記の液状非酸素カルコゲン含有材料の１種をまず蒸発させ、その後この気体をＧｅ含有材料１０の上に通す。この気体には、原子化学種、分子化学種、またはクラスター状の化学種が含まれているであろう。気体との接触は、上記の範囲を含めて様々な時間で行うことができる。
【００２７】
液体または気体のどちらが使用されるかにかかわらず、この処理は、Ｇｅ含有材料の表面からＧｅ酸化物などの望ましくない化合物を除去することによって、またはＧｅ酸化物などの望ましくない化合物を変性することによって、Ｇｅ含有材料１０を不活性化する。Ｇｅ含有材料の表面にＧｅ酸化物などの望ましくない化合物を有する代りに、非酸素カルコゲンに富んだ表面領域が形成される。「非酸素カルコゲンに富んだ」とは、誘電体とＧｅ含有材料の間の界面層（または領域）において、非酸素カルコゲンの含有量が約１０１２原子／ｃｍ２以上であることを意味する。典型的には、本発明において形成される非酸素カルコゲンに富んだ界面は、非酸素カルコゲン含有量が約１０１２から約１０１７原子／ｃｍ２であり、より典型的には非酸素カルコゲン含有量が約１０１４から約１０１６原子／ｃｍ２である。
【００２８】
非酸素カルコゲンに富んだ上部表面領域１２の深さは、不活性化ステップの条件に応じて変化する。典型的には、表面領域１２の深さは、約１層から約１００層の単分子層である。尚、領域または層１２内の非酸素カルコゲンの濃度は連続的でもよく次第に変化していてもよい。典型的には、Ｇｅ含有材料１０の最上面の非酸素カルコゲン濃度が最も高い。
【００２９】
本発明のいくつかの実施形態においては、上記の非酸素カルコゲン不活性化ステップの前に、必要に応じて通常の表面調整プロセスを行うことができる。非酸素カルコゲン不活性化ステップの前に行うことができる一種の表面調整プロセスの実例としては、５：１Ｈ２ＳＯ４：Ｈ２Ｏで２分間処理するステップと、ＤＩ水中ですすぐステップと、１０％ＨＦ（水溶液）で１０分間Ｇｅ表面をエッチングするステップとを含むプロセスが挙げられる。
【００３０】
本発明のいくつかの実施形態においては、上記の不活性化ステップの後、必要に応じて通常のすすぎ／乾燥プロセスを行うことができる。非酸素カルコゲン不活性化の後、ただし誘電体形成の前に行うことができる一種のすすぎ／乾燥プロセスの実例としては、水または有機溶媒中、あるいはこれらの混合物中ですすいだ後、Ｎ２または他の不活性ガスを不活性化した表面上に吹付けて乾燥するプロセスが挙げられる。
【００３１】
本発明は、不活性化のみ、表面調整と不活性化、不活性化とすすぎおよび乾燥、あるいは、表面調整、不活性化とすすぎおよび乾燥を意図するものである。
【００３２】
Ｇｅ含有材料１０の非酸素カルコゲンに富んだ表面１２上に誘電体１４を形成する。誘電体１４は、ＦＥＴのゲート誘電体または２つのコンデンサ電極間の絶縁体としての役割を果たすことができる。誘電体１４は、例えば、酸化、窒化、または酸窒化などの熱成長プロセスによって形成することができる。あるいは、誘電体１４は、例えば、化学蒸着法（ＣＶＤ）、プラズマアシストＣＶＤ法、有機金属化学蒸着法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、蒸発法、反応性スパッタリング法、化学溶液堆積法、およびその他の同様な堆積法などの堆積プロセスによって形成することができる。誘電体１４は、上記プロセスの任意の組み合わせを用いて形成することもできる。
【００３３】
誘電体１４は、好ましくは約４．０以上、より好ましくは７．０以上の誘電率を有する絶縁材料からなる。本明細書記載の誘電率は真空の誘電率を基準とするものである。尚、典型的には、ＳｉＯ２の誘電率は約４．０である。具体的には、本発明で使用される誘電体１４としては、それだけに限らないが、金属のケイ酸塩、アルミン酸塩、チタン酸塩および窒化物を含めて、酸化物、窒化物、酸窒化物またはケイ酸塩、あるいはこれらのすべてが挙げられる。一実施形態においては、誘電体１４は、例えば、ＳｉＯ２、ＧｅＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３などの酸化物、およびこれらの混合物、ならびにこうした材料およびその混合物の漸変および層状スタックからなることが好ましい。誘電体１４の特に好ましい例としては、ＨｆＯ２、ケイ酸ハフニウム、およびハフニウムシリコン酸窒化物が挙げられる。
【００３４】
誘電体１４の物理的厚みは変化してもよいが、一般的には、誘電体１４の厚みは約０．５から約１０ｎｍであり、約０．５から約４ｎｍがより一般的である。誘電体１４は、非酸素カルコゲンに富む表面層１２を含むＧｅ含有材料１０上に初めに堆積された酸化ケイ素または酸窒化ケイ素の薄い（約０．１から約１．５ｎｍのオーダーの）層の上に堆積してもよい。
【００３５】
一般的に、少なくとも１つの分離領域（図示せず）が、本発明のこの時点でＧｅ含有材料１０内に形成される。典型的には、この分離領域はトレンチ分離領域である。トレンチ分離領域は、当分野の技術者に周知の通常のトレンチ分離プロセスを用いて形成される。例えば、リソグラフィ、エッチング、およびトレンチ誘電体によるトレンチの充填をトレンチ分離領域に用いることができる。必要に応じて、トレンチ充填前にライナーを形成してもよく、トレンチ充填後に高密度化ステップを施してもよく、トレンチ充填に引き続いて平坦化プロセスも行ってもよい。
【００３６】
図４は、Ｇｅ含有材料１０の非酸素カルコゲンに富んだ表面１２上に形成された誘電体１４を含む構造を示す。誘電体１４の堆積後、非酸素カルコゲンに富んだ表面１２は、誘電体１４とＧｅ含有材料１０の間で界面層を形成することに留意されたい。この非酸素カルコゲンに富んだ界面は、少なくとも１層の非酸素カルコゲン原子を含んでもよく、非酸素カルコゲン原子を含有する少なくとも１層の化合物を含んでもよい。非酸素カルコゲンの濃度および表面層１２（即ち、界面領域）の厚みが誘電体１４の堆積によって影響を受けてもよく、受けなくてもよい。
【００３７】
誘電体１４を形成した後、物理蒸着法（ＰＶＤ）、ＣＶＤ、または蒸発法などの公知の堆積プロセスを用いて、誘電体１４の上に導電材料１６のブランケット層を形成する。導電材料１６としては、それだけに限らないが、多結晶シリコン（「ポリシリコン」）、ＳｉＧｅ、シリサイド、ゲルマニウム化物、金属、金属窒化物、またはＴａ−Ｓｉ−Ｎなどの金属−シリコン−窒化物が挙げられる。好ましくは、Ｇｅ濃度が非常に高い（約５０％以上のオーダーのＧｅ濃度）基板では、導電材料１６は金属からなる。導電材料１６として使用することができる金属の例としては、それだけに限らないが、Ａｌ、Ｗ、Ｃｕ、Ｔｉ、Ｒｅ、または他の同様な導電性金属が挙げられる。導電材料１６のブランケット層は、ドーピングしてもしなくてもよい。ドーピングする場合は、ｉｎ−ｓｉｔｕドーピング堆積プロセスを用いることができる。あるいは、堆積、イオン注入およびアニーリングにより、堆積と拡散により、あるいは当分野の技術者に知られた任意の方法によって、ドーピングされた導電材料１６を形成することができる。
【００３８】
導電材料１６のドーピングは、形成されたゲートの仕事関数をシフトさせる。ドーピング・イオンの具体例としては、Ａｓ、Ｐ、Ｂ、Ｓｂ、Ｂｉ、Ｉｎ、Ａｌ、Ｔｌ、Ｇａ、またはこれらの混合物が挙げられる。本発明のこの時点で堆積された導電材料１６の厚み、即ち高さは、用いられる堆積プロセスに応じて変わってもよい。一般的には、導電材料１６の垂直方向厚みは、約２０から約１８０ｎｍであり、より一般的には約４０から約１５０ｎｍである。
【００３９】
いくつかの実施形態においては、通常の堆積プロセスを用いて導電材料１６の上に任意選択のハードマスク（図示せず）を形成することができる。この任意選択のハードマスクは、酸化物または窒化物などの誘電体から構成することができる。
【００４０】
図５は、誘電体１４の上に形成された導電材料１６を含む構造を示す。本発明のプロセスのこの時点において、通常のＣＭＯＳ加工ステップを行って、例えばＦＥＴまたはＭＯＳコンデンサあるいはその両方を含めて、任意のタイプの半導体デバイスを形成することができる。
【００４１】
上記の本発明の方法は低温での不活性化を提供することができるので、ＧｅＣＭＯＳ製作フローがより穏やかになり、望ましくない拡散または反応を低下させることができることを強調したい。さらに、この表面不活性化を、湿式化学処理を用いて行うことにより、プロセスの単純化とコスト削減をもたらすことができる。さらに、本発明の方法は、低界面状態密度および低フラットバンド・シフトを含めて、改良された電気特性を提供することができる。
【００４２】
本明細書全体にわたって用いられる「低界面状態密度」という用語は、界面スロー・トラップの面密度が、一般的には約１×１０１３ｃｍ−２／ｅＶ以下であること、より一般的には約１×１０１２ｃｍ−２／ｅＶ以下であることを示す。一方、「低フラットバンド・シフト」という用語は、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが、約±１Ｖ以下であること、より一般的には約±０．３Ｖ以下であることを示す。
【００４３】
本発明のいくつかの実施形態においては、リソグラフィとエッチングを用いてＧｅ含有材料１０内に少なくとも１つのトレンチ２０が形成される。本発明のこの時点で形成される各トレンチ２０の深さは、エッチング・プロセスの長さによって決まる。典型的には、かつＤＲＡＭ構造については、各トレンチ２０の深さは約１から約１０μｍである。次いで、上記の不活性化ステップを行って、非酸素カルコゲンに富んだ界面１２を設ける。次いで、少なくとも上記のトレンチ２０内に誘電体１４および導電材料１６を形成する。この実施形態における不活性化ステップは、Ｇｅ含有材料１０の上面が露出している場合は、これにも行われる可能性があり、あるいは、トレンチ・サイドウォールの任意の部分または全部分が露出している場合は、これらにも行われる可能性がある。
【００４４】
いくつかの実施形態においては、Ｇｅ含有材料の表面にパターン化マスクを形成することができ、次いで上記の表面不活性化ステップを行う。この実施形態では、パターン化マスクを含まないＧｅ含有材料の表面に非酸素カルコゲンに富んだ領域が形成される。
【００４５】
以下の実施例を提供して、本発明、ならびに本発明の非酸素カルコゲン不活性化プロセスを用いて得られるいくつかの利益を例証する。
【実施例】
【００４６】
本実施例においては、初めにＧｅ含有材料を硫黄で不活性化し、その後硫黄不活性化Ｇｅ含有材料上にＨｆＯ２誘電体を堆積したＭＯＳコンデンサを作製した。具体的には、初めに“ｅｐｉ−ｒｅａｄｙ”ｎ−Ｇｅ（１００）材料を提供することによってＭＯＳコンデンサを作製した。次いで、Ｇｅ材料の表面を湿式化学前洗浄プロセスにかけた。このプロセスには、Ｇｅ材料の表面をアセトン／メタノール混合物で脱脂するステップと、この脱脂表面を５：１Ｈ２ＳＯ４：Ｈ２Ｏで２分間処理するステップと、ＤＩ水中ですすぐステップと、１０％ＨＦ（水溶液）で１０分間Ｇｅ表面をエッチングするステップとが含まれていた。この湿式化学前洗浄プロセスに引き続いて、７０℃から８０℃の温度で１０分間の５０％（ＮＨ２）Ｓ（水溶液）処理を用いて、このＧｅ含有材料を硫黄で不活性化した。硫黄不活性化に引き続いて、このＧｅ材料を水ですすいだ後、硫黄不活性化表面上にＮ２を吹付けてこの材料を乾燥した。次に、原子層堆積法（ＡＬＤ）によって、Ａｌ（ＣＨ３）３と水を含む気体から、硫黄不活性化表面上に７７ÅのＨｆＯ２誘電体を堆積した。ＡＬＤは２２０℃で行われた。次いで、シャドウ・マスクを使用して誘電体層の上にＡｌドットを形成した。
【００４７】
図７は、本発明に従ってＳ不活性化したゲート・スタックの透過型電子顕微鏡（ＴＥＭ）画像を示す。ＨｆＯ２ゲート誘電体をＧｅ基板から分離する層が存在する。ＨＦエッチング、ＨＣｌエッチング、ＮＨ３アニーリングなど、その他のＧｅ表面調整技術を用いた場合は、こうした層は検出されていない。これは、（ａ）適切な堆積条件（例えば、十分低い温度）を選択すれば、誘電体堆積時にＳ不活性化を安定化させることができること、ならびに（ｂ）このプロセスの結果、別のプロセスで形成されたものとは本質的に異なるゲート・スタック構造が得られることを実証するものである。
【００４８】
比較のために、図１および図２に関連して上述した表面処理ステップを用いてＭＯＳコンデンサを作製した。図８は、本発明の硫黄不活性化ステップを用いて作製された本発明のＭＯＳコンデンサのＣ−Ｖ特性を示す。図８で示したＣ−Ｖ特性は、その質において図２に示したＮＨ３窒化Ｇｅ材料のものに匹敵する。
【００４９】
下記の表１および図９は、本実施例で説明された様々なコンデンサの抜粋したＤｉｔ値とフラットバンド・シフトを示す。これらのデータは、硫黄不活性化した試料が他の処理よりも著しく低いＤｉｔを有することを明らかに示している。いかなる理論によって縛られることも望まないが、この結果は、ＨｆＯ２堆積中およびその後、望ましくない化合物の形成を実質的に抑制する、硫黄の不活性化効果に起因するものであると思われる。この硫黄不活性化試料はまた、窒化物形成と酸洗浄などの先行技術の処理プロセスより小さいフラットバンド・シフトも提供した。
【００５０】
【表１】
【００５１】
非酸素カルコゲンが硫黄以外の場合も同様な結果を得ることができると思われる。
【００５２】
上記の実施形態および実施例は、本発明の範囲および精神を例証するために提供されたものである。これらの実施形態および実施例により、当分野の技術者にとっては、他の実施形態および実施例が明らかになるであろう。これらの他の実施形態および実施例は、本発明の意図する範囲内である。したがって、本発明は添付の特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００５３】
【図１】ＤＩ水とＨＣｌを用いて洗浄されたＧｅ含有材料上に製作された先行技術のゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図２】ＤＩ水を用いて洗浄され、次いでＮＨ３で窒化されたＧｅ含有材料上に製作された先行技術のゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図３】本発明の基本加工ステップを示す図（断面図）である。
【図４】本発明の基本加工ステップを示す図（断面図）である。
【図５】本発明の基本加工ステップを示す図（断面図）である。
【図６】Ｇｅ含有材料の上面、およびＧｅ含有材料内に配置されたトレンチの露出したサイドウォールにおいて不活性化が行われる実施形態を示す図（断面図）である。
【図７】実施例で説明した本発明の不活性化プロセスを用いて不活性化されたゲート・スタックの透過型電子顕微鏡（ＴＥＭ）画像である。
【図８】本発明の不活性化プロセスを行ったＧｅ含有材料上に製作されたゲート・スタックについての、ゲート・バイアス（Ｖ）に対するキャパシタンス（Ｆ）のグラフである。
【図９】（ａ）ＮＨ３アニーリング（即ち、窒化物形成）、（ｂ）ＨＦまたはＨＣｌ処理、および（ｃ）本発明の不活性化プロセス（「新規処理」と示した）を用いて洗浄したＧｅ含有材料上に製作された様々なゲート・スタックについての、フラットバンド電圧シフト（Ｖ）とトラップ密度（１０１２ｃｍ−２ｅＶ−１）のグラフである。
【符号の説明】
【００５４】
１０ Ｇｅ含有材料
１２ 非酸素カルコゲンに富んだ表面
１４ 誘電体
１６ 導電材料
２０ トレンチ
【特許請求の範囲】
【請求項１】
半導体構造を形成する方法であって、
Ｇｅ含有材料の表面を、少なくとも１種の非酸素カルコゲン含有材料で処理して、非酸素カルコゲンを含む表面を形成するステップと、
非酸素カルコゲンを含む前記表面の上に誘電体層を形成するステップであって、これにより非酸素カルコゲンを含む界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む方法。
【請求項２】
前記処理ステップの前に表面調整プロセスを行うステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記処理ステップの後、前記誘電体形成ステップの前にすすぎ／乾燥プロセスを行うステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記処理ステップの前に表面調整プロセスを行うステップと、前記処理ステップの後前記誘電体形成ステップの前にすすぎ／乾燥プロセスを行うステップとをさらに含む、請求項１に記載の方法。
【請求項５】
前記非酸素カルコゲン含有材料が液体または気体である、請求項１に記載の方法。
【請求項６】
前記非酸素カルコゲン含有材料が、硫化アンモニウム（ＮＨ４）２Ｓ、セレン化アンモニウム（ＮＨ４）２Ｓｅ、テルル化アンモニウム（ＮＨ４）２Ｔｅ、硫化水素Ｈ２Ｓ、セレン化水素Ｈ２Ｓｅ、テルル化水素Ｈ２Ｔｅ、アルカリ金属非酸素カルコゲン化物、２種の非酸素カルコゲン化物の複合体、または非酸素カルコゲン化物のリン酸塩を含む、請求項１に記載の方法。
【請求項７】
前記非酸素カルコゲン含有材料が液状または気体状の硫化アンモニウムである、請求項６に記載の方法。
【請求項８】
非酸素カルコゲンを含む前記界面の非酸素カルコゲン濃度が約１０１２原子／ｃｍ２以上である、請求項１に記載の方法。
【請求項９】
非酸素カルコゲンを含む前記界面が前記誘電体および前記導電材料のスタックを提供し、このスタックは、界面スロー・トラップの面密度が一般的に１×１０１３ｃｍ−２／ｅＶ以下であり、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが±１Ｖ以下である、請求項１に記載の方法。
【請求項１０】
半導体構造を形成する方法であって、
Ｇｅ含有材料の表面を、少なくとも１種の硫黄含有材料で処理して、硫黄を含む表面を形成するステップと、
硫黄を含む前記表面の上に誘電体層を形成するステップであって、これにより硫黄を含む界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む方法。
【請求項１１】
Ｇｅ含有材料と、
前記Ｇｅ含有材料の表面上に配置された誘電体層と、
前記誘電体層の上に配置された導電材料と
を含み、非酸素カルコゲンを含む界面が、前記誘電体層と前記Ｇｅ含有材料の間に存在する半導体構造。
【請求項１２】
前記Ｇｅ含有材料が、純Ｇｅ、Ｇｅオン・インシュレータ、ＳｉＧｅ、ＳｉＧｅＣ、Ｓｉ層上のＳｉＧｅ、Ｓｉ上のＧｅ層、またはＳｉ上のＳｉＧｅＣ層の少なくとも１種を含む半導体である、請求項１１に記載の半導体構造。
【請求項１３】
前記Ｇｅ含有材料がひずみのある状態である、請求項１２に記載の半導体構造。
【請求項１４】
前記誘電体が、酸化物、窒化物、酸窒化物、ケイ酸塩、またはこれらの混合物である、請求項１１に記載の半導体構造。
【請求項１５】
前記誘電体が、ＳｉＯ２、ＧｅＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３およびこれらの混合物からなる群から選択される酸化物である、請求項１４に記載の半導体構造。
【請求項１６】
前記導電材料が、多結晶シリコン、ＳｉＧｅ、シリサイド、金属、または金属−シリコン−窒化物を含む、請求項１１に記載の半導体構造。
【請求項１７】
非酸素カルコゲンを含む前記界面の非酸素カルコゲン濃度が約１０１２原子／ｃｍ２以上である、請求項１１に記載の半導体構造。
【請求項１８】
前記非酸素カルコゲン含有量が位置に応じて次第に変化している、請求項１７に記載の半導体構造。
【請求項１９】
非酸素カルコゲンを含む前記界面が硫黄または硫化物を含む、請求項１１に記載の半導体構造。
【請求項２０】
非酸素カルコゲンを含む前記界面が前記誘電体および前記導電材料のスタックを提供し、このスタックは、界面スロー・トラップの面密度が一般的に１×１０１３ｃｍ−２／ｅＶ以下であり、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが±１Ｖ以下である、請求項１１に記載の半導体構造。
【請求項１】
半導体構造を形成する方法であって、
Ｇｅ含有材料の表面を、少なくとも１種の非酸素カルコゲン含有材料で処理して、非酸素カルコゲンを含む表面を形成するステップと、
非酸素カルコゲンを含む前記表面の上に誘電体層を形成するステップであって、これにより非酸素カルコゲンを含む界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む方法。
【請求項２】
前記処理ステップの前に表面調整プロセスを行うステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記処理ステップの後、前記誘電体形成ステップの前にすすぎ／乾燥プロセスを行うステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記処理ステップの前に表面調整プロセスを行うステップと、前記処理ステップの後前記誘電体形成ステップの前にすすぎ／乾燥プロセスを行うステップとをさらに含む、請求項１に記載の方法。
【請求項５】
前記非酸素カルコゲン含有材料が液体または気体である、請求項１に記載の方法。
【請求項６】
前記非酸素カルコゲン含有材料が、硫化アンモニウム（ＮＨ４）２Ｓ、セレン化アンモニウム（ＮＨ４）２Ｓｅ、テルル化アンモニウム（ＮＨ４）２Ｔｅ、硫化水素Ｈ２Ｓ、セレン化水素Ｈ２Ｓｅ、テルル化水素Ｈ２Ｔｅ、アルカリ金属非酸素カルコゲン化物、２種の非酸素カルコゲン化物の複合体、または非酸素カルコゲン化物のリン酸塩を含む、請求項１に記載の方法。
【請求項７】
前記非酸素カルコゲン含有材料が液状または気体状の硫化アンモニウムである、請求項６に記載の方法。
【請求項８】
非酸素カルコゲンを含む前記界面の非酸素カルコゲン濃度が約１０１２原子／ｃｍ２以上である、請求項１に記載の方法。
【請求項９】
非酸素カルコゲンを含む前記界面が前記誘電体および前記導電材料のスタックを提供し、このスタックは、界面スロー・トラップの面密度が一般的に１×１０１３ｃｍ−２／ｅＶ以下であり、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが±１Ｖ以下である、請求項１に記載の方法。
【請求項１０】
半導体構造を形成する方法であって、
Ｇｅ含有材料の表面を、少なくとも１種の硫黄含有材料で処理して、硫黄を含む表面を形成するステップと、
硫黄を含む前記表面の上に誘電体層を形成するステップであって、これにより硫黄を含む界面が前記Ｇｅ含有材料と前記誘電体層の間に配置されるステップと、
前記誘電体層の上に導電材料を形成するステップと
を含む方法。
【請求項１１】
Ｇｅ含有材料と、
前記Ｇｅ含有材料の表面上に配置された誘電体層と、
前記誘電体層の上に配置された導電材料と
を含み、非酸素カルコゲンを含む界面が、前記誘電体層と前記Ｇｅ含有材料の間に存在する半導体構造。
【請求項１２】
前記Ｇｅ含有材料が、純Ｇｅ、Ｇｅオン・インシュレータ、ＳｉＧｅ、ＳｉＧｅＣ、Ｓｉ層上のＳｉＧｅ、Ｓｉ上のＧｅ層、またはＳｉ上のＳｉＧｅＣ層の少なくとも１種を含む半導体である、請求項１１に記載の半導体構造。
【請求項１３】
前記Ｇｅ含有材料がひずみのある状態である、請求項１２に記載の半導体構造。
【請求項１４】
前記誘電体が、酸化物、窒化物、酸窒化物、ケイ酸塩、またはこれらの混合物である、請求項１１に記載の半導体構造。
【請求項１５】
前記誘電体が、ＳｉＯ２、ＧｅＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３およびこれらの混合物からなる群から選択される酸化物である、請求項１４に記載の半導体構造。
【請求項１６】
前記導電材料が、多結晶シリコン、ＳｉＧｅ、シリサイド、金属、または金属−シリコン−窒化物を含む、請求項１１に記載の半導体構造。
【請求項１７】
非酸素カルコゲンを含む前記界面の非酸素カルコゲン濃度が約１０１２原子／ｃｍ２以上である、請求項１１に記載の半導体構造。
【請求項１８】
前記非酸素カルコゲン含有量が位置に応じて次第に変化している、請求項１７に記載の半導体構造。
【請求項１９】
非酸素カルコゲンを含む前記界面が硫黄または硫化物を含む、請求項１１に記載の半導体構造。
【請求項２０】
非酸素カルコゲンを含む前記界面が前記誘電体および前記導電材料のスタックを提供し、このスタックは、界面スロー・トラップの面密度が一般的に１×１０１３ｃｍ−２／ｅＶ以下であり、理想的なフラットバンド電圧と比較したフラットバンド電圧シフトが±１Ｖ以下である、請求項１１に記載の半導体構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１２３８９５（Ｐ２００７−１２３８９５Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００６−２９０４７３（Ｐ２００６−２９０４７３）
【出願日】平成１８年１０月２５日（２００６．１０．２５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１８年１０月２５日（２００６．１０．２５）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]